「depletion-type」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

In order to prevent a decrease of a backward withstand voltage between an emitter and a base, which is caused by the n-type impurities introduced too mush for reducing the influence of depletion phenomenon, the amount of the n-type impurities is quantitatively adjusted, thereby preventing the decrease of the current amplification factor in the low collector current, while maintaining the backward withstand voltage between the emitter and the base.例文帳に追加

さらに、この空乏化の現象の影響を低減するために導入したｎ型不純物の量が多すぎてエミッタ−ベース間の逆方向の耐圧が低下することがないよう、ｎ型不純物の量を定量的に調整し、エミッタ−ベース間の逆方向の耐圧をたもちつつ、低コレクタ電流での電流増幅率の低下を防止するようにした。 - 特許庁

A complete depletion-type high-speed MOS transistor 210 is formed in a single-crystal silicon device formation layer 103, and a high breakdown strength-type MOS transistor and an ESD preventive element 310 are formed on a silicon substrate from which the formation layer 103 on an SOI substrate and a buried oxide film 102 have been removed.例文帳に追加

完全空乏型の高速ＭＯＳトランジスタ２１０は、単結晶シリコンデバイス形成層１０３に形成されており、高耐圧型ＭＯＳトランジスタ及びＥＳＤ保護素子３１０は、ＳＯＩ基板上の単結晶シリコンデバイス形成層１０３及び埋め込み酸化膜１０２の除去されたシリコン基板上に形成されている。 - 特許庁

In order to prevent decrease of a backward withstand voltage between an emitter and a base, which is caused by the amount of n-type impurities introduced for reducing influence of depletion phenomenon being too much, the amount of the n-type impurities is quantitatively adjusted, thereby preventing the decrease of the current amplification factor in the low collector current, while ensuring the backward withstand voltage between the emitter and the base.例文帳に追加

さらに、この空乏化の現象の影響を低減するために導入したｎ型不純物の量が多すぎてエミッタ−ベース間の逆方向の耐圧が低下することがないよう、ｎ型不純物の量を定量的に調整し、エミッタ−ベース間の逆方向の耐圧をたもちつつ、低コレクタ電流での電流増幅率の低下を防止するようにした。 - 特許庁

A reference voltage generation circuit 21 comprises a series connection of a depletion type P-channel transistor 22 having a gate and a source connected together and an N-channel transistor 23 having a gate and a drain connected together, and the N-channel transistor 23 and the N-channel transistor 26 constitute a current mirror.例文帳に追加

基準電圧発生回路２１は、ゲートおよびソースが互いに接続されたデプレッション型Ｐチャネルトランジスター２２と、ゲートおよびドレインが互いに接続されたＮチャネルトランジスター２３とを直列接続してなるものであり、Ｎチャネルトランジスター２３とＮチャネルトランジスター２６はカレントミラーを構成する。 - 特許庁

In the method for manufacturing MOS-FET semiconductor device using a perfect depletion type SOI layer, an impurity is ion-implanted adjusting implantation energy so that the peak concentration of the impurity to be ion-implanted into a channel area to control a threshold voltage exists in the SOI layer.例文帳に追加

本発明は、完全空乏型のＳＯＩ層を用いたＭＯＳ−ＦＥＴ半導体装置の製造方法であって、閾値電圧制御のためにチャネル領域にイオン注入される不純物の濃度のピークが前記ＳＯＩ層中に存在するように注入エネルギーを調節して、前記不純物をイオン注入する。 - 特許庁

In a rectifying element 10, a state that a current between a Schottky electrodes 5 and a cathode electrode 4 flows by changing a potential difference between Schottky electrodes 5, 3 and a cathode electrode 4, or a state that a current path is cut off by changing an n^-type semiconductor layer 2 existing between the Schottky electrode 5 and the cathode electrode 4 into a depletion layer is selectable.例文帳に追加

整流素子１０は、ショットキー電極５、３と、カソード電極４との電位差が変化することにより、ショットキー電極５とカソード電極４との間に電流を流す状態と、ショットキー電極５とカソード電極４との間に存在するｎ^-半導体層２を空乏層化することによって電流経路を遮断する状態とを選択可能である。 - 特許庁

The potential difference between the Schottky electrode 3 and a cathode electrode 4 varies, and thereby a condition where current is carried between the Schottky electrode 3 and the cathode electrode 4 and a condition where the n^- semiconductor layer 2 surrounded by the p-type semiconductor layers 5a, 5b is formed into a depletion layer to cut a current path between the Schottky electrode 3 and the cathode electrode 4 can be selected.例文帳に追加

ショットキー電極３とカソード電極４との電位差が変化することにより、ショットキー電極３とカソード電極４との間に電流を流す状態と、ｐ型半導体層５ａ，５ｂに囲まれるｎ^-半導体層２を空乏層化させてショットキー電極３とカソード電極４との間の電流経路を遮断する状態とを選択可能である。 - 特許庁

To provide a rainwater infiltrating device capable of increasing water permeability in the ground, reducing an installation space in the horizontal direction in the ground, installable even in a narrow place, freely deformable in the ground, capable of flexibly coping with a condition of an installation place, and capable of particularly preventing ground subsidence by generation of a city type flood and depletion of underground water.例文帳に追加

地中での透水性を上げることができ、また、地盤中の水平方向の設置スペースが少なくてすみ、狭い場所にも設置が可能になり、さらに、地中で自由に変形できて、設置場所の条件に柔軟に対応でき、特に、都市型の洪水発生や地下水の枯渇などによる地盤沈下を防止できる雨水浸透装置を得る。 - 特許庁

A dielectric breakdown protective element constituted of an insulation gate type field effect transistor is replaced with an equivalent circuit using a bipolar transistor, and a current flowing from the drain of the dielectric breakdown protective element to a substrate is expressed by a first current source by an impact ionization current and a second current source by the current based on an electron / hole pair thermally generated in a depletion layer.例文帳に追加

絶縁ゲート型電界効果トランジスタにより構成される静電破壊保護素子を、バイポーラトランジスタを用いた等価回路に置き換え、静電破壊保護素子のドレインから基板に流れる電流を、インパクトイオン化電流による第１電流源と、空乏層において熱的に発生する電子・正孔対に基づく電流による第２電流源とによって表す。 - 特許庁

Between an n-type InGaP layer acting as an emitter layer 7 of the HBT and a GaAs layer 8 formed on the layer 7, a highly doped charge compensation layer 11 is formed, thereby restraining increase of a base current due to depletion phenomenon of carrier in an interface, and preventing decrease of a current amplification factor in a low collector current of the HBT.例文帳に追加

ＨＢＴのエミッタ層として働くｎ型ＩｎＧａＰ層７とその上に形成されるＧａＡｓ層８の間に、高ドープ層である電荷補償層１１を形成することでその界面におけるキャリアの空乏化の現象によるベース電流の増加を抑制し、ＨＢＴの低コレクタ電流での電流増幅率の低下を防ぐようにした。 - 特許庁

In a channel forming process in the method of manufacturing the full depletion type SOI transistor, especially, the NMOS transistor, ion implantation for threshold control for the channel forming portion is executed for an interface between an SOI layer and a buried insulation film at plurality of times while changing acceleration energy and dividing a dose quantity.例文帳に追加

完全空乏型ＳＯＩトランジスタ、特にＮＭＯＳトランジスタの製造方法におけるチャネル形成工程において、チャネル形成部へ閾値調整のためのイオン注入をＳＯＩ層/埋め込み絶縁膜との界面に、加速エネルギーを変えてドーズ量を分割して複数回行うことを特徴とする - 特許庁

A depletion type NMOS transistor ND1 whose gate and source are connected flows a start current for starting a constant current circuit to the gates of an NMOS transistor N2 and the NMO transistor NL3, thereby making it unnecessary to provide any start circuit for starting the constant current circuit to reduce the circuit scale of the constant current circuit.例文帳に追加

ゲートとソースとを接続されるデプレション型ＮＭＯＳトランジスタＮＤ１が定電流回路を起動する起動電流をＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のゲートに流すので、定電流回路を起動するための起動回路が不要になり、定電流回路の回路規模が小さくなる。 - 特許庁

To provide a detergent exhibiting a high detergency against every type of stain, preventing oxidative deterioration at a high temperature in steam cleaning or the like, low toxic, hardly deteriorating the quality of a material to be cleaned, low flammable, and utterly free from a risk of depletion of the ozone layer and to provide a cleaning method and cleaning apparatus suitable for the detergent.例文帳に追加

あらゆるタイプの汚れに対して、高い洗浄力を示し、かつ、蒸気洗浄時等の高温下における酸化劣化を防止しつつ、低毒性で、被洗物に対する材質安定性が高く、しかも引火性が低いうえ、オゾン層破壊の恐れが全くない洗浄剤とその洗浄剤に適した洗浄方法および洗浄装置を提供する。 - 特許庁

To provide an underground heat storage type cogeneration system capable of preventing waste use of heat by seasons found in a conventional cogeneration system, simultaneously preventing the depletion of underground heat source of an underground heat source heat pump, supplying stable heating for a long period, and reducing CO_2 emissions in a cold region.例文帳に追加

従来のコジェネレーションシステムにおける季節による熱の無駄を防ぎ、また同時に、地中熱源ヒートポンプの地下熱源の枯渇を防ぎ、長期にわたり安定的な暖房を供給することが可能で、寒冷な地方に対して、CO_2排出量を削減することのできる地中蓄熱コジェネレーションシステムを得る。 - 特許庁

The semiconductor device is also provided with at least a MOS transistor of one type which is normally off by setting the thickness of the SOI layer to have the thickness of a depletion layer due to the work function difference between the gate electrode and the SOI layer larger than the thickness of the SOI layer.例文帳に追加

ＳＯＩ基板上に設けた半導体層（ＳＯＩ層）と、前記ＳＯＩ層上に設けられたゲート電極とを備え、前記ゲート電極と前記ＳＯＩ層の仕事関数差による空乏層の厚さが前記ＳＯＩ層の膜厚より大きくなるように、前記ＳＯＩ層の膜厚を設定してノーマリオフとしたＭＯＳトランジスタを少なくとも一種類、備える。 - 特許庁

A low-power repeating wave output circuit 21 is provided with a depletion type MOS transistor 27 whose drain is connected to a power supply terminal 25, a first capacitive element 29 connected between a gate and a source of the transistor, a second capacitive element 31 connected between the source and a ground, and an LC oscillator 33 connected to the gate.例文帳に追加

低電力繰り返し波出力回路２１は、ドレインが電源端子２５に接続されたデプリーション型ＭＯＳトランジスタ２７と、トランジスタのゲートとソース間に接続された第一の容量素子２９と、ソースと接地間に接続された第二の容量素子３１と、ゲートに接続されたＬＣ型の発振素子３３とを備える。 - 特許庁

Between an n-type InGaP layer 7 acting as an emitter layer of the HBT and a GaAs layer 8 formed on the layer 7, a highly doped charge compensation layer 11 is formed, thereby restraining an increase of a base current due to a depletion phenomenon of carrier in an interface and preventing a decrease of a current amplification factor in a low collector current of the HBT.例文帳に追加

ＨＢＴのエミッタ層として働くｎ型ＩｎＧａＰ層７とその上に形成されるＧａＡｓ層８の間に、高ドープ層である電荷補償層１１を形成することでその界面におけるキャリアの空乏化の現象によるベース電流の増加を抑制し、ＨＢＴの低コレクタ電流での電流増幅率の低下を防ぐようにした。 - 特許庁

When the voltage applied across electrodes 11 and 10 becomes higher and a depletion layer reaches a second N-type embedded diffused layer 3, punch- through occurs, and the voltage and current characteristics between the electrodes 10 and 11 become a clamping characteristic such as the reverse breakdown characteristic of a P-N junction diode, and the diode is energized and protects an element to be protected.例文帳に追加

電極１１、１０間の印加電圧が大きくなり、空乏層が第２のＮ型埋め込み拡散層３に到達するとパンチスルーを起こし、電極１０、１１間の電圧電流特性は、ＰＮ接合ダイオードの逆方向降伏特性のようなクランプ特性になり、このダイオードが導通して被保護素子を保護することができる。 - 特許庁

The heat generated in the region A by the gate operation of a complete depletion type SOI transistor is conducted to a contact layer 19, a metal wiring layer M1, a via layer 21, and a metal wiring layer M2, and further conducted to an uppermost metal wiring layer M6 via the heat conduction part 33, and radiated from the upper surface side of an insulating layer 17.例文帳に追加

領域Ａにおいて、完全空乏型ＳＯＩトランジスタのゲート動作により発生した熱は、コンタクト層１９、メタル配線層Ｍ１、ビア層２１、メタル配線層Ｍ２に伝導され、さらに熱伝導部３３を介して最上層のメタル配線層Ｍ６まで伝導され、絶縁層１７の上面側から放熱される。 - 特許庁

The rectifier element 10 can selects a state where the difference in potential between the Shottky electrode 3 and the cathode electrode 4 changes to apply a current between the Shottky electrode 3 and the cathode electrode 4 and a state where the n^- semiconductor layer 2 surrounded by the p-type semiconductor layers 5a, 5b is made into a depletion layer to disconnect a current path between the Shottky electrode 3 and the cathode electrode 4.例文帳に追加

ショットキー電極３とカソード電極４との電位差が変化することにより、ショットキー電極３とカソード電極４との間に電流を流す状態と、ｐ型半導体層５ａ，５ｂに囲まれるｎ^-半導体層２を空乏層化させてショットキー電極３とカソード電極４との間の電流経路を遮断する状態とを選択可能である。 - 特許庁

A voltage resistance between the drain region and the embedded layer can be improved by forming a diffused layer in the shape of stripe at the part lower than a diffusing layer extended to the drain layer from the offset layer, and forming a perfect depletion area between the drain region and the embedded layer in the LOCOS offset drain type high voltage resistance transistor including the embedded layer.例文帳に追加

埋め込み層を有するＬＯＣＯＳオフセットドレイン型高耐圧トランジスタの、オフセット層からドレイン層にわたる拡散層の下部にストライプ状に拡散層を形成し、ドレイン領域と埋め込み層の間を完全に空乏化させることで、ドレイン領域と埋め込み層の間の耐圧を向上させる。 - 特許庁

To provide a refrigerator with a nonaqueous electrolyte secondary battery of high speed and high capacity charged by midnight power to be used as electric power for the refrigerator, which contributes to energy problems such as future depletion of fossil fuel by leveling power consumption by popularizing power storage type refrigerators like this, and reducing user's burden of electric power charges.例文帳に追加

深夜電力により高速大容量の非水電解質二次電池を充電してこれを冷蔵庫の電力として用いることができ、このような蓄電式冷蔵庫を普及させることで、電力消費量の平準化に寄与して将来の化石燃料の枯渇というエネルギー問題に貢献するとともに、使用者の電力料金負担を軽減できる冷蔵庫を提供する。 - 特許庁

A power supply 100 includes: an output transistor 105; a power supply circuit (including feedback resistors 106 and 107) for generating output voltage Vout from power supply voltage VCC using the output transistor 105; and a leakage current absorption circuit 113 for absorbing leakage current la of the output transistor 105 using a depletion type transistor Md1.例文帳に追加

電源装置１００は、出力トランジスタ１０５と、出力トランジスタ１０５を用いて電源電圧ＶＣＣから出力電圧Ｖｏｕｔを生成する電源回路（帰還抵抗１０６及び１０７を含む）と、デプレッション型トランジスタＭｄ１を用いて出力トランジスタ１０５のリーク電流Ｉａを吸収するリーク電流吸収回路１１３と、を有する。 - 特許庁

In the solid-state imaging apparatus having a light receiving sensor section 1 of silicon semiconductor, a metal silicide layer 20 having a band gap smaller than that of silicon such as β-FeSi_2 and exhibiting high absorptivity in infrared region is provided on the light receiving surface side of a first conductivity type well region 13 constituting a depletion region which constitutes a photoelectric conversion element in the light receiving sensor section 1.例文帳に追加

シリコン半導体による受光センサ部１を有する固体撮像装置であって、受光センサ部１の光電変換素子を構成する空乏化領域を構成する第１導電型のウエル領域１３の受光面側にβ−ＦｅＳｉ_２等のシリコンに比しバンドギャップが小さく赤外領域に高い吸収性を有する金属シリサイド層２０を設ける。 - 特許庁

Thus four types of MOS transistors can be formed by combining an enhancement type with a depletion type for ion implanting to control the threshold in two ion implanting steps for controlling the threshold.例文帳に追加

少なくとも２種類以上のしきい値を有する複数のＭＯＳトランジスタ領域表面にイオン注入により形成されたしきい値制御のための基板とは逆導電型の第１の不純物層を有するＭＯＳトランジスタと、前記第１の不純物層を有するＭＯＳトランジスタの内の少なくとも１種類のしきい値を有するＭＯＳトランジスタに基板と同一導電型の第２の不純物層が配置されたＭＯＳトランジスタと、第２の不純物層が配置されたＭＯＳトランジスタで構成される。 - 特許庁

The estimation for income surplus was made according to the following conditions: (i) net external assets increased by the accumulation of current account surplus (profit and loss due to foreign exchange and depletion of fixed assets are eliminated); (ii) as a result of the “dual-track” income balance structure, both external assets and external debts increased in scale without changing the ratio of assets and debts; (iii) as a result of the improved portfolio by asset type, the share of direct investments with relatively high rates of return expanded to the current UK level; and (iv) as a result of the improved portfolio by region, the share of securities investments in Asia expanded to the current UK level.例文帳に追加

具体的には、我が国が2030年に、①対外純資産は経常収支黒字幅の累積によって増加（為替等による損益や固定資産減耗は捨象）し、②所得収支構造の「複線的」構造の実現の結果として、対外資産、対外負債は、資産と負債の比率を維持したまま双方ともに規模を拡大し、③資産種別ポートフォリオの改善の結果、相対的に収益率の高い直接投資の比率が現在の英国並の水準まで拡大し、④地域別ポートフォリオの改善の結果、証券投資のアジア向け投資比率が現在の英国並の水準まで拡大、した場合の所得収支を試算した。 - 経済産業省