「interlayer」に関連した英語例文の一覧と使い方(116ページ目) - Weblio英語例文検索

In driving the memory device 1, the memory device 1 can detect a level of a resistance value of a TMR element (the functional film 22, an interlayer insulating film 23 and a magnetic substance film 26) by using the upper electrode 24 and the lower barrier electrode 19, and can read data depending on this detection result.例文帳に追加

そして、メモリ装置１では、その駆動において、上部電極２４と下部バリア電極１９とを用いてＴＭＲ素子部（機能膜２２と層間絶縁膜２３と磁性体膜２６）の抵抗値の高低を検出し、この検出結果を以ってデータを読み出すことができる。 - 特許庁

To provide nickel powder having excellent oxidation resistance in which, as the one for a nickel internal electrode of a multilayer ceramic capacitor, the rapid generation of a gas caused by the partial decomposition of a binder in a debinder stage is suppressed, and the generation of structural defects such as interlayer peeling and cracks can be prevented.例文帳に追加

積層セラミックコンデンサのニッケル内部電極用として、脱バインダーエ程でのバインダーの部分的分解による急激なガス発生を抑え、層間剥離やクラックなどの構造欠陥の発生を防止することができる、耐酸化性に優れたニッケル粉末を提供する。 - 特許庁

To provide a thermoplastic resin sheet which is not needed to be heated or pressurized in an autoclave in the use as an interlayer film for a laminated glass and by which the resultant laminated glass exhibits excellent penetration resistance not only at an ordinary temperature but also at a high temperature and a laminated body using the thermoplastic resin sheet.例文帳に追加

合わせガラス用中間膜として使用する際にオートクレーブによる加熱加圧が不要であって、得られる合わせガラスは常温のみならず高温において優れた耐貫通性能を発現し得る熱可塑性樹脂シート、及び、この熱可塑性樹脂シートを用いた積層体を提供する。 - 特許庁

To provide a single-sided printed wiring board which is excellent in interlayer connection reliability and suitable for efficiently manufacturing a high-density multilayer printed wiring board of IVH structure in high yield, and a manufacturing method thereof for solving troubles attendant on the formation of a viahole by laser processing.例文帳に追加

レーザ加工によるビアホール形成に伴う問題点を解消し、ＩＶＨ構造の高密度多層プリント配線板を高い歩留りで効率よく製造するのに好適な層間接続信頼性に優れた片面プリント配線板およびその製造方法を提案すること。 - 特許庁

The semiconductor device includes a plurality of trenches 105, a plurality of gate electrodes 102, a plurality of diffusion layers 107, an interlayer insulating film 103, an electrode layer 110, a plurality of concave parts 108, 109 formed on the electrode layer 110, a solder layer 111, and a conductive plate 113.例文帳に追加

本発明にかかる半導体装置は、複数のトレンチ１０５、複数のゲート電極１０２、複数の拡散層１０７、層間絶縁膜１０３、電極層１１０、電極層１１０に形成された複数の凹部１０８，１０９、半田層１１１、並びに導電板１１３を備える。 - 特許庁

The substrate is further provided thereon with storage capacitors (70) electrically connected to the TFTs and the pixel electrodes, shielding layers (400) arranged between the data lines and the pixel electrodes, and interlayer insulating films (43) arranged as a substrate of the pixel electrodes, making a portion of the laminated structure.例文帳に追加

この基板上には更に、ＴＦＴ及び画素電極に電気的に接続された蓄積容量（７０）と、データ線及び画素電極間に配置されたシールド層（４００）と、前記画素電極の下地として配置された層間絶縁膜（４３）とが、前記積層構造の一部をなして備えられている。 - 特許庁

A transparent second relay layer 400 is electrically connected to an upper capacitance electrode 300 via a contact hole 85 and a transparent pixel electrode 9aa is electrically connected to the second relay layer 400 via a contact hole 86 penetrating a fourth interlayer insulating film 44.例文帳に追加

透明な第２中継層４００は、コンタクトホール８５を介して上部容量電極３００に電気的に、透明な画素電極９ａａは、第４層間絶縁膜４４を貫通するコンタクトホール８６を介して第２中継層４００に電気的に接続されている。 - 特許庁

NOVEL PHOSPHORUS ATOM-CONTAINING EPOXY RESIN, PRODUCTION METHOD OF THE SAME, CURABLE RESIN COMPOSITION, CURED MATERIAL THEREOF, RESIN COMPOSITION FOR PRINTED WIRING BOARD, PRINTED WIRING BOARD, RESIN COMPOSITION FOR FLEXIBLE WIRING BOARD, RESIN COMPOSITION FOR SEMICONDUCTOR SEALING MATERIAL, AND RESIN COMPOSITION FOR INTERLAYER INSULATING MATERIAL FOR BUILD-UP SUBSTRATE例文帳に追加

新規リン原子含有エポキシ樹脂、その製造方法、硬化性樹脂組成物、その硬化物、プリント配線基板用樹脂組成物、プリント配線基板、フレキシブル配線基板用樹脂組成物、半導体封止材料用樹脂組成物、及びビルドアップ基板用層間絶縁材料用樹脂組成物 - 特許庁

A p-type diffused region 15 constituting an LED 20 is made in the region within the opening 19a of an n-type semiconductor substrate 12 and in its vicinity by diffusing p-type impurities from the opening 19 provided in an interlayer insulating film 19.例文帳に追加

ＬＥＤ２０を構成するｐ型拡散領域１５は、層間絶縁膜１９に設けられた開口部１９からｐ型不純物を拡散させることにより、ｎ型半導体基板１２の開口部１９ａ内の領域およびその周辺領域に形成されている。 - 特許庁

This method for manufacturing the semiconductor device includes a step of forming etching stop films 102 and 104 made of materials having a low dielectric constant at the upper part of a semiconductor substrate 101 in which a predetermined structure is formed, and a step of forming interlayer dielectrics 103 and 105.例文帳に追加

及び、ダマシン工程を用いたビアホール及びトレンチエッチング工程において窒化膜または層間絶縁膜より誘電定数が低い物質を用いてエッチング停止膜を形成することにより、キャパシタンスの増加を防止する半導体素子の製造方法を提供すること。 - 特許庁

To suppress characteristic variation of a semiconductor device by suppressing reaction of high-dielectric-constant insulating films to other component members even after a heat treatment when the semiconductor device is manufactured by forming a gate insulating film and an interlayer insulating film of the thermally stable high-dielectric-constant insulating films.例文帳に追加

ゲート絶縁膜や層間絶縁膜を熱的に安定な高誘電率絶縁膜から構成し、半導体装置を製造する際の熱処理を経ても、前記高誘電率絶縁膜の、他の構成部材との反応を抑制し、前記半導体装置の特性変動を抑制する。 - 特許庁

The display element is formed on the substrate via an interlayer film and has a first electrode 62, connected to the transistor and a second electrode 66 formed overlapped on the first electrode, and the first electrode has an opening 63, positioned to overlap the repair area of the transistor.例文帳に追加

表示素子は、基板上に層間膜を介して形成されているとともにトランジスタに接続された第１電極６２、およびこの第１電極に重ねて形成された第２電極６６を有し、第１電極は、トランジスタのリペア領域と重なって位置した開口部６３を有している。 - 特許庁

In a semiconductor device, having a ferroelectric substance capacitor and a multilayered wiring structure, the ferroelectric substance capacitor and first wiring layer 18 and 19 are formed on an interlayer insulating film 18, so that the film thickness of the ferroelectric substance capacitor is made the same as that of the first wiring layer.例文帳に追加

あるいは、強誘電体キャパシタと多層配線構造を有する半導体装置において、層間絶縁膜上に強誘電体キャパシタと第１の配線層１８，１９が形成され、強誘電体キャパシタの膜厚が、上記第１の配線層の膜厚と同一になるように形成される。 - 特許庁

An interlayer insulating material 5 being used for insulating between coil phases in a polyphase AC motor comprises a woven fabric consisting of any one kind of aramid fiber, polybenzo bis-oxazole (PBO) fiber, polybenzo bis-tiazole (PBT) fiber, all aromatic polyester fiber, or Dyneema (R) (PE) fiber.例文帳に追加

多相交流モータにおける各コイル相間の絶縁を図る際に使用される相間絶縁材５は、アラミド繊維、ポリベンゾビスオキサゾール（ＰＢＯ）繊維、ポリベンゾビスチアゾール（ＰＢＴ）繊維、全芳香族ポリエステル繊維、ダイニーマ（ＰＥ）繊維のいずれか１種からなる織物によって構成されている。 - 特許庁

Further, the resin film 11 planarizes the surface roughness of the interlayer insulating film 10, preventing alignment failure of liquid crystal molecules and alignment failure due to an non-uniform electric field, and inhibiting minute defects of the light emitting device caused by the surface roughness of the pixel electrode 12.例文帳に追加

さらに、樹脂膜１１は層間絶縁膜１０の表面荒れを平坦化し、液晶分子の配向不良や不均一電界による液晶分子の配向不良を防ぎ、画素電極１２の表面荒れに起因する発光装置の微小欠陥を抑制することができる。 - 特許庁

A semiconductor substrate 1 is equipped with an interlayer insulating film 2 where recesses (grooves) 3 are provided, a solution 5 containing Ru (ruthenium) elements as a solute is applied on the semiconductor substrate 1, and thereafter, the semiconductor substrate 1 where the solution 5 is applied is subjected to a drying process in a reducing atmosphere.例文帳に追加

凹部（溝）３が形成されている層間絶縁膜２を有する半導体基板１に対して、溶質となるＲｕ（ルテニウム）原子が含有されている溶液５を塗布し、その後、還元性環境下において、当該溶液５が塗布された半導体基板１の乾燥処理を施す。 - 特許庁

Detection row wirings 5 extending in a line direction x as a long-side direction out of detection wirings 3 and 5 of a touch screen 1 of a touch panel are formed on detection column wirings 3 existing in a column direction y as a short-side direction through an interlayer insulating film.例文帳に追加

タッチパネルのタッチスクリーン１の検出用配線群３，５のうち、長辺方向である行方向ｘに延在する検出用行配線群５を、層間絶縁膜を介して、短辺方向である列方向ｙに延在する検出用列配線群３上に設ける。 - 特許庁

To prevent a side etching of the interface between layers of metal wiring and to reduce voids occurred when an interlayer insulation film is formed and to stabilize contact resistance even if a contact hole for connection with a metal wiring layered on the insulation film has a borderless structure.例文帳に追加

積層構造の金属配線界面のサイドエッチング発生を防止して、層間絶縁膜成膜時のボイドを抑制すると共に、その上層のメタル配線との接続のためのコンタクトホールがたとえボーダレス構造であっても、コンタクト抵抗を安定化させることを目的とする。 - 特許庁

On a second interlayer insulating film 30, a first wiring 33a connected to the control gate electrode 24 and a second wiring 33b connected to the intermediate electrode 22 of the ferrodielectric FET are arranged, thereby forming a wiring layer 33 connected to the gate electrodes 14 of the CMOS.例文帳に追加

第２の層間絶縁膜３０の上に、制御ゲート電極２４に接続される第１の配線３３ａと、強誘電体ＦＥＴの中間電極２２に接続される第２の配線３３ｂとを有し、ＣＭＯＳのゲート電極１４に接続される配線層３３を形成する。 - 特許庁

To provide a silver halide color photographic sensitive material containing a general-purpose coupler capable of producing a high edge effect and a high interlayer effect by releasing a development inhibitor without forming an azomethine dye after a coupling reaction with the oxidized body of a developing agent.例文帳に追加

現像主薬酸化体とのカップリング反応後、アゾメチン色素を形成することなく現像抑制剤を放出することにより、大きなエッジ効果および重層効果を発現することが可能な汎用性の高いカプラーを含有するハロゲン化銀カラー写真感光材料を提供すること。 - 特許庁

A first interlayer insulating film 105 with an opening section for a gate is formed, high-concentration doped sidewalls 106a are formed on the side faces of the opening section Rg for the gate and extension regions 107 are formed by diffusing impurities from the high-concentration doped sidewalls 106a.例文帳に追加

次に、ゲート用開口部を有する第１の層間絶縁膜１０５を形成し、ゲート用開口部Ｒｇの側面上に高濃度ドープサイドウォール１０６ａを形成した後、高濃度ドープサイドウォール１０６ａから不純物を拡散させてエクステンション領域１０７を形成する。 - 特許庁

A printed wiring board has a via hole formed in its effective circuit portion and for electrically connecting an interlayer, an adjacent conductor pattern to the via hole, another via hole 2a formed in a portion other than the effective circuit portion, and a surface-layer pattern 4a formed adjacent to the via hole 2a.例文帳に追加

本発明に係るプリント配線板は、有効回路部に形成された、層間を電気的に接続するためのバイヤーホールと、該バイヤーホールに隣接する導体パターンと、該有効回路部以外の部分に形成されたバイヤーホール２ａと、該バイヤーホール２ａに隣接する表層パターン４ａと、を具備するものである。 - 特許庁

After an SiO_2 film 2, a diffusion preventing film 3, an interlayer insulating film 4, and a cap film 5 are formed in this order on a silicon substrate 1, an opening 8, extending to the SiO_2 film 2, is formed by performing dry etching with a resist film 7 as a mask using etching gas which contains fluorine.例文帳に追加

シリコン基板１上に、ＳｉＯ_２膜２、拡散防止膜３、層間絶縁膜４およびキャップ膜５を順に形成した後、レジスト膜７をマスクとし、フッ素を含むエッチングガスを用いてドライエッチングすることによって、ＳｉＯ_２膜２に至る開口部８を形成する。 - 特許庁

The semiconductor device has an interconnection region 100 comprising a second interconnection part 10 for evaluating electromigration test provided in a specified pattern, a contact part 12 connected electrically with the second interconnection part 10 while penetrating a second interlayer insulating layer 14, and a heat dissipating part 11.例文帳に追加

半導体装置は、所定のパターンで設けられたエレクトロマイグレーション試験評価用の第２の配線部１０と、第２の層間絶縁層１４を貫通し、かつ第２の配線部１０と電気的に接続されたコンタクト部１２と、放熱部１１とを含む評価用配線領域１００を有する。 - 特許庁

The method includes a step for providing a furnace (12) having a wafer holder (26) at the inside, a step for arranging the semiconductor wafer (14) on the wafer holder (26), and a step for simultaneously applying mechanical pressure and heat to the interlayer/interalayer insulating film on the semiconductor wafer (14) by using apparatus (16 and 56).例文帳に追加

この方法は内部にウェハホルダ（２６）を有する炉（１２）を設けるステップと、ウェハホルダ（２６）上に半導体ウェハ（１４）を配置するステップと、機械的装置（１６、５６）を用いて、半導体ウェハ（１４）上の層間層内絶縁膜に機械的圧力と熱とを同時に加えるステップとを含む。 - 特許庁

To realize a highly reliable method of forming a wiring, capable of forming a wiring with a high aspect ratio and preventing variation in device characteristics due to diffusion of a wiring material in an interlayer insulating film, in a composite integrated circuit in which a power element and a non-power element are formed on a semiconductor substrate.例文帳に追加

半導体基板上にパワー素子と非パワー素子とが形成された複合集積回路において、アスペクト比が高い配線を形成するとともに、配線材料が層間絶縁膜中に拡散してデバイス特性の変動などが生じない信頼性の高い配線形成方法を実現する。 - 特許庁

To provide an electronic component built-in substrate, along with a manufacturing method thereof and an inspection method therefor, capable of readily and accurately inspecting an interlayer connection of a multilayer printed wiring board, regardless of the kind of removing method of insulating layer, without having to carry out cross-section analysis of a finished product of the multilayer printed wiring board.例文帳に追加

多層プリント配線基板の完成品の断面解析を行わず、絶縁層の除去方法の種類を問わずに、多層プリント配線基板の層間接続を簡便且つ精確に検査可能な電子部品内蔵基板、その製造方法、及びその検査方法を提供する。 - 特許庁

After the formation of first electrodes 2 and second electrodes 3 at the growth starting side end sections and the growth terminating side end sections of the carbon nanotubes 1, interlayer insulating films 9 are formed, and then the semiconductor device 100 is completed, with a logic circuit comprising an n-type FET (field effect transistor) 20n and a p-type FET 20p mounted thereon.例文帳に追加

カーボンナノチューブ１の成長起点側及び終点側の端部に第１及び第２の電極２，３を形成した後、層間絶縁膜９を成膜し、ｎ型ＦＥＴ２０ｎ及びｐ型ＦＥＴ２０ｐからなる論理回路を実装した半導体装置１００を完成する。 - 特許庁

This display device is equipped with the data signal wiring DL to supply a display signal to the thin film electron source ELS, and the scan signal wiring GL crossing the data signal wiring DL through the interlayer insulating layers INS1, INS2 to impress a scan signal on the thin film electron source on the inner surface of a cathode substrate SUB1.例文帳に追加

カソード基板SUB1の内面に、薄膜電子源ＥＬＳに表示信号を供給するデータ信号配線ＤＬと、このデータ信号配線DLとは層間絶縁層ＩＮＳ1,ＩＮＳ2を介して交叉し、薄膜電子源ＥＬＳに走査信号を印加する走査信号配線ＧＬとを備える。 - 特許庁

A repeater is formed on or under a wiring, disposed between interlayer films in the form of a polysilicon transistor or a single-crystalline SOI transistor, the repeater is provided above a global wiring 70 layer or on a device layer threrebelow, thus suppressing increase in the area of a chip and reducing signal delay for high-speed operation.例文帳に追加

リピータを、層間膜に挟まれた配線の上方又は下方にポリシリコントランジスタ又は単結晶ＳＯＩトランジスタにより形成し、リピータをグローバル配線層の上方又は下方のデバイス層に設けることで、チップ面積の増大が抑制され信号遅延を低減し高速動作が可能となる。 - 特許庁

To provide a reliable method of forming a contact plug for preventing short-circuiting between the contact plug and a word line or between the contact plug and a bit line by using a material having an etching speed ratio of 100 or larger for etching speed of a silicon oxide film as an interlayer film forming the self-aligned contact plug.例文帳に追加

自己整合コンタクトプラグを形成する層間膜に、酸化シリコン膜のエッチング速度に対するエッチング速度比が１００以上となる材料を適用し、コンタクトプラグとワード配線、あるいはコンタクトプラグとビット配線のショートを防止する信頼性の高いコンタクトプラグの形成方法を提供する。 - 特許庁

In the solid-state image pickup device, for which an n-type photoelectric conversion region 303, is formed inside a p^--type well region 302, a light-shielding film 315 and a transparent conductive film 321 are formed via a second interlayer insulation film 314 on the n-type photoelectric conversion region 303.例文帳に追加

Ｐ^-型ウェル領域３０２内にＮ型光電変換領域３０３が形成された固体撮像装置において、Ｎ型光電変換領域３０３上に第２層間絶縁膜３１４を介して遮光膜３１５および透明導電膜３２１を形成する。 - 特許庁

The surface of a pixel capacity region on the surface of a substrate is made finely rugged by sandblast, a reflecting layer comprising an Al-Nd alloy is formed on the whole surface of the substrate, SiO_2 is laminated on the reflecting layer to form an interlayer insulating layer, and a transparent electrode is formed on the insulating layer.例文帳に追加

基板表面の画素容量領域表面にサンドブラスト法により微細な凹凸を形成し、基板全面にＡｌ−Ｎｄ合金からなる反射層を形成し、反射層の上はＳｉＯ２を積層して層間絶縁層を形成し、層間絶縁層の上には透明電極を形成する。 - 特許庁

Even when conductive thin lines 10 are formed in the case of forming the contact plugs 9 due to the presence of the voids 8, conductive thin wires 10 are exposed by removing the interlayer insulation film 7, and thereafter the conductive thin wires 10 are removed by etching.例文帳に追加

ボイド８の存在に起因してコンタクトプラグ９を形成する際に導電性細線１０が形成された場合であっても、層間絶縁膜７を除去することによって導電性細線１０を露出させた後に、導電性細線１０をエッチングによって除去する。 - 特許庁

Otherwise, on the element substrate, the opening ratio of a pixel electrode is heightened by disposing an interlayer insulating film so as to improve the contrast and, at the same time, contact holes of the pixel electrodes are provided on a portion of the parts corresponding to the boundary regions so as to shield light and to reduce the light leakage.例文帳に追加

或いは、素子基板上において、層間絶縁膜を配置することで画素電極の開口率を高くしてコントラストを向上すると共に、境界領域に相当する部分の一部に画素電極のコンタクトホールを設けることによって遮光され光漏れを低減する。 - 特許庁

A booster circuit comprises a gate insulating film provided on the surface of a silicon substrate 1, a first gate electrode 5 provided on the insulating film, an interlayer insulating film provided on the electrode 5, and a second gate electrode 6 provided on the insulating film in such a manner that the electrode 5 is fixed to a reference voltage.例文帳に追加

シリコン基板１の表面上にゲート絶縁膜を設け、ゲート絶縁膜上に第１のゲート電極５を設け、第１のゲート電極５上に層間絶縁膜を設け、層間絶縁膜上に第２のゲート電極６を設け、第１のゲート電極５を基準電位に固定する。 - 特許庁

Furthermore, a third interlayer insulating film 212 is formed, then a capacitor linking connection hole 213 is formed by taking advantage of a part of the third insulating film on the capacitor and a part of the third and second insulating film on the pad, and a buried local interconnection wire 214 is formed of a second conductive layer.例文帳に追加

さらに第３層間絶縁２１２を形成後、キャパシタ上の第３絶縁膜の一部とパッド上の第３、第２絶縁膜の一部をして、キャパシタ連結用接続孔２１３を形成し、それを第２伝導層で埋込み局所的相互接続線２１４を形成する。 - 特許庁

In more detail, trenches 134 are formed along the external periphery of the light-receiving section 4 on interlayer insulating films 92, 96 and 100 below Al layers 94, 98 and 102 laminated on the wiring structure layer 90, the Al layers are embedded in the trenches to form a plug 136 extending along the periphery.例文帳に追加

具体的には、配線構造層９０に積層される各Ａｌ層９４，９８，１０２の下の層間絶縁膜９２，９６，１００に受光部４の外周に沿ってトレンチ１３４を形成し、これらトレンチに各Ａｌ層を埋め込んで、周に沿って延在するプラグ１３６を形成する。 - 特許庁

Resistor paste 9 is buried into an interlayer insulation film 22, and the resistor paste 9, a conductor part 61 of a first conductor layer, and a conductor part 62 of a second conductor layer are brought into contact with the resistor paste 9, thus composing a resistance element with a part in contact with the conductor part as an electrode.例文帳に追加

層間絶縁膜２２中に抵抗体ペースト９を埋設し、この抵抗体ペースト９と、第１の導体層の導体部６１と第２の導体層の導体部６２は抵抗体ペースト９に接触し、導体部と接触する部分を電極として抵抗素子を構成する。 - 特許庁

A plurality of dummy patterns 8c for CMP formed on the interlayer insulating film 6 are connected to the first and second conductive impurity regions 5c, 5d for discharge via the first and second connecting holes 6c, 6d, respectively, and these are also connected with each other.例文帳に追加

層間絶縁膜６上に形成された複数のＣＭＰ用ダミーパターン８ｃは、第１及び第２の接続孔６ｃ、６ｄそれぞれを介して第１導電型及び第２導電型の放電用不純物領域５ｃ，５ｄそれぞれに接続し、また互いに接続している。 - 特許庁

To provide a translucent liquid crystal display device wherein adhesiveness between an organic interlayer film or an insulating layer made of SiN and an ITO layer is improved and electrochemical corrosion is eliminated and which has a transparent conductive layer made of the ITO layer whose end surface has a normal taper shape.例文帳に追加

有機層間膜ないしはＳｉＮからなる絶縁層とＩＴＯ層との間の密着性を改善するとともに電蝕が生じないようにした、端面が順テーパ状のＩＴＯ層からなる透明導電層を有する半透過型液晶表示装置を提供すること。 - 特許庁

Since an atomized powder 32 with an inferior sintering property is included at a ratio of 20 (%) or more against the total conductive powder, when forming wiring and interlayer connecting conductor, calcination contraction is suppressed by that atomized powder 32 which hardly changes its volume before and after sintering.例文帳に追加

焼結性の劣るアトマイズ粉末３２は導電性粉末全体に対して20(％)以上の割合で含まれていることから、配線および層間接続導体を形成するに際して、焼結前後で殆ど変化しないそのアトマイズ粉末３２によって焼成収縮が抑制される。 - 特許庁

An end portion E4 of the auxiliary electrode 150 is formed so as to be located on the outer side than an end portion E1 of the common electrode 72 within a surface of a substrate 10, and the end portion E1 of the common electrode 72 is formed so as to be located on the inner side than an end portion E2 of the second interlayer insulating film 35.例文帳に追加

補助電極１５０の端Ｅ４は、共通電極７２の端Ｅ１よりも基板１０の面内において外側に位置するよう形成され、共通電極７２の端Ｅ１は、第２層間絶縁膜３５の端Ｅ２よりも内側に位置するよう形成される。 - 特許庁

A semiconductor device is provided with a semiconductor chip, where the electrode part is sequentially formed on an element forming face 15a of a semiconductor substrate 15 via an interlayer insulating film 17, and a conductor member bonded to a Ni layer via a bonding member having electrical conductivity.例文帳に追加

半導体基板１５の素子形成面１５ａ上に、層間絶縁膜１７を介して、電極部が順に形成された半導体チップと、電気伝導性を有する接合部材を介して、Ｎｉ層と接合された導体部材とを備える半導体装置の構造を以下のようにする。 - 特許庁

To provide a composition for a semiconductor interlayer insulating film, which contains an organopolysilsesquioxane compound, is excellent in storage stability and gives an insulating film with a low dielectric constant when applied on a semiconductor, and a process for producing the organopolysilsesquioxane compound.例文帳に追加

保存時の安定性に優れ、半導体上に塗布・成膜して得られる絶縁膜の誘電率が極めて低いオルガノポリシルセスキオキサン化合物を含む半導体層間絶縁膜用組成物および該オルガノポリシルセスキオキサン化合物の製造方法を提供することを課題とする。 - 特許庁