「logical OR」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The communication apparatus includes: a link formation part by which the communication apparatus forms two or more logical links between opposing communication apparatuses; a dividing part for dividing respectively the data to be transmitted corresponding to the plurality of each logical link; and a transmission part for transmitting the divided data by using one logical link corresponding to the data.例文帳に追加

上記通信装置は、対向の通信装置との間に複数の論理リンクを形成するリンク形成部と、送信すべきデータを当該複数の論理リンクのそれぞれに対応付けて分割する分割部と、当該分割されたデータをそのデータに対応付けられた１論理リンクを使用して送信する送信部とを備える。 - 特許庁

Those dictionaries are memory-developed on a main memory 12, and the words of input words and phrases are converted into the logical indexes by referring to them, and whether or not the logical index set corresponding to the CIF codes is included in the elements of the arbitrary combination is decided, and the CIF codes corresponding to the included logical index set are derived.例文帳に追加

これらの辞書をメイン・メモリ１２上にメモリ展開し、それを参照して、入力される字句の単語を論理インデックスに変換し、その任意の組み合わせの要素の中にＣＩＦコードに対応する論理インデックス・セットが包含されるか判別し、包含される論理インデックス・セットに対応するＣＩＦコードを導出する。 - 特許庁

The phrase relation extraction device includes: a common topic extraction means for extracting a common topic from a pair of logical relation sentences as two sentences or a complex sentence having logical relation; and a phrase pair extraction means for extracting phrases corresponding to the common topic extracted by the common topic extraction means as a pair of phrases from each sentence of the pair of logical relation sentences.例文帳に追加

本発明の語句関係抽出装置は、論理関係を有する２つの文又は複文である論理関係文対から、共通のトピックである共通トピックを抽出する共通トピック抽出手段と、前記論理関係文対の各文から、前記共通トピック抽出手段により抽出された共通トピックに対応する語句を語句対として抽出する語句対抽出手段と、を備える。 - 特許庁

That is, when the ECU emulator or each physical device simulator is called as a logical process, any critical path is not created, and each logical process is executed in parallel as much as possible, and even when any input event is not delivered in each logical process, the input is predicted, and the processing is advanced.例文帳に追加

すなわち、ここで、ＥＣＵエミュレータや各物理装置シミュレータを論理プロセスと呼ぶことにすると、本発明によれば、クリティカル・パスを作らずに、各論理プロセスをできるだけ並列に実行させるために、各論理プロセスにおいて、入力イベントが届いていない場合でも、入力を予測して処理が進められる。 - 特許庁

A bit counter 141 counts the number of bits of a second logical value different from a first logical value which is a logical value in a state that a physical block is erased among the bits constituting access data written in nonvolatile memory devices 11-m (m representing any of 0-7) to be accessed or read out from the device 11-m.例文帳に追加

ビットカウンタ１４１は、アクセス対象となる不揮発性メモリデバイス１１-m（ｍは０〜７のいずれか）に書き込まれるまたは当該デバイス１１-mから読み出されるアクセスデータを構成するビットのうち、物理ブロックがイレーズされている状態の論理値である第１の論理値とは異なる、第２の論理値のビットの数をカウントする。 - 特許庁

A buffer management part 3 and a down-counter part 4 are associated with each of logical links stored in a physical link, and a down-counter part 4 adds variable length packet length outputted to the corresponding logical link to a count value, and subtracts the count value according to the band speed of the corresponding logical link, and decides whether or not the count value exceeds a threshold.例文帳に追加

バッファ管理部３とダウンカウンタ部４は物理リンクに収容された各論理リンクに対応付けられ、ダウンカウンタ部４が対応する論理リンクに出力された可変長パケット長をカウント値に加算し、対応する論理リンクの帯域速度に応じてカウント値を減算し、カウント値が閾値を超えているか否かを判定する。 - 特許庁

This latter system, called the 'new' or 'logical' quoting system by "Hart's Rules" and the "Oxford Dictionary for Writers and Editors", is preferred practice in Great Britain and hackers worldwide (see the Jargon File's section on Hacker Writing Style, http://www/~mes/jargon/h/HackerWritingStyle, for more information). 例文帳に追加

後者の方式は "Hart's Rules" や"Oxford Dictionary for Writers and Editors" によれば「新しい (new) 引用方式」あるいは「論理的 (logical) な引用方式」と呼ばれており、 イギリス人や世界中のハッカー達はこちらの慣習を好んでいる(より詳しい情報はHacker Writing Style の Jargon File のセクションhttp://www/~mes/jargon/h/HackerWritingStyleを見よ)。 - JM

Multicast distribution means consults the multicast destination management information to determine either of physical links constituting a logical link or those not involved in the logical link as output physical links for a frame input by input means.例文帳に追加

マルチキャスト振分手段は、マルチキャスト宛先管理情報を参照して、入力手段によって入力されたフレームを出力する物理リンクとして、論理リンクを構成する物理リンクおよび論理リンクを構成しない物理リンクのうちフレームを出力する物理リンクを決定する。 - 特許庁

Each information processing device has one or more physical storage device and applies mapping of physical storage spaces of each physical storage device, namely, physical segment addresses to a logical storage space, namely, a virtual address space to execute processing on the logical storage space.例文帳に追加

各情報処理装置は、１以上の物理記憶装置を備え、各物理記憶装置の物理記憶空間すなわち物理セグメント・アドレスを、論理的な記憶空間すなわち仮想アドレス空間にマッピングし、論理記憶空間上で処理の実行が行なわれる。 - 特許庁

To reduce wiring impedance and an area of a dummy pattern by increasing the flexibility of disposition and wiring of analog circuits or the like other than logical circuits, in a semiconductor integrated circuit including a logical circuit section layout designed by disposing/wiring a plurality of cells.例文帳に追加

複数のセルを配置・配線することによってレイアウト設計される論理回路部を有する半導体集積回路において、論理回路以外のアナログ回路等の配置や配線の自由度を増加させて配線のインピーダンス低減を図ると共に、ダミーパターンの面積を削減する。 - 特許庁

A scheduler executed at one of logical nodes in a rectangular region allocates a task processing program for processing tasks to other logical nodes in the rectangular region on the basis of the parallel degree or serial degree of tasks constituting the job of a service request corresponding to the rectangular region.例文帳に追加

方形領域内のいずれかの論理ノードにおいて実行されるスケジューラは、該方形領域に対応するサービス要求のジョブを構成するタスクの並列度および直列度に基づいて、方形領域内の他の論理ノードにタスクを処理するためのタスク処理プログラムを割り当てる。 - 特許庁

The access device decides whether it is the overwriting processing or not before recording the data, newly allocates the unrecorded logical address area to record the data when it the overwriting, and makes the write-once type information recording device execute conversion processing of the old and new logical addresses.例文帳に追加

アクセス装置はデータの記録に先立ち、上書き処理であるか否かを判定し、上書きであれば新たに未記録の論理アドレス領域を割り当ててデータを記録し、ライトワンス型情報記録装置に対し新旧論理アドレスの変換処理を実施させる。 - 特許庁

A logical address control circuit 330 monitors whether logical addresses of data transferred from the side of an input/output bus 700 are continuous or not and reports an address discontinuity interruption to an input/output control circuit 320 at the time of detection of discontinuity.例文帳に追加

論理アドレス制御回路３３０は、入出力バス７００側から転送されるデータについての論理アドレスが連続しているか否かを監視し、不連続を検出すると、アドレス不連続割込みを入出力制御回路３２０に通知する。 - 特許庁

A decision circuit 46 decides whether the emergency stop of a robot R is due to the disconnection of the parallel circuit K or due to the operation of the emergency stop switch 52 based on the logical state of a signal output from the parallel circuit K in a state where the "H" signal and the pulse signal (logical signal) are applied.例文帳に追加

判定回路４６は、「Ｈ」信号、及びパルス信号（論理信号）が印加された状態で並列回路部Ｋから出力される信号の論理状態に基づいて、ロボットＲの非常停止が、並列回路部Ｋの断線によるものか、非常停止スイッチ５２の操作によるものかを判定する。 - 特許庁

The analog block is indicated, and for this indication, each node of the analog block is indicated by colors, according to the logical condition, based on the result of logical verification, and at the same time, the analog block or the cell constituting this is indicated (S6) by colors, according to the operation state.例文帳に追加

アナログブロックを表示し、この表示の際には、論理検証の結果に基づき、アナログブロックの各ノードをその論理状態に応じて色別表示すると同時に、アナログブロックまたはこれを構成するセルをその動作状態に応じて色別に表示する（Ｓ６）。 - 特許庁

A logical expression showing logical relation between optional two or three objective functions of a plurality of expression-approximated objective functions is calculated (101-104), and a possible area in an optional objective space is displayed based thereon (105).例文帳に追加

数式近似された複数の目的関数のうちの任意の２つ又は３つの目的関数について、それらの間の論理関係を示す論理式を計算し（１０１〜１０４）、それに基づいて任意の目的空間上の可能領域を表示する（１０５）。 - 特許庁

When receiving a request for change of connection between a virtual volume 210 and a logical volume 110 from a connection change request means 510, a virtual volume connection part 310 refers to a connection propriety management table 300 to check whether connection of the logical volume can be changed or not.例文帳に追加

仮想ボリューム接続部３１０は、接続変更要求手段５１０から仮想ボリューム２１０と論理ボリューム１１０の接続変更要求を受取ると、接続可否管理テーブル３００を参照し、論理ボリュームに対して接続変更可能であるかを調べる。 - 特許庁

A multi-objective optimization design improvement support device calculates a logical expression indicating a logical relationship among arbitrary two or three objective functions of a plurality of mathematically approximated objective functions (101-104) and displays a possibility area in arbitrary objective space according to it (105).例文帳に追加

数式近似された複数の目的関数のうちの任意の２つ又は３つの目的関数について、それらの間の論理関係を示す論理式を計算し（１０１〜１０４）、それに基づいて任意の目的空間上の可能領域を表示する（１０５）。 - 特許庁

This system consists of a block of a shift register generating preceding data (A) obtained by advancing input data by one pixel and subsequent data (B) obtained by delaying the input data by one pixel and an operation block operating the logical product (AND) of those data and the logical sum (OR) of the data.例文帳に追加

システムの構成は、入力データを１画素分だけ進めた先行データ（Ａ）及び逆に１画素分だけ遅らせた後行データ（Ｂ）を生成するシフトレジスタのブロックと、それらのデータの論理積（ＡＮＤ）や論理和（ＯＲ）を演算する演算ブロックとから成る。 - 特許庁

A logical volume management part 30 indexes the address of a logical volume 35-a for writing the block data from the address outputted by a processing part 10-a, converts this address or the address from the file system 20 to a physical address and writes/reads data to a drive.例文帳に追加

論理ボリューム管理部30は、処理部10-aが出力したアドレスからブロックデータを書き込む論理ボリューム35-aのアドレスを割り出し、このアドレスあるいはファイルシステム20からのアドレスを物理アドレスに変換し、ドライブへのデータの書込み、読出しをする。 - 特許庁

A gate array cell and a clamp diode Dn are formed in a logical section, and the n^+ semiconductor area 13nd of the clamp diode Dn and all or a part of a gate electrode 10B of a n-channel MISFET in the logical section are connected by using a conductive film BLD on the same layer as a bit line BL.例文帳に追加

論理部にゲートアレイセルとクランプダイオードＤｎとを形成し、クランプダイオードＤｎのｎ^+半導体領域１３ｎｄと論理部のｎチャネルＭＩＳＦＥＴのゲート電極１０Ｂの全てまたは一部とをビット線ＢＬと同一層の導体膜ＢＬＤにより接続する。 - 特許庁

To provide a flash memory controller, a flash memory system with the memory controller and a control method for a flash memory, allowing efficient discrimination of corresponding relationship between a logical page and a physical page, or corresponding relationship between a logical sector area and a physical sector area.例文帳に追加

論理ページと物理ページとの対応関係又は論理セクタ領域と物理セクタ領域との対応関係を効率的に判別することができるフラッシュメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法を提供する。 - 特許庁

When file creation or the like necessitates a new area for recording data in a logical block, a CPU 11 and a memory 12 allocates a logical block of a necessary size by a 32KB unit, which is at least a common multiple of two blocks from a free area.例文帳に追加

ファイルの作成などにより論理ブロック上で新たにデータを記録する場所が必要になると、ＣＰＵ１１及びメモリ１２により、空きエリアから２つのブロックの最小公倍数である３２ＫＢ単位で必要なサイズ分の論理ブロックが割り付けられる。 - 特許庁

The management computer 150 is coupled to a host computer 130 on which an application operates, and to a storage apparatus 110 that includes a plurality of volume groups each having one or more logical volumes 113, at least one of the logical volumes 113 being allocated to the application.例文帳に追加

アプリケーションが動作するホスト計算機１３０と、それぞれ一以上の論理ボリューム１１３を含む複数のボリュームグループを備え、少なくとも一の論理ボリューム１１３がアプリケーションに割り当てられているストレージ装置１１０とに接続している管理計算機１５０である。 - 特許庁

Logical signal sequence data previously programmed with a circuit of the semiconductor element disposed in an ambient temperature area is introduced into a superconductive shifter in which a magnetic flux quantum is used as a carrier, shifted by a clock by the magnetic flux quantum, and logical signal sequence data of a high speed such as 10 GHz or more is output.例文帳に追加

室温領域にある半導体素子による回路であらかじめプログラムされた論理信号列データを、磁束量子を信号の担体とする超電導シフト回路に導入して、磁束量子によるクロックでシフトさせて、１０ギガヘルツ以上の高速の論理信号列データを出力させる。 - 特許庁

Referring to an ECU emulator or each physical apparatus simulator as a logical process, each ECU emulator is speculatively emulated, and in each logical process, even if an input event is not reached, input is predicted to proceed with processing.例文帳に追加

ＥＣＵエミュレータや各物理装置シミュレータを論理プロセスと呼ぶことにすると、各ＥＣＵエミュレータは、投機的にエミュレートされ、各論理プロセスにおいて、入力イベントが届いていない場合でも、入力を予測して処理が進められる。 - 特許庁

One or more logical domains are defined in a physical domain and each logical domain is provided with at least one page selected from plural pages in the physical domain and ranked on the basis of the relevance of a subject to requested information in response to an information request.例文帳に追加

物理ドメイン内に１つかそれ以上の論理ドメインを定義し、論理ドメインは、当該物理ドメイン内の複数ページから選択された少なくとも１つのページを備え、情報の要求に応答して、要求された情報への主題の関連性に基づいてランク付けされる。 - 特許庁

In this battery voltage detection controller of the present invention, an output from an overcharge and overdischarge determination circuit 11 for determining the overcharge and overdischarge of the each cell in the cell group CGi is input into a constant current circuit 12 through an inversion OR circuit 14 of a logical sum circuit, and an inversion AND circuit 15 of a logical sum circuit.例文帳に追加

本発明の電池電圧検出制御装置は、セルグループＣＧｉの各セルの過充放電判定を行う過充放電判定回路１１の出力を論理和回路である反転ＯＲ回路１４と、論理積回路である反転ＡＮＤ回路１５を通して定電流回路１２に入力する。 - 特許庁

In a charging processor, when starting the program execution of a user by a logical CPU of an SMT processor 130, a competition deciding part 16 decides whether or not a competing state that a process is executed by the other logical CPU is generated, and stores it in a charging information storage part 11.例文帳に追加

競合判定部１６は，ＳＭＴプロセッサ１３０の論理ＣＰＵでユーザのプロセス実行を開始すると，他の論理ＣＰＵでプロセスを実行中である競合状態か否かを判定し，課金情報記憶部１１に格納する。 - 特許庁

To make judgeable and detectable whether an auxiliary communication line can be operated or not in its early stages and to continue a data transfer server by instantaneously switching an active logical communication path to an auxiliary logical communication path when any fault occurs on the active path during the data transfer service.例文帳に追加

予備通信回線の運用可否の早期判断、及び、早期検出を可能とし、データ転送サービス中の現用論理通信パスに障害があった場合に、瞬時に予備論理通信パスに切り替えてデータ転送サービスを継続させることにある。 - 特許庁

When the generator starts its operation, the power supply cut-off circuit (31) does not supply the power to the logical circuit (170) until a voltage of the capacitor (30) reaches a set voltage, but when the voltage reaches the set voltage or more, the power is supplied to the logical circuit from the capacitor.例文帳に追加

電源カットオフ回路（３１）は、発電機の作動開始時に、コンデンサ（３０）の電圧が設定電圧に達するまではロジック回路（１７０）に電力を供給せず、設定電圧以上になった際にコンデンサからロジック回路に電力を供給する。 - 特許庁

The storage controller is provided with a logical format management module 21 provided with a bit map 34 for managing progress information indicating whether the prescribed respective format processing areas of logical volume are not formatted yet or already formatted, and a low-order layer module 22 actually accessing the physical disk 2.例文帳に追加

論理ボリュームの所定の各フォーマット処理領域が未フォーマットかフォーマット済かの進捗情報を管理するためのビットマップ３４を有する論理フォーマット管理モジュール２１と、物理デイスク２を実アクセスする下位層モジュール２２とを有する。 - 特許庁

A correction value calculation circuit (4) calculates an edge gradient or the like to output a value (logical 1) denoting a character area and a value (logical 0) denoting a shade area, and a discrimination circuit (6) detects the character edge and discriminates it as a true character area and provides an output when outputting a character area.例文帳に追加

補正値算出回路（４）では、エッジ勾配などを算出することにより文字領域を表す値（論理１）、影領域を表す値（論理０）を出力し、判定回路（６）では、文字エッジを検出し、かつ文字領域を出力したとき、真の文字領域と判定出力する。 - 特許庁

An input system 400 including one or more styluses 402 to 410, 412 to 420 each of which is arranged on separate fingers of a user's hand, a location control logical circuit and a communication logical circuit and which is used by the user's hand is disclosed.例文帳に追加

それぞれがユーザの手の別個の指の上に配置された１つまたはそれ以上のスタイラス４０２〜４１０、４１２〜４２０、ロケーション制御論理回路、および通信論理回路を含むユーザの手において用いられる入力システム４００が開示される。 - 特許庁

In a charging processor, when the process execution of a user is started by a logical CPU of an SMT processor 130, whether or not a competing state that a process is executed by the other logical CPU is generated is determined, and charging information is stored in a charging information storage part 11.例文帳に追加

競合判定部１６は，ＳＭＴプロセッサ１３０の論理ＣＰＵでユーザのプロセス実行を開始すると，他の論理ＣＰＵでプロセスを実行中である競合状態か否かを判定し，課金情報記憶部１１に格納する。 - 特許庁

Offset values of an offset register in which logical addresses and offset registers are allotted at respective tasks, are changed so that a CPS, a CXS, and a CAS showing slots of the head positions of the respective logical addresses according to a lapse of a slot time or a frame head slot may not be changed.例文帳に追加

各タスク毎に論理アドレスとオフセットレジスタが割当てられ、オフセットレジスタの各オフセット値を、スロット時間の経過によっては各論理アドレスの先頭位置のスロットを示すＣＰＳ、ＣＸＳ、ＣＡＳ又はフレーム先頭スロットの位置が変わらないように変更する。 - 特許庁

The method further includes mapping the connection topology to the physical topology, so that each of the logical connections is associated with one or more links of the physical topology, and allocating a bandwidth for the service on each of the links in response to the bandwidth requirements of the logical connections and to the mapping.例文帳に追加

その方法は更に物理トポロジーに接続トポロジーをマッピングする事を含み、各々の論理接続は一つ以上の物理トポロジーと連携され、論理的関係のバンド幅要求とマッピングに応じる各々のリンクのサービスのためにバンド幅を割り当てる。 - 特許庁

The read-out data transition detecting circuit 13 is provided with a NOR gate 15, and outputs a transition detecting signal/DT1-1 of a logical low level to a node n/DT1 when either of the read-out data/RD1 or the read out data RD1 is a logical high level.例文帳に追加

読み出しデータ遷移検出回路１３は，ＮＯＲゲート１５を備えており，読み出しデータ／ＲＤ１または読み出しデータＲＤ１のいずれかが論理的高レベルのとき，ノードｎ／ＤＴ１に対して，論理的低レベルの遷移検出信号／ＤＴ１−１を出力する。 - 特許庁

Next, whether a color reproduction range when an image is printed is considered as the logical AND of the plurality of color reproduction ranges or as an area obtained by expanding the logical AND of the plurality of color reproduction ranges is determined according to the use cases and attributes of the image (steps S905-S908).例文帳に追加

次いで、ユースケースおよび画像の属性に応じて、画像を印刷する際の色再現範囲を、複数の色再現範囲の論理積とするか、または該複数の色再現範囲の論理積を拡大した領域にするかを決定する（ステップＳ９０５〜Ｓ９０８）。 - 特許庁

To verify whether or not a part which should not be replaced is changed and to avoid being determined that a latch circuit, etc., not relating to logic is inconsistency in a re-order process when verifying a logical equivalence property of a net list after re-ordering in logical designing of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の論理設計においてリオーダー後のネットリストの論理等価性検証を行うとき、リオーダーによって行われたスキャンフリップフロップ回路の置き換えが論理等価性不一致と判定され、誤ったエラー表示がなされる。 - 特許庁

Then, the respective logical format management modules are provided with the management table of the respective physical disk groups, refer to the management table corresponding to a disk access request, judge whether it is the access or the logical format request and issue a request to the low-order layer module.例文帳に追加

そして、前記各論理フォーマット管理モジュールは、前記各物理ディスク群の管理テーブルを有し、ディスクアクセス要求に応じて、管理テーブルを参照し、当該アクセス又は論理フォーマット要求かを判定し、下位層モジュールに要求を発行する。 - 特許庁

The possibility/impossibility of the access from the host computer is decided according to whether a storage area (an internal logical volume) provided by the HDD is correlated to a host logical volume recognized and capable of being accessed by the host computer or not.例文帳に追加

ホストコンピュータからのアクセスの可／不可については、当該ＨＤＤが提供する記憶領域（内部論理ボリューム）が、ホストコンピュータにより認識されてアクセスが可能であるホスト論理ボリュームに対応付けられているかどうかによって判断する。 - 特許庁

Furthermore, even in the case of the incorporation to the host unit or the distribution arrangement in matching with the layout of a wiring system such as an island structure, utilizing a logical switch connection port 4 can adopt a logical switch connection configuration under various LAN configurations so as to warrant the consistency of the quality service and the network management.例文帳に追加

また論理的スイッチ接続ポート４により、ホスト機器への組込、或いは島構造の様な配線システムのレイアウトに合わせた分散配置であっても、各種ＬＡＮ構成で論理的なスイッチ接続構成とすることで品質サービス及びネットワーク管理の一貫性を保証できることになる。 - 特許庁

Correspondence relation between virtual logical oscillators which are provided by sounding channels for generating a musical sound waveform and comprise a master oscillator and at least one or more slave oscillators and a plurality of physical oscillators which are made to correspond to the logical oscillators and actually generate a waveform is stored.例文帳に追加

楽音波形を発生する発音チャンネル毎に設けられ、マスタオシレータおよび少なくとも１つ以上のスレーブオシレータから構成される仮想的な論理オシレータと、これら論理オシレータに対応付けられ、実際に波形を発生する複数の物理オシレータとの対応関係を記憶しておく。 - 特許庁

If a negative gate is connected to the upper part of an AND gate or an OR gate in a fault tree, it is successively rewritten with two negative gates at the lower part of the OR gate or the AND gate by a conversion formula between a logical product and a logical sum, and the negative gate positioned at the upper part of the AND gate or the OR gate is removed.例文帳に追加

フォールトツリーにおいてＡＮＤゲート又はＯＲゲートの上方に否定ゲートが接続されていれば、論理積及び論理和間の変換式により、これらをＯＲゲート又はＡＮＤゲートの下方の２つの否定ゲートに順次書き換えて、ＡＮＤゲート又はＯＲゲートの上方に位置する否定ゲートを除去していく。 - 特許庁