「memory interface」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

Furthermore, on the occurrence of memory overloading, the control section 5 stores communication data whose VPI/VCI is revised and revision contents of the VPI/VCI and gives an instruction of restoring the VPI/VCI of the communication data whose VPI/VCI is revised to that before the revision to a BTS interface unit 4.例文帳に追加

また、メモリ過負荷時にＶＰＩ／ＶＣＩを変更した通信データとＶＰＩ／ＶＣＩの変更内容とを記憶しており、ＶＰＩ／ＶＣＩを変更した通信データのＶＰＩ／ＶＣＩを変更前のものに戻す指示をＢＴＳインターフェース装置４に対して行う。 - 特許庁

By applying the horizontal alignment interface in the completely wetted state to a liquid crystal display element, a liquid crystal optical switching device is obtained, for which alignment is 360° rotatable inside a horizontal plane with an external field (an electric or magnetic field) and which does not have switching threshold, while having a memory properties.例文帳に追加

上記水平配向の完全ぬれ状態の界面を液晶表示素子に応用することで、外場（電場・磁場）により水平面内に３６０度配向回転可能で、メモリ性を持ちながらスイッチング閾値のない、液晶光スイッチングデバイスを得る。 - 特許庁

This system comprises a data collection interface which receives clinical data and physical or physiological patient record data; a memory for storing expert medical rules; and a computer-aided detection unit which receives the patient record data and provides information highlighting a lesion.例文帳に追加

システムは、臨床データと身体的又は生理的患者記録データとを受取るデータ収集インタフェースと、エキスパート医用ルールを格納するためのメモリと患者記録データを受取り、病変を明確化する情報を提供するコンピュータ援用検出ユニットとを備える。 - 特許庁

A controller 308B allows a memory device with a standard SDRAM interface to provide access to both SDRAM 304 and flashes 306A, 306B, and invalidates the SDRAM in one or more designated blocks 320A, 320B of an SDRAM address space.例文帳に追加

コントローラ３０８Ｂは、標準的なＳＤＲＡＭインターフェースを有するメモリ・デバイスがＳＤＲＡＭ３０４とフラッシュ３０６Ａ，３０６Ｂへのアクセスを与えることを可能にし、ＳＤＲＡＭアドレス空間の１つ以上の指定ブロック３２０Ａ，３２０ＢにおいてＳＤＲＡＭを無効にする。 - 特許庁

In the case of a cache error, the prefetch object address is temporarily stored in the prefetch mechanism 6 and the prefetch mechanism 6 reads data from an external memory through a bus interface 5 and stores the data in the data cache 3 independently of the operation of the instruction executing unit 1.例文帳に追加

キャッシュミスの場合はプリフェッチ対象アドレスを一時的にプリフェッチ機構６に蓄えておき、命令実行ユニット１の動作とは独立にプリフェッチ機構６がバスインターフェース５を通して外部メモリからデータを読み出してデータキャッシュ３にデータを格納する。 - 特許庁

To provide a power saving interface device having a DMAC which is equipped with an internal register access control circuit to which a clock is selectively supplied only when CPU access is generated wherein the clock supply is temporarily stopped when a memory access request is not immediately permitted.例文帳に追加

ＣＰＵアクセス発生時のみクロックが選択的に供給される内部レジスタアクセス制御回路を持ち、メモリアクセスリクエストが直ちに許可されない場合に一時的にクロック供給が停止するＤＭＡＣを持つ省電力インターフェース装置を提供する。 - 特許庁

To provide a data taking-in circuit for taking in data from a synchronous memory that enables a DDR interface for taking in input signal data to eliminate a difference in delay between signals of the input signal data at the rising and trailing edges of each data strobe signal.例文帳に追加

データストローブ信号の立ち上がり及び立ち下がりで、入力信号データの取込みを行うＤＤＲインターフェースにおいて、該入力信号データの各信号間の遅延差を解消することができる同期式メモリからのデータ取込み回路を提供する。 - 特許庁

In the artificial intelligence system for the superfamily classification of protein for the classification of the protein family, an initial stage of the classification is performed and processing speed is improved by utilizing the fuzzy interface logic in the neutral network and utilizing a content addressable memory.例文帳に追加

本発明のタンパク質上科分類用人工知能システムは、ファジィ・インターフェイス理論をニューラル・ネットワークに利用し、プロテイン・ファミリー分類用の人工知能に関するもので、コンテント・アドレッサブル・メモリを利用して、分類の初期段階を行い、処理速度を改善する。 - 特許庁

In one embodiment, a receiver is configured to, on a credit-based flow-controlled interface, release one or more data credits before a data payload incurs a small number of unused data credits within a buffer memory that is allocated at a coarser granularity than the data credits.例文帳に追加

一実施例において、データクレジットよりも粗い粒度で割り当てられたバッファメモリ内に、データペイロードが少数で未使用のデータクレジットを負担するときよりも前に、受信機はクレジットベースのフロー制御されたインタフェース上で１以上のデータクレジットを解放する。 - 特許庁

This recording and reproducing device comprises: a means for detecting the kind of a mounted recording medium; and a control means for disabling a writing command from an external device connected via an external interface when the kind of the recording medium is a memory card where the number of writing times is limited.例文帳に追加

装着された記録メディアの種別を検出する手段と、記録メディアの種別が書き込み回数制限のあるメモリカードであった場合には外部インタフェースを介して接続された外部装置からの書き込みコマンドを無効にする制御手段とを有する。 - 特許庁

The facsimile terminal F nearly comprises a control section 1, a traffic information storage section 2, an image data memory 3, a dial information management section 4, a LAN interface section 5, an operation section 6, a printer section 7, a scanner section (read means) 8 and a communication section 9 as shown in Figure 1.例文帳に追加

図１に示すように、ファクシミリ装置Ｆは、制御部１とトラフィック情報記憶部２と画データメモリ３とダイヤル情報管理部４とＬＡＮインタフェース部５と操作部６とプリンタ部７とスキャナ部（読取手段）８と通信部９とで概略構成される。 - 特許庁

An image display device 10 includes the image display medium 12, a dedicated power source 26, a controller 28, a drive circuit 29, an interface circuit 34, an image memory 36, and a counter 38, and a control PC 40 is connected to the image display device 10.例文帳に追加

画像表示装置１０は、画像表示媒体１２、専用電源２６、制御装置２８、駆動回路２９、インターフェース回路３４、画像メモリ３６、及びカウンタ３８を含んで構成され、画像表示装置１０には制御用ＰＣ４０が接続されている。 - 特許庁

A CPU creates, on the basis of the detection result of one or more extension devices connected to an interface section, a device management table in which one or more device identification information necessary for performing access to one or more extension devices is registered, and stores the device management table in a non-volatile memory.例文帳に追加

ＣＰＵは、インタフェース部に接続された１以上の拡張デバイスの検出結果をもとに、１以上の拡張デバイスをアクセスするために必要な１以上のデバイス識別情報が登録されたデバイス管理テーブルを作成して不揮発性メモリに格納する。 - 特許庁

To provide electronic equipment surely performing switching of operating modes which accompanies download of the program in the electronic equipment having a function to download programs to a nonvolatile memory via a general purpose interface, and also to provide a program downloading method in the electronic equipment.例文帳に追加

汎用インターフェイスを介して不揮発性メモリにプログラムをダウンロードする機能を有する電子機器において、プログラムのダウンロードに伴う動作モードの切換えを確実に行うことができる電子機器および電子機器におけるプログラムダウンロード方法を実現する。 - 特許庁

In the data communication apparatus for performing data transfer through an interface using a protocol of a spirit transaction, a memory access request is precedently issued from the set information of a DMAC to invalidate data performed pre-read access by the normal and abnormal end of the target DMAC.例文帳に追加

スピリット・トランザクションのプロトコルを用いるインタフェースを介してデータ転送を行うデータ通信装置において、DMACの設定情報から先行してメモリアクセス要求を発行し、対象DMACの正常及び異常終了により先行リードアクセスしていたデータを無効化する。 - 特許庁

A hard disk memory device 50 has a partition unit 522 provided with partitions to be selected by a boot-sector selector 530, and a partition automatic approach control 522A, a partition man machine interface 522B, a partition diaphragm control 522C and a partition simulator 522D are selected for control.例文帳に追加

ハードディスク記憶装置５２０はブートセクタ選択器５３０によりパーテーションが切り換えられるパーテーション部５２２を有し、パーテーション自動進路制御５２２Ａと、パーテーションマンマシンインターフェース５２２Ｂと、パーテーションダイヤ管理５２２Ｃと、パーテーションシミュレータ５２２Ｄが切り換え制御される。 - 特許庁

The trial viewing and listening system of the content data is comprised of a trial viewing and listening device 110 having a content data management server 111, a content request data input unit 113 and a short-distance wireless data communication interface 115 and an adapter (such as a modem, a memory card and a file downloaded to a terminal) 116.例文帳に追加

コンテンツデータ管理サーバ１１１、コンテンツリクエストデータ入力器１１３及び近距離無線データ通信インターフェース１１５を有する試視聴装置１１０、及びアダプタ（モデム、メモリーカード、端末にダウンロードされたファイル等）１１６より構成されている。 - 特許庁

A CPU of the MFP 1 detects whether or not enablers (2, 3, 4) are connected to a USB interface 20, reads decryption codes of the enablers when the CPU detects the connection, and extends the function of an option program stored in advance in a memory in response to the read decryption codes.例文帳に追加

ＭＦＰ１のＣＰＵは、ＵＳＢインターフェイス２０にイネーブラ（２，３，４）が接続されているかを検知し、接続が検知された場合のイネーブラの解除コードを読み取り、読み取った解除コードに応じてメモリに予め記憶されたオプションプログラムの機能を拡張する。 - 特許庁

A control part 10 is connected to a reading part 12, recording part 13, operating part 15, LAN interface 16, displaying part 17, ROM 18, RAM 19, image memory 20, modem 21, line control part 22, hard disk 23, data converting part, etc., through a bus 11, to control these respective parts.例文帳に追加

制御部１０はバス１１を介して読取部１２、記録部１３、操作部１５、ＬＡＮインターフェイス１６、表示部１７、ＲＯＭ１８、ＲＡＭ１９、画像メモリ２０、モデム２１、回線制御部２２、ハードディスク２３、データ変換部２４などと接続され、これら各部を制御する。 - 特許庁

The image processing modules include processing of performing distortion correction for image data in a predetermined area and processing of writing the distortion-corrected image data in the area in the semiconductor memory through the bus and the second interface.例文帳に追加

そして上記画像処理モジュールは、予め指定された領域内の画像データについて歪み補正を行い、その歪み補正後の上記領域内の画像データを、上記バス及び上記第２インタフェースを介して上記半導体メモリに書き込む処理を含む。 - 特許庁

When the external storage medium is connected to a memory interface 31, a signal processing controller 30 reads out the identification information of each file stored in the external storage medium and displays the read file identification information as characters through an LCD 6 or a lighting tool 10.例文帳に追加

信号処理コントローラ３０は、メモリインターフェース３１に外部記憶媒体が接続された際に、外部記憶媒体に記憶されている各ファイルの識別情報を読み出し、読み出したファイル識別情報を、ＬＣＤ６、或いは、灯具１０を通じて文字表示させる。 - 特許庁

Also, the electronic controller is provided with a communication interface capable of communicating with a device outside a vehicle, and configured to transmit the data showing the generation frequency of the abnormality generated in the backup memory to an external device based on the content of the abnormality history recorded by abnormality history recording processing or the like.例文帳に追加

また、電子制御装置は、車外装置と通信可能な通信インタフェースを備え、異常履歴記録処理等により記録された異常履歴の内容に基づき、バックアップメモリで発生した異常の発生回数を表すデータを車外装置に送信する。 - 特許庁

To provide a method for automatically discriminating an access mode of a serial memory of an interface based upon an SPI to which a response bit is not imparted.例文帳に追加

シリアスメモリのＤｏポートから出力される読み出しデータの先頭の応答ビットと読み出しコマンドの先頭との時間間隔を検出し、この時間間隔によってメモリサイズを判定する方法は、応答ビットが付与されていないＳＰＩ準拠のシリアルメモリには適用できない - 特許庁

When it is discriminated that the device information corresponding to the type identification information is stored in the first or second device information storage means, the device information is acquired and set in an interface means for accessing the flash memory.例文帳に追加

第１又は第２のデバイス情報記憶手段に、当該品種識別情報に対応するデバイス情報が格納されていると判別した場合、当該デバイス情報を取得し、当該デバイス情報を前記フラッシュメモリにアクセスするためのインターフェース手段に設定する。 - 特許庁

Further, when detecting the external recording medium 50 inserted to a slot of an interface section 42, the self-diagnosis processing section 38 checks contents of the built-in memory 40, again executes the self-diagnosis processing when the result of the self-diagnosis processing recorded in the built-in memory 40 indicates abnormity, and writes the processing result to the connected external recording medium 50.例文帳に追加

また、自己診断処理部３８は、インタフェース部４２のスロット等に外部記録メディア５０が差し込まれていることを検知すると、内蔵メモリ４０の内容をチェックし、内蔵メモリ４０に記録されている自己診断処理の結果が異常である場合には、再び自己診断処理を実行し、その処理結果を当該接続されている外部記録メディア５０に書き込む。 - 特許庁

When a difference between a burst start (SB) pointer (or current position(CP) pointer) and a tape storage mechanism(TM) pointer shows that the SB pointer and CP pointer are under identifying the same storage area in a buffer memory and the buffer memory has sufficient storage area for receiving burst without damaging stored data, an interface control unit 12 enables the burst.例文帳に追加

バースト開始（ＳＢ）ポインタおよび現在位置（ＣＰ）ポインタがバッファメモリにおける同一記憶領域を識別中であって、すでに記憶されているデータを破損せずに、バーストを受信するための記憶領域がバッファメモリに十分あることをＳＢポインタ（またはＣＰポインタ）とテープ記憶メカニズム（ＴＭ）ポインタとの論理差が示している場合、インタフェース−コントロールユニット１２はバーストをイネーブルにする。 - 特許庁

In the four-phase clock signal preparation system 1, according to a preset program 4, a CPU 3 outputs a signal when the count value of clock signals of an oscillator 2 by a counter 5 becomes a preset comparative value and corresponding to the output from this counter 5, pattern data stored in a memory 6 are selectively read out and outputted to an external interface 8 by a direct memory access controller 7.例文帳に追加

４相クロック信号作成システム１においては、ＣＰＵ３が予め設定されたプログラム４にしたがって、カウンタ５による発振子２のクロック信号のカウント値が予め設定された比較値になると出力し、このカウンタ５からの出力により、ダイレクトメモリアクセスコントローラ７がメモリ６に格納されているパターンデータを選択して読み出して、外部インターフェース８に出力する。 - 特許庁

The interface control method for transferring data to be transferred to a communication partner in a data transfer device including a memory for storing data and a frame control part for creating and transmitting a frame containing the data to be transferred comprises: a frame transmitting step of creating and transmitting a frame having the data to be transferred read from the memory just before a check code part.例文帳に追加

データを記憶するメモリと、転送すべきデータを含むフレームを生成して送信するフレーム制御部とを有するデータ転送装置において、通信相手に前記転送すべきデータを転送するインタフェース制御方法であって、前記メモリから読み出された前記転送すべきデータをチェックコード部の直前に有するフレームを生成して送信するフレーム送信ステップを備える。 - 特許庁

A memory management device of improved memory use efficiency suitable for real time parallel processing has an interface for every processor to prevent a load concentration, has an exclusive register separate from the interfaces to ensure page mapping in a fixed time, and gives the interfaces a function of requesting page mapping to the register to allocate and release a page without the intervention of a CPU 5.例文帳に追加

プロセッサ毎にインターフェースを設けて負荷の集中を防止し、インターフェースと別に専用の登録装置を設けて一定時間内のページマッピングを保証し、インターフェースには登録装置にページマッピングを要求する機能を与えてＣＰＵの介入なしにページの割当てと開放を行い、リアルタイムな並列処理に適したメモリ利用効率の良いメモリ管理装置を提供する。 - 特許庁

The wireless receiver 2 includes a reception portion 108 receiving the data from the wireless transmitter 1, a memory portion 109 temporarily storing the data, and an information conversion control portion 107 relying on the data received by the reception portion 108 and the data stored in the memory portion 109 to output the data to an application program via an interface conversion control portion 106.例文帳に追加

ワイヤレス受信装置２は、ワイヤレス送信装置１よりデータを受信する受信部１０８と、当該データを一時的に記憶する記憶部１０９と、受信部１０８で受信したデータと記憶部１０９に記憶されたデータとに基づいてインターフェイス変換制御部１０６を介してアプリケーションプログラムにデータを出力する情報変換制御部１０７とを含む。 - 特許庁

When a deletion (or copy) operation is executed on an application program in a computer 14n selected by the computer switch 1, data stored in a clipboard memory area of the computer are transmitted to a clipboard memory area of an unselected computer via a communication interface and the like, and can be used in a paste operation on an application program in the unselected computer.例文帳に追加

コンピュータ切り替え器１によって選択されたコンピュータ１４ｎのアプリケーション・プログラム上で削除（又はコピー）操作が行われると、そのコンピュータのクリップボードメモリ領域に記憶されたデータは、通信インターフェイス等を介して非選択コンピュータのクリップボードメモリ領域に伝送され、非選択コンピュータのアプリケーション・プログラム上での貼り付け操作に使用することができる。 - 特許庁

The microcomputer is provided with an external device discriminating means to discriminate an external device connected via an IC card interface part from a discrimination signal to be transmitted when the external device is set as a communicative state by supplying a power and a clock signal and initializing an operation for the external device and a memory contents changing means to perform content change of the memory by receiving data from the external device.例文帳に追加

ＩＣカードインタフェース部を介して接続する外部装置に対して電源及びクロック信号の供給と動作の初期化とを行って通信可能な状態に設定する際に送信される識別信号から外部装置を判別する外部装置判別手段と、この外部装置からデータを受信してメモリの内容変更を実行するメモリ内容変更手段とを備えた。 - 特許庁

A memory control device which accesses the memory module having a plurality of ranks includes: an interface part having a select signal line for a select signal for rank selection and an address signal line for an address signal indicating an address on a selected rank; and a control part which transmits the signal for rank selection through a part of an address signal line and the select signal line.例文帳に追加

複数のランクを有するメモリモジュールにアクセスするメモリ制御装置であって、ランクを選択するためのセレクト信号を介するセレクト信号線及び選択されたランク上のアドレスを示すアドレス信号を介するアドレス信号線を有するインターフェイス部と、前記アドレス信号線の一部及びセレクト信号線を介して前記ランクを選択する信号を送信する制御部とを備えた。 - 特許庁

The image forming apparatus to which a network interface card is detachably connected, is operated in two modes which are the energy-saving mode and the normal mode, and stores image forming apparatus information on the apparatus state of the image forming apparatus into a shared memory that can be referred to from the network interface card in the energy-saving mode and normal mode of the image forming apparatus when the apparatus state of the image forming apparatus changes.例文帳に追加

本発明の画像形成装置は、ネットワークインターフェースカードが脱着可能に接続され、省エネモードおよび通常モードの２つのモードで動作し、画像形成装置の装置状態が変化したときに、画像形成装置の装置状態に関する画像形成装置情報を、画像形成装置の省エネモードおよび通常モードにおいてネットワークインターフェースカードから参照可能な共有メモリへ格納する。 - 特許庁

The single-chip multiprocessor includes processing elements 16 each including a CPU 20, a network interface 32 connected to the CPU, an adjustable prefetch instruction cache 24 connected directly to the CPU and network interface, and a data transfer controller 30 connected directly to the CPU and a concentrated common memory 28 which is connected to the respective processing elements and shared by the processing elements.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

To provide a host interface circuit capable of remarkably reducing the signal transition of an external address from an external host control device to reduce the power consumption and restricting the complication of the software processing of the external host control device by adding a simple address generating circuit to an interface circuit for transmitting the data through a bus controller circuit of the external host control device without using a DMA controller and a memory bus.例文帳に追加

ＤＭＡコントローラやメモリバスを必要とせずに外部ホスト制御装置のバスコントローラ回路経由でデータの送受信を行うインターフェース回路に対して、簡単なアドレス生成回路を付加することにより、外部ホスト制御装置からの外部アドレスバスの信号遷移を大幅に削減して電力消費を軽減且つ外部ホスト制御装置のソフトウェア処理の複雑化を抑制したホストインタフェース回路を提供する。 - 特許庁

Controller 13 reads in text information, such as speech sentences or lyrics for speakers to refer to from memory card 40 equipped with card slot 11 via card interface part 15 in accordance with control signal received at I/O interface part 14, controls display controller 16, and scroll-displays the speech sentences or the lyrics, in accordance with the read-in text information at display part 12.例文帳に追加

制御部１３は入出力インタフェース部１４から受けた操作信号に従い、カードインタフェース部１５を介してカードスロット１１に装着されたメモリカード４０からスピーチ文若しくは歌詞などの話手が参照するガイド用の文章情報を読み込み、表示制御部１６を制御して、読み込んだ文章情報に従うスピーチ文若しくは歌詞などの文章を表示部１２にスクロール表示する。 - 特許庁

The memory interface circuit 267 inputs the delay signals 11, 12, and 13 of a plurality of fields where discontinuity of the frame discontinuous period generated by frame frequency change is minimized and an interface field information 244 of a present field 11 into an IP conversion circuit 246, according to the results of a frame frequency comparison circuit 320, and the IP conversion circuit 246 performs IP conversion, based on these input signals.例文帳に追加

メモリインタフェース回路２６７は、フレーム周波数比較回路３２０の結果に応じて、フレーム周波数変化のために生じるフレーム不連続期間の不連続性を最小限に抑えた複数フィールドの遅延信号１１、１２、１３と現フィールド１１のインタレースフィールド情報２４４をＩＰ変換回路２４６へ入力し、ＩＰ変換回路２４６はこれらの入力信号をもとにＩＰ変換を行う構成とした。 - 特許庁

A control part 220 of a software update server 110 determines effective network bandwidth based on information received via a network interface 210, determines the number of parallel threads to be processed in parallel based on the effective network bandwidth, and distributes a software update package 260 stored in a memory 230 from the network interface 210 to MFPs connected via a network, which is a network node.例文帳に追加

ソフトウェアアップデートサーバ１１０の制御部２２０は、ネットワークインターフェース２１０で受信した情報に基づいて有効ネットワークバンド幅を決定し、当該有効ネットワークバンド幅に基づいて並列処理する並列スレッドの数を決定し、この並列スレッドを介して、メモリ２３０に記憶されたソフトウェアアップデートパッケージ２６０を、ネットワークインターフェース２１０からネットワークノードであるネットワーク接続したＭＦＰに配布する。 - 特許庁

The single-chip multiprocessor comprises a plurality of processing elements 16, including a CPU 20, a network interface 32 connected to the CPU, an adjustable pre-fetch instruction cache 24 directly connected to the CPU and the network interface, and a data transfer controller 30 directly connected to the CPU; and a centralized shared memory 28 connected to each processing element and shared by each processing element.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

An SDRAM interface controller is provided with a data output circuit (30) and an output control circuit (31) for controlling the output timing of the data output circuit synchronously with a memory clock signal (CLK) to an SDRAM, and the output control circuit is provided with a variable delay circuit (40) and a DLL circuit (41).例文帳に追加

ＳＤＲＡＭインタフェースコントローラはデータ出力回路（３０）と、ＳＤＲＡＭへのメモリクロック信号（ＣＬＫ）に同期してデータ出力回路の出力タイミングを制御する出力制御回路（３１）とを有し、出力制御回路は可変遅延回路（４０）とＤＬＬ回路（４１）を備える。 - 特許庁

To achieve speeding up in a graphic and a video display by achieving speeding up of an interface processing speed and controlling and suppressing the electric power consumption within a chip by disposing a large-scale bus between a display processor and a memory in the graphic and video display system of a computer.例文帳に追加

本発明は、計算機のグラフィックおよびビデオ表示システムにおいて、表示プロセッサとメモリ間に大規模なバスを設けることにより、インターフェース処理速度の高速化を実現し、またチップ内の消費電力を制御、抑制することにより、グラフィックおよびビデオ表示において高速化を実現する。 - 特許庁

The system includes a decentrally arranged device 1 with a memory 4, in order to detect process parameters and to store data of the thermal spraying apparatus, the data contain identification and operating data of the thermal spraying apparatus and the device 1 additionally includes a bus interface 6 for transmission of the data.例文帳に追加

そのシステムは、工程パラメータを検出するため、また熱溶射装置のデータを記憶するために、メモリ４を有する分散配置されたデバイス１を含み、そのデータは、熱溶射装置の識別及び動作データを含み、そのデバイス１は、データを伝送するためのバス・インタフェース６をさらに含んでいる。 - 特許庁

A system controller 101 uses a read section 103 to read a template picture for modifying an original picture from a memory card 200 contained in a card slot 102 and allows an interface section 106 to transfer the original picture received from an external input terminal 105 into a printer.例文帳に追加

システムコントローラ１０１は、カードスロット１０２に収納されたメモリカード２００から原画像を装飾するためのテンプレート画像を読み出し部１０３により読み出すとともに、外部入力端子１０５から入力される原画像をインタフェース部１０６によりプリンタ内に取り込む。 - 特許庁

According to the present invention, a data transfer device can be provided which can prevent decrease in data transfer throughput by registering data in a cache in advance when a channel hardware including a PCI-e bus interface is mounted on the mainframe, and also can reflect data update within the main memory.例文帳に追加

本発明によれば、ＰＣＩ−ｅバスインタフェースを具備するチャネルハードウェアをメインフレームに搭載する際、データを先行してキャッシュに登録することでデータ転送のスループット低下を防止することができ、且つ主記憶内のデータ更新を反映することが可能なデータ転送装置を提供できる。 - 特許庁