「most-significant」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A multi-stage pipelined AD converter 20 has (n) stages of conversion units, such as a first conversion unit 22, a second conversion unit 24, an (n-1)th conversion unit 26, and an n-th conversion unit 28, which successively convert an analog signal into a digital signal each by several bits starting from the most significant bit.例文帳に追加

複数段パイプライン型のＡＤ変換器２０は、ｎ段の変換ユニットとして、第１変換部２２、第２変換部２４、第（ｎ−１）変換部２６、第ｎ変換部２８を有し、各段がアナログ信号を上位から数ビットずつデジタル信号に変換する。 - 特許庁

An amplification correction signal generating part 13 generates an amplification level correction signal corresponding to the decided most significant bit position, and an amplification correcting part 14 amplifies the reception signal by the amplification level correction signal, and outputs a signal whose amplification fluctuation is corrected within a fixed range.例文帳に追加

振幅補正信号生成部１３は判定された最上位ビット位置に応じた振幅レベル補正信号を生成する振幅補正部１４では、受信信号に、上記振幅レベル補正信号を乗算して振幅変動を一定範囲に補正した信号を出力する。 - 特許庁

In this invention, such a system is adopted that after all row addresses and column addresses are received and stored, a part of bits out of MSB (Most Significant Bit) of the column addresses is decoded, and a page region to be made active is decided.例文帳に追加

本発明では、ローアドレス及びカラムアドレスを全て受信して格納した後、カラムアドレスのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）のうち、一部のビットをデコードして、アクティブにするページ領域を決定する方式を採用した。 - 特許庁

The variable gain amplifier receives digital data to control is gain and is provided with a measurement means that measures a gain when the most significant bit of the data is changed and a correction means that corrects the gain of the amplifier according to the measured gain.例文帳に追加

本発明のゲイン可変アンプは、ディジタルデータによってゲインを制御可能なゲイン可変アンプであって、最上位ビットが変化する際のゲイン値を測定する測定手段と、測定されたゲイン値によってゲイン値を補正する補正手段とを有する。 - 特許庁

To provide a method and a system for intuitively and simply displaying each ratio or whole of business activity, investment activity, financial activity, currency exchange, etc., which are the most significant in a cash flow account, affecting the net increased/decreased amount of a cash equipment account.例文帳に追加

キャッシュフロー計算書の中で最も重要な、営業活動、投資活動、財務活動、及び為替等の影響が減預金の純増減額への影響を与えている度合い及び全体を直感的にわかり易く表示する方法及びシステムを提供すること。 - 特許庁

A process of providing a wiring substrate comprises: a process of carrying out on a base substrate 1 for the wiring substrate a plating of a thick film wiring layer 3 used as the most significant wiring layer for the semiconductor integrated circuit; and a process of forming on the thick film wiring layer 3 a bonding bump 6 connected to the thick film wiring layer 3.例文帳に追加

配線基板を提供する過程は、配線基板用ベース基板１上に、半導体集積回路用の最上位配線層となる厚膜配線層３をメッキ形成する過程と、厚膜配線層上に、該厚膜配線層に接続される接合バンプ６を形成する過程とからなる。 - 特許庁

The current source of the most significant bit of the DA conversion circuit 20A comprises transistors arranged at first, third, fifth, and seventh rows of a first group of transistors 10A and second, fourth, sixth, and eighth rows of a second group of transistors 10B adjacent to the group 10A.例文帳に追加

ＤＡ変換回路２０Ａの最上位ビットの電流源は、第１のトランジスタ群１０Ａの第１，３，５，７行、および群１０Ａと隣り合う第２のトランジスタ群１０Ｂの第２，４，６，８行に配置されたトランジスタで構成される。 - 特許庁

An order of N pieces is divided into blocks B1 to B5 by every A pieces (A=2) in order from the most significant piece, entry data of an order of A pieces consisting a noticing block is sorted in a right order or a reverse order based on the attribute value and a sorting result of the noticing block is outputted.例文帳に追加

Ｎ個の順序を最上位より順番にＡ個（Ａ＝２）づつのブロックＢ１〜Ｂ５に分割し、着目ブロックを構成するＡ個の順位のエントリデータを属性値に基づいて正順もしくは逆順でソートし、該着目ブロックのソート結果を出力する。 - 特許庁

The device is provided with a control circuit 36, the contents of (n-1) stages of a binary counter 24 allotted to the most significant bit are stored in memory cells of the first (n-1) pieces of the EEPROM, the contents of nth or (n+1)-th memory cell are varied with alternate cycles.例文帳に追加

制御回路（３６）を設け、最上位ビットに割り当てた２進カウンタ（２４）のｎ−１段の内容をＥＥＰＲＯＭの最初のｎ−１個のメモリセルに記憶し、ｎ番目または（ｎ＋１）番目のメモリセルの内容を交互するサイクルで変える。 - 特許庁

This method is implemented by converting an input, determining the position of the most significant bit (MSB) of the converted input having a value other than zero, deriving information based on the position of the MSB, encoding the information in an arithmetic manner, and deriving a compressed output.例文帳に追加

この方法は、入力を変換し、非ゼロ値を有する変換された入力の最上位ビット（ＭＳＢ）の位置を決定し、ＭＳＢの位置から情報を導出し、その情報を演算的にエンコードして、圧縮された出力を導出することにより、達成される。 - 特許庁

The switch circuit 2 outputs selectively either of an output value of the most significant bit by any counter other than an destination of output or a common counter control signal Sin used commonly for all counters as counter control signals S1-Sn for each counter 1-1 to 1-n.例文帳に追加

スイッチ回路２は、出力先以外のいずれかのカウンタによる最上位ビットの出力値、または、すべてのカウンタに対して共通に使用される共通カウンタ制御信号Ｓｉｎのいずれかを、カウンタ制御信号Ｓ１〜Ｓｎとしてカウンタ１−１〜１−ｎごとに選択的に出力する。 - 特許庁

A plurality of directories DCIM and SNDR having an identical directory structure are prepared in a hierarchy just below the most significant route directory of the hierarchial structure of a recording medium, and each of the plurality of directories is provided with a recording part for recording image data and voice data.例文帳に追加

記録媒体の階層構造の最上位にあるルートディレクトリ直下の階層に、同一のディレクトリ構造を有する複数のディレクトリＤＣＩＭ，ＳＮＤＲを作成して、その複数のディレクトリのそれぞれに、画像データと音声データを記録する記録部を備える。 - 特許庁

The memory controller 11 generates a refresh request signal corresponding to timing for executing refresh in such a manner that timing for executing refresh of the number of times corresponding to a most significant row address 44 of a use area of the memory cell array 13 is scattered within a predetermined refresh period.例文帳に追加

メモリコントローラ１１は、メモリセルアレイ１３の使用領域の最上位ロウアドレス４４に応じた回数のリフレッシュを実施するタイミングが所定のリフレッシュ期間内において分散するように、リフレッシュを実施するタイミングに応じたリフレッシュ要求信号を生成する。 - 特許庁

When an erasure detection part 115 detects the erasure of the decision-input decided character string, a display order changing part 116 changes the display order set in the conversion candidates showing the decided character string to any display order other than the most significant order.例文帳に追加

削除検出部１１５が、確定入力された確定文字列についての削除を検出すると、表示順序変更部１１６が、該確定文字列を示す変換候補に設定された表示順序を、最上位以外の表示順序に変更する。 - 特許庁

The most significant bit CTRL[2] of the control signal is used for the decoder 5 to select the gradation voltages VH and VL, and the lower bit CTRL[1:0] is used to select one of gradation voltages obtained by redividing the gradation voltages VH and VL to four levels.例文帳に追加

制御信号の最上位ビットＣＴＲＬ［２］はデコーダ５が階調電圧ＶＨ，ＶＬを選択するために用いられ、下位側ビットＣＴＲＬ［１：０］は、階調電圧ＶＨ，ＶＬを４レベルに再分割した階調電圧から一つを選択するために用いられる。 - 特許庁

Also, the most significant bit of the count value of the counter 12 is used as a frequency division control signal PCTR, and when the N1 is loaded, the signal PCTR reaches an L level and the signal PCTR reaches an H level when the count value becomes "-1".例文帳に追加

また、２進ダウンカウンタ１２のカウント値の最上位ビットが分周制御信号ＰＣＴＲとされ、Ｎ１がロードされると分周制御信号ＰＣＴＲはＬレベルとなり、さらにカウント値が“−１”となった時点で分周制御信号ＰＣＴＲがＨレベルとなる。 - 特許庁

To provide an image quality improving method and an image processor using the method, which dynamically correct an image signal to reproduce a part desired to be taken in the most attentional way in the image signal, i.e., a part having significant information, without lack of gradation and deficiency of signals.例文帳に追加

画像信号のうち最も注目したい部分、重要な情報を有する部分について、つぶれや飛びなく再現するために画像信号に対して動的に補正をかける画質改善方法及びその方法を使用した画像処理装置を提供すること。 - 特許庁

When the operation of reproduction start is carried out by the user from an operation section 105 (step 901), the audio player is set so as to reproduce the track which is most significant (N=1) on order N of reproduction total time and/or total number of times of reproduction.例文帳に追加

操作部１０５からユーザによって再生開始の操作が行われると（ステップ９０１）、再生総時間および／または再生総回数の順位Ｎが最上位（Ｎ＝１）であるトラックを再生するように設定される（ステップ９０３）。 - 特許庁

To provide an arithmetic right shift device for calculating a value obtained by operating the n bit arithmetic right shift of m bit negative numbers whose most significant bit is 1 for reducing a circuit scale by reducing a circuit which shift-calculates an absolute value, and for quickening an operation frequency.例文帳に追加

絶対値をシフト算出する回路を削除して回路規模を縮小するとともに、動作周波数を高速化することができる最上位ビットが１であるｍビット負数を右にｎビット算術シフトした値を算出処理する算術右シフト装置を提供する。 - 特許庁

The most of it consisted of a deficit in trade account. By exporter country, deficits with European countries as well as Asian and oil producing countries are significant. In particular, the deficit with China accounts for about one quarter of the total trade deficit. The issue of current account imbalance of the U.S. will be explained in detail in the following section.例文帳に追加

その大部分を貿易収支赤字が占め、相手国別内訳は、欧州諸国とともにアジア諸国や産油国との赤字が大きく、特に中国との赤字は全貿易赤字の約４分の１を占める。 なお、米国の経常収支不均衡の問題については次節で詳しく説明する。 - 経済産業省

Collecting higher quality data for priority activities allows companies to focus resources on the most significant GHG emissions in the value chain, more effectively set reduction targets, and track and demonstrate GHG reductions over time (see chapter 9). 例文帳に追加

優先的な活動にかかわる質の高いデータを収集することで事業者は、バリューチェーン内の最大のGHG 排出源に焦点を絞り、さらに効果的に削減目標を設定し、経年的にGHG 削減を追跡し示すことができる（第9 章を参照）。 - 経済産業省

use initial GHG estimation (or screening) methods to estimate the emissions from each scope 3 activity (e.g., by using industry-average data, environmentally-extended input output data (see box 7.1), proxy data, or rough estimates); and rank all scope 3 activities from largest to smallest according to their estimated GHG emissions to determine which scope 3 activities have the most significant impact. 例文帳に追加

スコープ3 の各活動からの排出量を推定する当初GHG 予測（スクリーニング）メソッドを使用すること（業界平均データ、環境を含めた（environmentally-extended）インプット／アウトプットデータ（ボックス7.1 を参照）、代理データ、大まかな予測など） - 経済産業省

For the most environment ally significant processes or activities, accounting for at least 70% of contributions to each impact cat egory, both directly collect ed (specific) and generic data shall achieve at l east an overall “good quality” level. 例文帳に追加

各影響領域での寄与度が少なくとも70％を占める、環境的に最も重要なプロセス・活動について、直接収集した（特定の）データと一般データはいずれも、少なくとも全体で「品質的に良」レベルに達しているものとする。 - 経済産業省

For most successful projects, there is a pattern of declining returns, so that after a while, the credit for contributions to a project has become so diffuse that it is hard for significant reputation to accrete to a late participant, 例文帳に追加

ほとんどの成功したプロジェクトでは、収益はだんだん減るというパターンがあるので、しばらくすると、プロジェクトへの貢献のクレジットは実に間が空いたものになってきて、後からの参加者には、十分な評価が蓄積しにくくなってしまう。 - Eric S. Raymond『ノウアスフィアの開墾』

In contrast with previous crises, especially those in Latin America, where the main problems were ones of large fiscal deficits and over-consumption, the most significant aspects of the Asian crises were that they basically stemmed from heavy borrowing by private sector borrowers from private overseas creditors, and from excessive and/or inefficient investments made possible by such borrowing.例文帳に追加

これまでの危機、特に巨額の財政赤字や過剰な消費に主な問題があったラテンアメリカの危機と比較して、アジア危機の最も顕著な側面は、基本的に、民間セクターの借り手が海外の民間債権者から巨額の借入を行っていたことや、そのような借入によって過剰かつ非効率な投資が可能となったことに原因があったということです。 - 財務省

We will focus efforts to resolve the most significant bottlenecks to inclusive, sustainable and resilient growth in developing countries, low-income countries (LICs) in particular: infrastructure, human resources development, trade, private investment and job creation, food security, growth with resilience, financial inclusion, domestic resource mobilization and knowledge sharing. 例文帳に追加

我々は，途上国及び低所得国において，包括的で持続可能かつ強じんな成長に係る最も重要なボトルネックを解消するための努力に焦点を当てる。これは特に，インフラ，人材開発，貿易，民間投資及び雇用創出，食糧安全保障，強じんな成長，金融包摂，国内資金の動員及び知識の共有である。 - 財務省

The Seoul Consensus also identifies nine key pillars where we believe actions are necessary to resolve the most significant bottlenecks to inclusive, sustainable and resilient growth in developing countries, LICs in particular: infrastructure, human resource development, trade, private investment and job creation, food security, growth with resilience, financial inclusion, domestic resource mobilization and knowledge sharing. 例文帳に追加

ソウル合意はまた，途上国，取り分け低所得国における包括的，持続可能かつ強じんな成長にとって最も重要なボトルネックを解決するために行動が必要であると我々が信じる9つの主要な柱を次のとおり特定する。すなわち，インフラ，人材開発，貿易，民間投資及び雇用創出，食料安全保障，強じんな成長，金融包摂，国内資源の動員，並びに知識の共有である。 - 財務省

A main control board C is structured so as to send a control command of a first byte and then send a control command of a second byte whose most significant bit is reversed after outputting one strobe ON signal and performing a prescribed waiting process.例文帳に追加

主制御基板Ｃは、サブ基板Ｓへ２バイトの制御用コマンドを送信する場合に、１バイト目の制御用コマンドを送信し、その後、１のストローブＯＮ信号を出力し、所定の待機処理を実行した後、１バイト目の制御用コマンドと最上位ビットの値が反転した２バイト目の制御用コマンドを送信するように構成されている。 - 特許庁

The refresh control circuit 12 generates a refresh address 34 for executing refresh of the memory cell array 13 until the refresh address 34 coincides with the most significant row address 44 every timing for supplying the refresh request signal 33 generated by the memory controller 11.例文帳に追加

リフレッシュ制御回路１２は、メモリコントローラ１１で生成されたリフレッシュ要求信号３３が供給されるタイミング毎に、メモリセルアレイ１３のリフレッシュを実施するためのリフレッシュアドレス３４が最上位ロウアドレス４４と一致するまで当該リフレッシュアドレス３４を生成する。 - 特許庁

An operation unit 4 calculates a deviation between a preset desired value and detection values of voltage and current after AD conversion from the power circuit 1 to be controlled, a positive-negative discrimination of binary data of the deviation thus calculated is made by the bit check unit 5, and a bit position of the most significant digit with "1" or "0" as effective data is checked.例文帳に追加

予め設定された目標値と制御対象となる電源回路１からのＡＤ変換後の電圧や電流の検出値との偏差を演算部４で算出し、ビット確認部５でこの算出した偏差の２進数データの正負判定を行うとともに、その有効データとして“１”もしくは“０”が存在する最上位１桁のビット位置を確認する。 - 特許庁

The plurality of radio base stations 3-1 to 3-10 include the one highest order radio base station 3-1 directly connected to a network management device 2 and the plurality of terminal radio base stations 3-6, 3-8 and 3-10 directly connected only to one radio base station differently from the most significant radio base station 3-1.例文帳に追加

複数無線基地局３−１〜３−１０は、ネットワーク管理装置２に直接に接続されている１つの最上位無線基地局３−１と、最上位無線基地局３−１と異なり１つの無線基地局にのみ直接に接続されている複数の終端無線基地局３−６、３−８、３−１０とを含んでいる。 - 特許庁

A Huffman decoder divides an input bit string into four small bit strings, sets the small bit string including the end bit of the Huffman code to be decoded this time among them as an end small bit string, and sets a bit string from the most significant bit in the end small bit string to the end bit of the Huffman code as a bit string for search.例文帳に追加

ハフマンデコーダは、入力ビット列を４つの小ビット列に分割し、これらのうち今回復号しようとしているハフマン符号の末尾のビットを含む小ビット列を末尾小ビット列とし、該末尾小ビット列内の最上位のビットからそのハフマン符号の末尾のビットまでを検索用ビット列とする。 - 特許庁

An encrypting device expresses designated time data as a bit train, designates a plurality of IDs comprising a bit train where several bits are connected from the most significant bit, and reads a cryptographic key outputted from the time device and the plurality of IDs, thus encrypting the same plaintext and outputting a plurality of cryptograms.例文帳に追加

暗号化装置は、指定時刻データをビット列として表現したもので、上から数ビット連結してできるビット列で構成される複数のＩＤを指定し、前記タイム装置から出力された暗号鍵及び前記複数のＩＤを読み込んで同一平文を暗号化して複数の暗号文を出力する。 - 特許庁

The clock signal generating circuit that applies frequency- division to a system clock, is provided with an adder that sums external input data and a preceding sum result and a storage means that stores the result of sum of this adder synchronously with the system clock and supplies the output to the adder as the preceding sum result, and extracts the most significant bit of the output of the storage means as a clock signal.例文帳に追加

システムクロックを分周してクロック信号を発生させるクロック信号発生回路において、外部入力データと前回の加算結果とを加算する加算器と、この加算器の加算結果をシステムクロックに同期して記憶し出力を加算器に前回の加算結果として供給する記憶手段とを備え、記憶手段の出力の最上位ビットをクロック信号として取り出す。 - 特許庁

To provide a microcomputer, which is equipped with a noise detector and a noise information output device, capable of easily investigating the cause of a malfunction or executing measures for preventing the malfunction, by recognizing which part is most affected by monitoring an internally processed significant data part, when the microcomputer receives noises.例文帳に追加

マイクロコンピュータがノイズを受けた場合、内部で処理されている重要なデータ部を監視しどの箇所が最も影響を受けているかを認識することにより、容易に誤動作の原因解明や誤動作防止対策が実施できるノイズ検出装置とノイズ情報出力装置を備えたマイクロコンピュータを提供することを目的とする。 - 特許庁

When the plus/minus sign bit of the variable-length decoded multimedia data is '0' (S16: Yes), a specific value (a) is subtracted from a numeral (m) indicating in which place the most significant bit of the multimedia data is to calculate the number (n) of composite bits which can be rewritten into data for retrieval (S18).例文帳に追加

続いて、その可変長復号化されたマルチメディアデータの正／負符号ビットが「０」である場合は（Ｓ１６：Ｙｅｓ）、そのマルチメディアデータの最上位ビットが何ビット目であるかを示す数値ｍから所定値ａを減算し、検索用データに書き換えることができる合成ビット数ｎを演算する（Ｓ１８）。 - 特許庁

A main control board C is structured so as to send a control command of a first byte and then send a control command of a second byte whose most significant bit value is reversed from the control command of the first byte after outputting one strobe ON signal and performing a prescribed waiting process when sending a control command of two bytes to a subsidiary board S.例文帳に追加

主制御基板Ｃは、サブ基板Ｓへ２バイトの制御用コマンドを送信する場合に、１バイト目の制御用コマンドを送信し、その後、１のストローブＯＮ信号を出力し、所定の待機処理を実行した後、１バイト目の制御用コマンドと最上位ビットの値が反転した２バイト目の制御用コマンドを送信するように構成されている。 - 特許庁

To provide a method and system for setting the destination of a microcomputer by which electronic equipment to be controlled by various specification is surely operated by switching and setting extended specifications added with the most extended functions among the various specifications even when any significant defect is generated since the pin of the select port of the microcomputer comes off a substrate due to any factor.例文帳に追加

本発明は、何等かの原因によりマイコンのセレクトポートのピンが基板から外れる等して重大な欠陥が生じた場合であっても、各仕様の内の最多の拡張機能が付加された拡張仕様に切換え設定するようにして、各仕様で制御する電子機器を確実に動作させることができるマイコンの仕向設定方法およびマイコンの仕向設定システムを提供するものである。 - 特許庁

The output buffers 15a and 16a are configured so as to be controlled during normal operation by a coincidence detection signal DET obtained by detecting coincidence between a set signal SET and the most significant bit MSB of an address signal ADR bonded and to be controlled during test operation by a signal resulting from decoding the set signal SET.例文帳に追加

出力バッファ１５ａ、１６ｂは、通常動作時には、ボンディング設定された設定信号ＳＥＴとアドレス信号ＡＤＲの最上位ビットＭＳＢの一致検出で得られた一致検出信号ＤＥＴで制御され、テスト動作時には、この設定信号ＳＥＴをデコードした信号で制御するように構成する。 - 特許庁

Concerning the network managing system composed of plural network devices 1 and 2 and a network managing device 3 for managing these network devices 1 and 2, the respective network devices are hierarchically structured so as to hierarchically manage a managing information group, and the network managing device 3 periodically acquires the most significant managing information of the respective network devices 1 and 2 and hierarchically retrieves the change of this managing information.例文帳に追加

複数のネットワーク装置１、２とこのネットワーク装置を管理するネットワーク管理装置３とにおいて、各々のネットワーク装置１、２が管理情報グループを階層的に管理可能とする階層構造とされ、ネットワーク管理装置３が各々のネットワーク装置１、２の最上位の管理情報を定期的に取得し、これら管理情報の変化を階層的に検索可能な構成とされる。 - 特許庁

A shift register has a value of most significant bit which is in relation of logical NOT with the value of a bit being transmitted at first in the bit pattern of a unique word being detected as an initial value, converts the received data from series data to parallel data in synchronism with a received data clock synchronous with the received digital data and then outputs parallel received data.例文帳に追加

シフトレジスタは、初期値として検出すべきユニークワードのビットパターンの最初に送信されるビットの値と論理否定の関係にある値を最上位ビットの値を持ち、受信したディジタルデータと同期した受信データクロックに同期して受信データをシリアルデータからパラレルデータに変換しパラレル受信データとして出力する。 - 特許庁

A process of providing a semiconductor integrated circuit substrate comprises: a process of forming on a base substrate 11 for a semiconductor integrated circuit the semiconductor integrated circuit and a wiring layer 12 which doesn't contain any most significant wiring layer for the semiconductor integrated circuit; and a process of forming on a wiring layer of the base substrate 11 for the semiconductor integrated circuit a connection pad 13 connected to the wiring layer.例文帳に追加

半導体集積回路基板を提供する過程は、半導体集積回路用ベース基板１１上に、半導体集積回路及び該半導体集積回路用の最上位配線層を含まない配線層１２を形成する過程と、半導体集積回路用ベース基板の配線層上に、該配線層に接続される接続パッド１３を形成する過程とからなる。 - 特許庁

The two blocks of the memory are linked, and the most significant address bits in address decoders 1040-1042 of the blocks of the selected addresses are masked for a memory block 1035 so that it is possible to form the single merged block of the memory in which the both arbitrating circuits operate in a lock step.例文帳に追加

メモリの２つのブロックがリンクされて、メモリブロック１０３５に対して選択されたアドレスのブロックのアドレス復号器１０４０〜１０４２内の最上位アドレスビットをマスキングすることにより両方の調停回路がロックステップで動作するメモリの単一の併合されたブロックを形成できる。 - 特許庁

The method represents the gradient strengths and the difference between them as bit strings; locates the most significant non-zero bit in the larger gradient value; divides the value of the corresponding bit position in the difference string, and a predetermined number of following positions, by increasing powers of 2; sums the results; subtracts the sum from 1.0 and uses the inverse tangent function to calculate the angle of the edge.例文帳に追加

本方法は、勾配強度およびその勾配強度の間の差分値をビットストリングとして表わし、より大きな勾配値の最上位の非ゼロビットの位置を確認し、差分ストリングの対応するビット位置、および所定数の後続の位置の値を増加する２のベキ乗で除算し、その結果を合計し、１．０からその合計を減算し、逆正接関数を用いてエッジ角度を算出する。 - 特許庁

In a multiplier for multiplying a first input system and a second input system indicating binary numbers, the multiplication of the first input system and the prescribed number of bits from the most significant bit, whose value is '1' in the second input system is operated, and the multiplied results are bit-shifted, according to the weight of the bits in the second input system, and added.例文帳に追加

２進数を表わす第一の入力系列と第二の入力系列の乗算を行なう乗算器において、該第一の入力系列と、該第二の入力系列において値が“１”である、最上位ビットから所定数のビットとの乗算を行なって、該乗算結果を該第二の入力系列におけるビットの重みに従ってビット・シフトした系列について加算するように構成する。 - 特許庁