「n-In」に関連した英語例文の一覧と使い方(52ページ目) - Weblio英語例文検索

In soft magnetic stainless steel, by measurement according to XPS, an oxide film in the surface of a steel sheet comprises N by 5 to 15 at%, and in which the total of the atomic ratios of Al, Si, Cr, Fe and N is ≥95 at%.例文帳に追加

ＸＰＳによる測定で鋼板表面の酸化皮膜が５から１５at％のＮを含有し、Ａｌ，Ｓｉ，Ｃｒ、Ｆｅ，Ｎの原子比率の合計が９５at％以上である軟磁性ステンレス鋼。 - 特許庁

The electronic paper 30 has 320×16 pixels in total arranged on M=320 lines in the longitudinal direction and N=16 rows in the lateral direction.例文帳に追加

電子ペーパ３０は、長さ方向にＭ＝３２０行、幅方向にＮ＝１６列の合計３２０×１６個の画素を有する。 - 特許庁

In addition, the copolymer contains the strong cation exchange group in an amount of 0.01 to 5 mol% relative to N-isopropylacrylamide in terms of monomers.例文帳に追加

また、共重合体は、強カチオン交換基を、Ｎ−イソプロピルアクリルアミドに対してモノマー換算で０．０１〜５ｍｏｌ％含有する。 - 特許庁

In an inactive condition, the rotor is placed in a rest position, with the magnetic pole piece positioned in the center between N and S poles of the magnet.例文帳に追加

不活動状態においてはロータは休止位置にあって、磁極片は磁石のＮ極とＳ極との中央に位置する。 - 特許庁

In the semiconductor device 100, n^+-type source regions 105 are formed in the gate trenches 110 formed in stripe shapes.例文帳に追加

半導体装置１００は、Ｎ^＋型ソース領域１０５をストライプ状に形成されたゲートトレンチ１１０の内部に形成している。 - 特許庁

In this case, the electric charges in the capacitor C flows to ground through a resistor R and the first N channel transistor Q10 is turned off in this stage.例文帳に追加

このとき、コンデンサＣの電荷は抵抗Ｒを介しグランドに流れ、その段階で第１ＮチャネルトランジスタＱ１０がオフする。 - 特許庁

In a semiconductor device; p-type impurity is selectively ion-implanted only in the base of the trench, and the low concentration impurity region 12 is formed in an n-type semiconductor layer (drain region) 2 where the base of the trench is positioned.例文帳に追加

しかし、ｎ−型半導体層の不純物濃度の低減は、ドレイン抵抗の増大を招き、問題である。 - 特許庁

To enhance the real time nature and reliability in one to N communication in which the respective nodes use connectionless communication means in an intranet.例文帳に追加

イントラネット内で、各ノードがコネクションレス型通信手段を使用した１対Ｎ通信に、リアルタイム性をおよび信頼性を高める。 - 特許庁

In above composition, C is in the range of 0.03 mass% to 0.1 mass%, while N is in the range of 0.02 mass% to 0.05 mass%.例文帳に追加

前記組成において、Ｃ：０．０３質量％〜０．１質量％であり、Ｎ：０．０２質量％〜０．０５質量％である。 - 特許庁

In addition, a convergence point X in the catalyst where the quantity of excess or lack of oxygen in exhaust gas Cgout (N) becomes zero is detected (step 102).例文帳に追加

更に、排気ガスの酸素過不足量Ｃｇｏｕｔ（Ｎ）がゼロとなる触媒内の収束点Ｘを検知する（ステップ１０２）。 - 特許庁

Additionally, in order to realize the difference in a concentration, Zn is used as the dopant material in the P-type clad layer 2, and Te is used as the dopant material in the N-type clad layer 4.例文帳に追加

さらに、この濃度差を実現するため、Ｐ型クラッド層２の添加材をＺｎとし、Ｎ型クラッド層４の添加材をＴｅとする。 - 特許庁

Information used in common in the respective block programs #1-#n is stored in the global register, and local information is stored and managed in the local registers.例文帳に追加

各ブロックプログラム＃１〜＃ｎ間で共通に使用される情報がグローバルレジスタに格納され、ローカル情報がローカルレジスタに格納され管理される。 - 特許庁

In the case of a slip (n), they are coincident in the first candidate character string of the tables 2-4 and coincident in the second candidate character string, and collation is repeated in order.例文帳に追加

なお、帳票ｎの場合、テーブル２−４の第一候補文字列で一致、第二候補文字列でも一致し、順次照合を繰り返す。 - 特許庁

A first circuit block and a second circuit block are integrated in the same semiconductor integrated circuit, and an operating frequency of the second circuit block is adjusted to N times or 1/N times (2^n times, preferably) that of the first circuit block.例文帳に追加

第１の回路ブロックの動作周波数に対して、同一の半導体集積回路内に集積される第２の回路ブロックの動作周波数を、Ｎ倍もしくは１／Ｎ倍（好ましくは２^ｎ倍）にそろえる。 - 特許庁

A channel formation region 12 in stripe structure of which a planar shape is band-like, an n^+-source region 13, an n^+-drain region 20, and a gate electrode, are formed on a top layer of n well layers on a semiconductor substrate.例文帳に追加

半導体基板でのＮウェル層の表層部に、平面形状が帯状をなすストライプ構造のチャネル形成領域１２、Ｎ^＋ソース領域１３、Ｎ^＋ドレイン領域２０、ゲート電極が形成されている。 - 特許庁

In a reference voltage generating circuit 3, reference voltage generating reference memory cells (1-1 to 1-n) which are constituted of ferroelectric capacitors (2-1 to 2-n) and transistors (1-1 to 1-n) are connected to the same reference bit line 8.例文帳に追加

この基準電圧発生回路３は、強誘電体キャパシタ(２-１〜２-ｎ)とトランジスタ(１-１〜１-ｎ)からなる基準電圧発生用リファレンスメモリセル(１-１〜１-ｎ)が、同一の基準ビット線８に接続されている。 - 特許庁

An adder 125-1 comprises n addition sections 140_0 to 140_n-1 for carrying out the addition of respective bits of n bits, and the n addition sections 140_0 to 140_n-1 are aligned with the pitch of the column in the memory region 126-1.例文帳に追加

加算器１２５_-1はｎビットのそれぞれのビットの加算を行うためのｎ個の加算部１４０_0〜１４０_n-1からなり、これらｎ個の加算部１４０_0〜１４０_n-1はメモリ領域１２６_-1のカラムのピッチに揃えて配されている。 - 特許庁

An n^+-layer 15 is formed partially on the upper surface of the n-type embedded layer 11 while enclosing the p-type well layer 14 in the n^--layer 12 on the part enclosed by the p-type separation layer 13.例文帳に追加

ｎ^+層１５は、ｐ型分離層１３によって取り囲まれた部分のｎ^-層１２内において、ｐ型ウェル層１４を取り囲んで、ｎ型埋め込み層１１の上面上に部分的に形成されている。 - 特許庁

In the case that the control variable (n) is larger than N, the computation of the current vectors at all the N-number of locations of measurement on the object to be measured is completed, and this processing is completed since a current vector distribution is obtained.例文帳に追加

制御変数ｎがＮよりも大きいならば、被測定物上のＮ個の全部の測定位置における電流ベクトルの算出を終えて、電流ベクトル分布が得られたとして、本処理を終了する。 - 特許庁

To accurately detect the abandonment of a burst cell in communication equipment for processing cells with added sequence numbers denoted by N (N is natural number) as modulo and frame leading display by every M (M is natural number times as large as N).例文帳に追加

Ｎ（Ｎは自然数）を法とするシーケンス番号およびＭ（ＭはＮの自然数倍）毎にフレーム先頭表示を付加されたセルの処理を行う通信装置においてバーストセル廃棄を正確に検出する。 - 特許庁

In this cathode film 24, a portion contacting the n^-SiC substrate 29 is formed as a high-density n^+ buffer area 25, a p-base area 27 is formed next to this buffer area and an n+ source area 26 is formed to this base area.例文帳に追加

このカソード膜２４において、ｎ^-ＳｉＣ基板２９と接触する部分が高濃度のｎ^+バッファ領域２５となり、その隣にｐベース領域２７を形成し、さらにその隣にｎ^+ソース領域２６を形成する。 - 特許庁

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁

When the difference of both is within the allowable range, a counted value stored in the register A or B is defined as the N interval value (step SA9) and N interval reception is started by using the N interval value (step SA10).例文帳に追加

両者の差が許容範囲内であれば、レジスタＡ又はＢに格納されているカウント値をＮインターバル値とし（ステップＳＡ９）、このＮインターバル値を用いてＮインターバル受信を開始する（ステップＳＡ１０）。 - 特許庁

In the chemical formula 1, m is 0 or 1; n is one of 1-3; c is 0 or 1; X represents null; O, CH_2, N=N, C=C, C≡C, COO or OCO, R_1 and R_2 each represent H or an alkyl group, alkyloxy group or halogen.例文帳に追加

式中、ｍ＝０または１、ｎ＝１〜３、ｃ＝０または１、Ｘ＝なし，Ｏ，ＣＨ_２，Ｎ＝Ｎ，Ｃ＝Ｃ，Ｃ≡Ｃ，ＣＯＯ，またはＯＣＯ、Ｒ_１，Ｒ_２は、それぞれＨないしはアルキル基，アルキルオキシ基，またはハロゲンを示す。 - 特許庁

The barrier film is made from silicon nitride (SiN_x) having a ratio [N/(Si+N)] indicating an atomic ratio relation between nitrogen N and silicon Si in the range of 0.60 to 0.65, by using a surface wave plasma chemical vapor deposition (CVD) device.例文帳に追加

表面波プラズマＣＶＤ装置を用いて、窒素Ｎと珪素Ｓｉの原子比率を表す比率Ｎ／（Ｓｉ＋Ｎ）が０．６０から０．６５の間である窒化珪素（ＳｉＮ_ｘ）からなるバリヤ膜を形成する。 - 特許庁

The controller 3 controls the display controllers 1-1 to 1-n so that the n video blocks in the video block array are displayed on the respective display devices 2-1 to 2-n.例文帳に追加

制御装置３は、装置ＩＤ列に基づいて、映像ブロック列の中のｎ個の映像ブロックのそれぞれが表示装置２−１〜２−ｎのそれぞれに表示されるように表示制御装置１−１〜１−ｎを制御する。 - 特許庁

In a high-speed priority mode which uses all nozzles of nozzle trains C, N and a high-image-quality priority mode which uses a part of nozzles of nozzle trains C, N, the adjustment value for the deviation of recording position between nozzle trains C, N is made different.例文帳に追加

ノズル列Ｃ，Ｎの全ノズルを使用する高速優先モードと、ノズル列Ｃ，Ｎの一部のノズルを使用する高画質優先モードと、において、ノズル列Ｃ，Ｎ間の記録位置のずれの調整値を異ならせる。 - 特許庁

To prevent faults of a plurality of repeaters 1 to n in advance by preventing the fault of each of electronic components such as semiconductor components because of temperature rise of the repeaters 1 to n when distributing repeating operation to the repeaters 1 to n.例文帳に追加

複数のレピータ１〜ｎに中継動作を分散させる場合に、レピータ１〜ｎの温度上昇による半導体部品などの電子部品の故障を防止し、レピータ１〜ｎの故障を未然に防止する。 - 特許庁

A coefficient completing means 201 provided in an image quality enhancing apparatus 200 applies complementary operation to an orthogonal transformation coefficient c (m, n) using a predetermined function f_m, n to generate a new orthogonal transformation coefficient c'(m, n).例文帳に追加

画質改善装置２００に備えた係数補完手段２０１は、所定の関数ｆ_ｍ，ｎを用いて直交変換係数ｃ（ｍ，ｎ）に対し補完演算を施し、新たな直交変換係数ｃ’（ｍ，ｎ）を生成する。 - 特許庁

N PON cards #1-#N for current use are usually connected to each of the PONs and disconnected from the network by optical switch modules 12-1 to 12-N in response to a failure or a command from an operating system as a trigger.例文帳に追加

Ｎ個の現用のＰＯＮカード＃１〜＃Ｎは、通常、それぞれのＰＯＮネットワークに接続されるが、故障またはオペレーティングシステムからのコマンドをトリガとして光スイッチモジュール１２−１〜１２−Ｎによって切り離される。 - 特許庁

On a P-type single crystal silicon substrate 50, an N-type epitaxial silicon layer 51A and an N-type epitaxial silicon layer 51B are laminated, and P-type well area 52C is formed in the N-type epitaxial silicon layer 51B.例文帳に追加

Ｐ型の単結晶シリコン基板上５０に、Ｎ型エピタキシャル・シリコン層５１ＡとＮ型エピタキシャル・シリコン層５１Ｂとを積層し、Ｎ型エピタキシャル・シリコン層５１Ｂの中にＰ型ウエル領域５２Ｃを設ける。 - 特許庁

As the protrusions 17-1 to 17-n are extended in parallel to the widthwise directions of gate regions 9 consisting of the transistors 1-1 to 1-n, the coupled areas of the protrusions 17-1 to 17-n with the source regions S are increased.例文帳に追加

突出部１７−１〜１７−ｎはＰ型ＭＯＳトランジスタ１−１〜１−ｎを構成するゲート領域Ｇの幅方向に平行に延長される為、ソース領域Ｓとの結合面積は大きくなる。 - 特許庁

Moreover, an n-type extension region 9 is formed with common use of an n-channel intermediate voltage resistance MIS of an intermediate voltage resistance MIS region and an extension region of an n-channel high voltage resistance MIS in a high voltage resistance MIS region.例文帳に追加

また、中耐圧ＭＩＳ領域のＮチャネル型の中耐圧ＭＩＳと高耐圧ＭＩＳ領域のＮチャネル型の高耐圧ＭＩＳのエクステンション領域を共有化し、Ｎ型エクステンション領域９とする。 - 特許庁

n, n+1, n+2 are calculated based on a kind of file editing in which editing is finished (erasion, file change, file coupling, or the like: S80, S85, S87, S89), scan reproduction is started from a file of a file number of a calculated value (S81, S86, S88, S90).例文帳に追加

編集終了したファイルの編集の種類（削除、ファイル変更及びファイル結合等：Ｓ８０，Ｓ８５，Ｓ８７，Ｓ８９）に基づきｎ，ｎ＋１．ｎ＋２を計算し、計算値のファイル番号のファイルからスキャン再生を開始する（Ｓ８１，Ｓ８６，Ｓ８８，Ｓ９０）。 - 特許庁

The n and p type pillar regions 2 and 3 in a terminating region 30 have such shapes that the n and p type pillar regions 2 and 3 are alternately laminated to be parallel to the n+ type semiconductor substrate 1.例文帳に追加

終端領域３０のｎ型ピラー領域２及びｐ型ピラー領域３の形状は、ｎ＋型半導体基板１に平行にｎ型ピラー領域２及びｐ型ピラー領域３が交互に積層された形状である。 - 特許庁

The shortest distance Lnch from a pn junction interface between the n^- region 1 and the p^+ region 2 to the joint between the wiring layer 11 and the n^- region 1 is shorter than the diffusion length Lp of a hole in the n^- region 1.例文帳に追加

ｎ^-領域１とｐ^+領域２とのｐｎ接合界面と配線層１１およびｎ^-領域１の接合部との最短距離Ｌｎｃｈが、ｎ^-領域１における正孔の拡散長Ｌｐよりも短い。 - 特許庁

The n-side electrode 6 is an n-side electrode 6 of a nitride semiconductor laser element 1, and includes an Al layer 6b which is in ohmic-contact with a substrate 2 formed of n-type GaN, and has a thickness of 30 nm or more.例文帳に追加

このｎ側電極６は、窒化物半導体レーザ素子１のｎ側電極６であって、ｎ型ＧａＮからなる基板２にオーミック接触するとともに、３０ｎｍ以上の厚みを有するＡｌ層６ｂを備える。 - 特許庁

A sound source separating section 11 separates and extracts as the first to n-th unit acoustic signals from the first to n-th sound sources which are located in the first to n-th directions from detection signals of plural microphones.例文帳に追加

音源分離部１１は、複数のマイクロホンの検出信号から第１〜第ｎの方向に位置する第１〜第ｎの音源からの音響信号を第１〜第ｎの単位音響信号として分離抽出する。 - 特許庁

Charging process is conducted after m electrodes (m: an integer of n≥m≥2) are selected from n electrodes (n: an integer equal to or larger than 2) and discharging process is then conducted for the predetermined period in parallel to the capacitances connected to m electrodes.例文帳に追加

ｎ個（ｎは2以上の整数）の電極からｍ個（ｍはｎ≧ｍ≧２である整数）の電極を選択し、ｍ個の電極につながる容量に対して平行に、所定の期間放電を行った後、充電を行う。 - 特許庁

In response to it, the parallel testing devices 2-1 to 2-N execute the parallel testing programs P-1 to P-N and perform testing processing to a DUT 4 by measuring devices 3-1 to 3-N.例文帳に追加

これに応答して、並列試験装置２−１〜２−Ｎはそれぞれ、並列試験プログラムＰ−１〜Ｐ−Ｎを実行して、計測用装置３−１〜３−Ｎを用いてＤＵＴ４に対する試験処理を行う。 - 特許庁

Accordingly, virtual cutting and normal cutting become possible with n+1 pieces of eternal terminals, for n pieces of polyfuses installed for controlling n pieces of transistors (switching circuits), and this circuit is smaller in the number of external terminals than the conventional one.例文帳に追加

従って、ｎ個のトランジスタ（スイッチ回路）を制御するために備えたｎ個のポリヒューズに対して、ｎ＋１個の外部端子で仮想切断と通常切断が可能となり、従来に比べて外部端子数が少なくない。 - 特許庁

A formatting device 4 assigns the PCM data to N channels and the one-bit stream data to M channels (N, M are each any one of 2 channels to 6 channels) with nubers N, M of radio stream channels in accordance with the sampling frequencies fs and the quantization bit numbers.例文帳に追加

フォーマット化器４はサンプリング周波数ｆｓ及び量子化ビット数に応じたオーディオストリームチャネル数Ｎ、Ｍで、ＰＣＭデータをＮチャネルに、１ビットストリームデータをＭチャネル（Ｎ、Ｍは２〜６チャネルの何れか）に割り当てる。 - 特許庁

In the semiconductor device 1 of a data output side, internal data of (m) bits is divided into (n) pieces, a data selecting circuit 2 selects data m/n pieces by m/n pieces, and outputs them to an external data bus 10.例文帳に追加

データ出力側の半導体装置１では、ｍビットの内部データをｎ分割し、データ選択回路２がｍ／ｎ個ずつデータを選択してデータ出力部３よりＬ（＝ｍ／ｎ）ビット幅の外部データバス１０に出力する。 - 特許庁

An n-type substrate 1, n-type buffer layer 2, GRIN-SCH-MQW active layer 3, p-type spacer layer 4, p-type clad layer 6, p-type contact layer 7, and p-side electrode 10 are successively laminated upon an n-side electrode 11 in this order.例文帳に追加

ｎ側電極１１の上にｎ−基板１、ｎ−バッファ層２、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３、ｐ−スペーサ層４、ｐ−クラッド層６、ｐ−コンタクト層７、ｐ側電極１０の順に積層する。 - 特許庁

Then, the positions of measurement points An(n=1, 2, and so on) are acquired based on the postures in detection, and the traveling boundary is estimated based on the relationship of straight lines Bn(n=1, 2 and so on) passing the respective measurement points An(n=1, 2 and so on).例文帳に追加

そして、検出時の姿勢によって各計測点Ａｎ（ｎ＝１，２，・・・）の位置を取得し、その各計測点Ａｎ（ｎ＝１，２，・・・）を通過する直線Ｂｎ（ｎ＝１，２，・・・）の関係性に基づき走行境界を推定する。 - 特許庁