「parallel-processing」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

In this database management method of instructing a node to execute an query about the database 8 stored in a storage 3A, a node 4A receives input of the query, divides the input query into processing phase as a unit executable in parallel, and distributes the processing phase of the query to each node based on the feature of the processing phase and the operation status of each node at an execution time of the processing phase.例文帳に追加

ストレージ３Ａに格納されるデータベース８に対する問い合わせの実行をノードに指示するデータベース管理方法であって、ノード４Ａが、問い合わせの入力を受け付け、入力された問い合わせを、並列に実行することができる単位である処理フェーズに分け、処理フェーズの特徴、および、処理フェーズを実行する時間における各ノードの稼動状況に基づき、問い合わせの処理フェーズを各ノードに分配することを特徴とする。 - 特許庁

This personal computer(PC) cluster configured by connecting a plurality of slave PC 21, 22, to 2n in parallel is integrated with software for distribution control which divides calculation processing in a batch applied by application software into a plurality of unit processing by the number of division in accordance with the complicatedness, and distributes each unit processing to the number of slave PC corresponding to the number of division.例文帳に追加

複数台のスレーブＰＣ２１、２２、……２ｎが並列に接続されてなるＰＣクラスタについて、アプリケーションソフトウエアで与えられる一まとまりの計算処理をその複雑さに応じた分割数で複数の単位処理に分割し、この各単位処理を分割数に対応する台数のスレーブＰＣに分配する分配制御用のソフトウエアを組み込むようにしている。 - 特許庁

When a controller 3 of a semiconductor storage device 1 receives a grade designation signal to designate a grade from a setting device 11, the controller executes logical block allocation processing so that flash memory chips CP whose numbers correspond to a grade designated by the received grade designation signal can execute data writing processing and data readout processing in parallel.例文帳に追加

この半導体記憶装置１のコントローラ３は、設定装置１１からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。 - 特許庁

To shorten a radio LAN base station switching period of time by allowing a radio LAN terminal to actively start a handover processing when a reception signal level becomes low and to execute handover to another radio LAN base station of a higher reception signal level, while performing a data transmission / reception processing and the scanning processing of the reception signal levels of peripheral radio LAN base stations in parallel in a time division manner.例文帳に追加

無線ＬＡＮ端末が、受信信号レベルが弱くなった時点でハンドオーバー処理を能動的に開始し、データ送受信処理と周辺の無線ＬＡＮ基地局の受信信号レベルのスキャン処理を時分割で並行して行いながら、より受信信号レベルが強い他の無線ＬＡＮ基地局へのハンドオーバーを実行することによって無線ＬＡＮ基地局切替え時間を短縮する。 - 特許庁

On receipt of a grade designation signal for designating a grade from a set unit 11, a controller 3 of a semiconductor memory unit 1 executes logic block assignment processing so that the data write processing and the data read processing can be executed in parallel to a flash memory chip CP of which the number corresponds to a grade designated by the received grade designation signal.例文帳に追加

この半導体記憶装置１のコントローラ３は、設定装置１１からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。 - 特許庁

Between source images to be the object of comparative image read, subtraction processing is applied by an elapse subtraction processing means 15, more than two subtractions provided by subtraction processing are aligned concerning anatomical feature parts by an aligning means 13, and these aligned subtraction images are displayed in parallel on an image display screen 11 by a display format setting means 12.例文帳に追加

経時サブトラクション処理手段１５により、比較読影の対象となる原画像間でサブトラクション処理を施し、位置合わせ手段１３により、サブトラクション処理により得られた２以上のサブトラクションを解剖学的特徴部分について位置合わせし、表示フォーマット設定手段１２により、これら２以上の位置合わせされたサブトラクション画像を画像表示面１１に並べて表示させる。 - 特許庁

Then, the processing to detect a face from the images of the same frame or the images of the neighboring frames among continuous frames is executed in parallel by the face detection circuit 14 and the programmable signal processing circuit 15, and a CPU 21 outputs the final face detection result based on the detection result of the face obtained respectively by the face detection circuit 14 and the programmable signal processing circuit 15.例文帳に追加

そして、顔検出回路１４およびプログラマブル信号処理回路１５では、同じフレームの画像または連続したうちの近傍のフレームの画像からの顔検出処理が並列に実行され、このときＣＰＵ２１によって、顔検出回路１４およびプログラマブル信号処理回路１５のそれぞれによる顔の検出結果を基に最終的な顔の検出結果が出力される。 - 特許庁

A memory control block 104 performs in parallel processing for writing in a system shared memory 105 image data of a current frame imaged by an imaging device 101, a processing for reading image data of a preceding frame stored in the system shared memory 105, and processing for writing in the system shared memory 105 composite image data generated by an image compositing block 103.例文帳に追加

メモリ制御ブロック１０４により、撮像素子１０１で撮像された現フレームの画像データをシステム共用メモリ１０５に書き込む処理と、システム共用メモリ１０５に格納された前フレームの画像データを読み出す処理と、画像合成ブロック１０３で生成された合成画像データをシステム共用メモリ１０５に書き込む処理とをそれぞれ並行して行う。 - 特許庁

To provide an in-line sputtering apparatus which employs a method of overcoming the following problem: when a processing substrate and a target is made to counter in parallel and the processing substrate is processed while being arranged tilted from the horizontal or vertical direction so as to be above the target, warpage occurs due to the weight of the processing substrate, which causes the variation in the quality of deposited film.例文帳に追加

処理基板とターゲットとを、平行に対向させ、且つ、処理基板を、ターゲットに対して上側、水平もしくは鉛直方向から斜めに傾けた状態として処理する場合において、処理基板の自重により、ソリが発生し、これが原因で、成膜される膜品質にばらつきが発生するという問題を、解決できる方法を採り入れたインラインスパッタ装置を提供する。 - 特許庁

To shorten an image transfer processing time by selectively using two communication routes, i.e., a command communication path and an image communication path when an image is transferred, properly using each video data signal line in response to the number of jobs under processing among the four Video data signal lines being the image communication path, and enabling the parallel processing of the image transfer of the job.例文帳に追加

画像転送に、コマンド通信路と画像通信路の２つの通信経路を選択的に使うことを可能とし、また、画像通信路である４つのＶｉｄｅｏデータ信号線を処理中のジョブ数に応じて各Ｖｉｄｅｏデータ信号線を使い分け、ジョブの画像転送を並行処理可能とし、画像転送処理時間を短縮することを目的とする。 - 特許庁

The simulation processing part inputs the serial gradation voltage data generated by the socket model 110 to the data driver model 20 through the gradation voltage generating circuit model 60, inputs serial data from the data driver model 20 to the socket model 110 and converts it to parallel data, and inputs parallel data obtained by the conversion to the display panel model 90.例文帳に追加

シミュレーション処理部は、ソケットモデル１１０により生成されたシリアルの階調電圧データを階調電圧生成回路モデル６０を介してデータドライバモデル２０に入力し、データドライバモデル２０からのシリアルのデータをソケットモデル１１０に入力してパラレルのデータに変換し、変換により得られたパラレルのデータを、表示パネルモデル９０に入力する。 - 特許庁

The control information read from the storage circuit for the zones to which to processed signals belong is transferred in parallel to the first and second processing circuit via a parallel transfer bus 28.例文帳に追加

処理すべき信号周波数に対して前記第１及び第２の処理回路の特性を決定する制御情報を前記ゾーン別に格納する記憶回路（２６）を備え、処理すべき信号が属するゾーンに対応して前記記憶回路から読み出された前記制御情報は並列転送バス（２８）を介して第１及び第２の処理回路に並列転送される。 - 特許庁

In a router, there are arranged packet transferring units 4400 to 4407 for performing transferring processing of packets to make up a parallel configuration and there are provided packet sorting units 4420, 4422 for sorting packets into the individual packet transferring units 4400 to 4407 arranged in parallel and packet rearranging units 4421, 4423 for rearranging the outputs of the packet transferring units 4400 to 4407.例文帳に追加

ルータ内でパケットの転送処理を行うパケット転送ユニット４４００〜４４０７を並列化し、並列化した各パケット転送ユニット４４００〜４４０７へパケットを振り分けるパケット振り分けユニット４４２０、４４２２と、パケット転送ユニット４４００〜４４０７の出力を再配列するパケット再配列ユニット４４２１、４４２３を設ける。 - 特許庁

In one block, individual cells are mutually connected in parallel, and connection is made in series between the blocks on the upper and lower faces of the package by using an electrode for cell termination processing that is connected to positive and negative output terminals, a cell-collecting electrode for connecting each cell in parallel, and an inter-block connecting electrode for connecting the cell collecting electrodes.例文帳に追加

１つのブロック内では個々のセルは互いに並列に接続され、正負の出力用端子に接続されるセル終端処理用電極、各セルを並列接続するためのセル集合用電極、ブロック間のセル集合用電極を接続するブロック間接続用電極を用いて、パッケージの上下面でブロック間を直列接続する。 - 特許庁

A processor system comprises a plurality of arithmetic units 27 capable of parallel arithmetic processing, memories for storing data used in the arithmetic processing by the plurality of arithmetic units 27, a DMA control circuit 3 for starting the plurality of DMACs 31, and interface parts 4 to 6 for various peripheral circuits.例文帳に追加

プロセッサシステムは、それぞれが並列して演算処理を行うことが可能な複数の演算ユニット２７と、複数の演算ユニット２７が演算処理に使用するデータを格納するメモリと、図１では不図示の複数のDMAC３１の起動制御を行うDMA制御回路３と、各種周辺回路のインターフェース部４，５，６とを備えている。 - 特許庁

An image reading apparatus for reading an original while dividing the original into a plurality of blocks in a main scanning includes an image processing circuit for independently carrying out image processing in parallel as to each of the divided blocks and controls whether or not each divided block is to be operated according to a main scanning width of the original.例文帳に追加

原稿を主走査の複数ブロックに分割して読み取る画像読み取り装置において、前記分割された各ブロックごとに独立かつ並列に画像処理を行う画像処理回路を有し、前記分割された各ブロックを動作させるか否かを前記原稿の主走査幅によって制御する。 - 特許庁

This image generating device is constituted including two vector processing processors(VPU) 20 and 21 which generate plotting element lists by performing the geometry processes for representing images in parallel, a plotting processing processor(GS) 31 which performs a plotting process according to the plotting element lists, and an arbitrator(GIF) 30.例文帳に追加

それぞれ画像を表現するためのジオメトリ処理を並列的に行うことで描画要素リストを生成する二つのベクトル処理プロセッサ（ＶＰＵ）２０，２１と、描画要素リストに基づいて描画処理を行う描画処理プロセッサ（ＧＳ）３１と、調停器（ＧＩＦ）３０とを含んで画像生成装置を構成する。 - 特許庁

The controller 5 executes standby processing for keeping the address buffer 3 in a standby state till skew time passes after the transition of the external address signal is detected and also executes decoding processing while the memory cell selection signal changes from an invalid state to a valid state from the output of the internal address signal, in parallel.例文帳に追加

そして、コントローラ５は、外部アドレス信号の遷移を検知してからスキュー時間が経過するまで、アドレスバッファ３を待機状態にしておく待機処理、並びに内部アドレス信号の出力からメモリセル選択信号が無効状態から有効状態になるまでのデコード処理を並列に実行させる。 - 特許庁

This display device is configured to image an object close to a display screen by an optical sensor 12, and to divide the image into a plurality of arbitrary regions by an image input processing part 5, and to detect that the object has being brought into contact with the display screen for every divided region, and to perform image processing for calculating the position coordinates of the object in parallel.例文帳に追加

光センサ１２により表示画面に近接した物体を撮像し、画像入力処理部５により撮像画像を任意の複数の領域に分割し、その分割した領域毎に物体が表示画面に接触したことを検知し、その物体の位置座標を求める画像処理を並列に行う。 - 特許庁

Then the transmission path measurement section includes 32 sets of inverse spread processing units located in parallel corresponding to 1/4 of the number of chips included in a spread short code by taking into account the trade-off among the high speed processing, the circuit scale and the power consumption, and uses them four times in time division to carry out the measurement for 32×4 times=128 points.例文帳に追加

そして、高速化と回路規模及び消費電力というトレードオフを勘案し、拡散ショートコードに含まれるチップ数の４分の１に相当する３２個の逆拡散器を並列して配置し、これらを時分割で４回使用することにより、３２個×４回＝１２８ポイント分の測定を行なう。 - 特許庁

A seal position measuring device 1 is composed of rolls 11 and 12 whose central axes are disposed parallel to each other, CCD line sensors 13a and 14a, a photoelectric sensor 15a, a stepping motor 17 for driving the photoelectric sensor 15a in the y-direction, a data processing part 18 for performing the data processing and for controlling the stepping motor 17, and so forth.例文帳に追加

シール位置測定装置１は、互いの中心軸が平行に配されたロール１１、１２と、ＣＣＤラインセンサ１３ａ、１４ａ、光電センサ１５ａ、光電センサ１５ａをｙ方向に駆動するステッピングモータ１７、データ処理とステッピングモータ１７を駆動制御するデータ処理部１８などから構成されている。 - 特許庁

The pointing device has: an operational member that includes a magnet 103 and is swingable in parallel; sensors 101a to 101d for detecting the movement of the operational member in a given direction; a signal processor 104 for processing sensor outputs; and an output controller 108 for providing the output of the signal processing result from the signal processor 104.例文帳に追加

磁石１０３を備えた平行に揺動可能な操作部材と、操作部材の所定の方向への移動を検出するセンサ１０１ａ乃至１０１ｄと、センサのセンサ出力を信号処理する信号処理部１０４と、信号処理部１０４の信号処理の結果を出力する出力制御部１０８とを有している。 - 特許庁

The bias circuit 5 absorbs the second order harmonic frequency components without reflection to a high frequency transistor 2 to eliminate parallel resonance between a second order harmonic processing circuit 3 and the bias circuit 5, so that the active current can prevent an operational interference with the second order harmonic processing circuit 3 and keep operational efficiency intact.例文帳に追加

バイアス回路５において、２倍波周波数成分を高周波トランジスタ２側に反射させずに吸収することによって、２倍波処理回路３とバイアス回路５とで並列共振を起こすことがなく、その結果、２倍波処理回路３の動作の阻害を防ぎ、動作効率の劣化を防ぐ能動回路を得ることができる。 - 特許庁

In multi-output processing for selecting a plurality of output filters to an input filter, a pipe being a master pipe is made to generate a slave pipe, the pipe and the slave pipe are associated with the plurality of output filters to be combined, thereby simultaneously executing output processing in the plurality of output filters in parallel.例文帳に追加

また入力フィルタに対して複数の出力フィルタが選択される多出力処理において、親パイプであるパイプに子パイプを生成させ、このパイプと子パイプを複数の出力フィルタに対応させて結合させることにより複数の出力フィルタにおける出力処理を平行して同時に実行させる。 - 特許庁

A main control unit 140 provided with 8-bit data processing capacity is connected to a special pattern control unit 160 provided with 32-bit data processing capacity via a port circuit 174, a harness 171, and a port circuit 164, and one-way parallel data communication is carried out from the main control unit 140 to the special pattern control unit 160.例文帳に追加

８ビットのデータ処理容量を備えた主制御部１４０は、ポート回路１７４、ハーネス１７１、ポート回路１６４を介して、３２ビットのデータ処理容量を備えた特別図柄制御部１６０と接続され、主制御部１４０から特別図柄制御部１６０への片方向でのパラレルなデータ通信が行われる。 - 特許庁

Then, a procedure (409) is executed, which receives a parallel code generating plan (412) input by a user, divides the processing of the code, and finds a parallelization method which makes an execution cycle shortest while forecasting an execution cycle from the operation amount, the contents of the processing, the cache usage of the reused data, and the main memory access data volume.例文帳に追加

そして、ユーザが入力した並列コードの生成方針（４１２）を受けて、前記コードの処理を分割すると共に、その演算量と処理内容、再利用データのキャッシュ利用、主記憶アクセスデータ量から実行サイクルを予測しながら、実行サイクルが最短となる並列化方法を求める手順（４０９）を実行する。 - 特許庁

Upon generating expanded image data through each processing at a plurality of devices 81-83 from compressed image data of a predetermined format, processings in the devices 81-83 are serially executed in a predetermined order and executed in parallel while another device is executing the processing in each device.例文帳に追加

所定形式の圧縮画像データから複数の装置８１〜８３における各処理を経て展開画像データを生成するにあたり、複数の装置８１〜８３における各処理を所定の順序で直列的に実行させると共に各装置につき他の装置が処理を実行している間も並列的に処理を実行させる。 - 特許庁

A data communication system comprises a means for a session management server to perform in parallel a processing request to respective functions (such as judging whether service can be provided or not, or generating a session key) required for establishing a session and transfer processing of a communication message transmitted from a communication apparatus that attempts to establish the session or from another session management server.例文帳に追加

セッション管理サーバが，セッション確立に必要となる各機能（サービスの提供可否の判断や，セッション鍵の生成など）への処理要求と，セッションを確立しようとする通信装置または他のセッション管理サーバにより送信された通信メッセージの転送処理と，を並行して行う手段を設ける。 - 特許庁

Signal conversion of an input signal is attained by processing a part of the signal via a plurality of parallel paths collectively approximating a desired infinite impulse response (IIR) filter and the signal conversion depends on either it is realized by singularity or another signal processing functions.例文帳に追加

入力信号の信号変換は、一体となって所望の無限インパルス応答（ＩＩＲ）フィルタを近似している複数の並列のパスを介して該信号の一部分を処理することによって、達成することができ、この信号変換は、単独によるか、あるいは別の信号処理機能によって実現させるかのいずれかによっている。 - 特許庁

Quantization parameters of the first macroblock of a lower ROW are temporarily stored and when encoding processing on an upper ROW is completed up to the final macroblock, differences are calculated again and generated as encoded data to simultaneously perform parallel processing in which a plurality of ROWs are encoded.例文帳に追加

下位ＲＯＷ最初のマクロブロックの量子化パラメータを一時的に保存しておき、上位ＲＯＷの符号化処理が最終マクロブロックまで終了した時点で、あらためて差分を取り、符号化データとして生成させるようにすることにより、複数のＲＯＷが同時に符号化する並列化処理を実行できるようにする。 - 特許庁

An operating clock signal CLK80 of four-fold frequency of the main clock signal is generated from a clock generating circuit 47 and the input data of respective colors are converted to a serial data by an input circuit 44, subjected to prescribed image processing in a serial image processing circuit 45 and returned to parallel data by an output circuit 46.例文帳に追加

クロック発生回路４７からは、メインクロック信号の４倍の周波数で動作クロック信号ＣＬＫ８０が発生され、各色の入力データは、入力回路４４で直列に変換され、シリアル画像処理回路４５で順次所定の画像処理が施され、出力回路４６で並列に戻される。 - 特許庁

The boat 100 for a vertical furnace being used in the processing chamber of a vertical furnace performing a specified processing of a substrate comprises supporting plates 24 for mounting/supporting a substrate respectively, and columns 22 for supporting the supporting plate wherein a plurality of supporting plates are arranged in parallel and the columns are arranged perpendicularly to the plurality of supporting plates.例文帳に追加

基板に所定の処理を施す縦型炉の処理室において用いられる縦型炉用ボート１００であって、基板を載置して支持する支持板２４と、支持板を支持する支柱２２とを備え、支持板は、複数枚平行に配置され、支柱は、前記複数の支持板に対して垂直になるように配置する。 - 特許庁

Each instruction of the pipeline processing is executed in a computing step that comprises parallel processing of an instruction fetch IF for reading instructions from a programmable memory, an instruction decode ID for the instructions read, and a memory access MA, and the execution EXE of a logic operation that does not use data read by the memory access, if the data are not necessary.例文帳に追加

パイプライン処理の各命令の実行は、 プログラムメモリから命令を読み出すインストラクションフェッチＩＦと、 読み出した命令のインストラクションデコードＩＤとメモリアクセスＭＡの並行処理と、 メモリアクセスで読み出したデータが不要であればそれを仕様しない論理演算の実行ＥＸＥとからなる演算ステップとする。 - 特許庁

To provide high parallel processability, by determining the propriety of managing operation to a managing object(MO) by an original exclusive control system by means of a CMIP processing sub-thread, which receives a request from a main thread, in order to simultaneously process plural CMIP requests in an OSI agent for processing the plural CMIP requests.例文帳に追加

複数のＣＭＩＰ要求を処理するＯＳＩエージェントにおいて、複数のＣＭＩＰ要求を同時に処理するために、主スレッドから依頼を受けたＣＭＩＰ処理サブスレッドが、独自の排他制御方式によりＭＯへの管理操作の是非を決定することにより、高い並列処理性を実現する。 - 特許庁

The application/development processing system 10 includes an outward process line A and a return process line B in parallel to each other and extending oppositely to each other in a horizontal system longitudinal direction, and a turned-back type intermediate process line C arranged between them, wherein multiple processing units are arranged in the order of A, C and B according to the process flow.例文帳に追加

この塗布現像処理システム１０は、水平なシステム長手方向で互いに平行かつ逆向きに延びる往路プロセスラインＡおよび復路プロセスラインＢならびにそれらの間に配置される折り返し型の中間プロセスラインＣを有し、プロセスフローの順にしたがってＡ→Ｃ→Ｂの順に多数の処理ユニットを配置している。 - 特許庁

In the whole process for preparing a TEM/STEM specimen, a processing work of a fine sample by utilizing FIB and a work for sampling the minute specimen and transferring it to a specimen holder are performed by different devices, and the processing work of the minute specimen and the sampling work of the minute specimen are performed in parallel.例文帳に追加

本発明は、ＴＥＭ／ＳＴＥＭ試料作製の全体工程を、ＦＩＢを利用した微小試料の加工作業と、微小試料の採取及び試料ホルダへの移設作業と、を別の装置で行い、微小試料の加工作業と、微小試料の採取作業と、を並行して行うことに関する。 - 特許庁

Hardware resource data, a program capacity and the number of cycles which are required by a program to be generated are calculated based on library information relating a processing block, and when the program to be generated exceeds the performance of one program, processing is divided into a plurality of processors in parallel or in series so that a source program can be generated.例文帳に追加

処理ブロックに関するライブラリ情報を基にして、生成されるプログラムが必要とするハードウエア資源データ、プログラム容量、及びサイクル数を算出し、生成されるプログラムが一つのプロセッサの性能を超えるものである場合、並列又は直列に接続される複数のプロセッサに分けてソースプログラムを生成する。 - 特許庁

In the non-covalent parallel database server system, a matching processing of local disk devices of the respective servers is possible by providing an I/O block driver 14 to perform matching processing in the database server 11 and providing an I/O block driver linking program 13 link the I/O block driver 14 with other servers.例文帳に追加

本発明は、非共有型パラレルデータベースサーバシステムにおいて、一致化処理を行なうためのＩ／Ｏブロックドライバ１４をデータベースサーバ１１内に設け、かつＩ／Ｏブロックドライバ１４及び他のサーバとの連携を行なうＩ／Ｏブロックドライバ連携プログラム１３を設けることにより、各サーバのローカルディスク装置１５の一致化処理を可能にする。 - 特許庁

To provide an image processor capable of acquiring an image having a matched optical axis, that is, rotation and parallel translation components are corrected with image processing based on an change amount of an angle of field of the camera obtained by an angular velocity sensor etc., without a mechanism for controlling an optical axis of a camera; and to provide an image processing method.例文帳に追加

カメラの光軸を制御する機構を持つことなく，角速度センサなどで得られるカメラの画角の変化量を元に，画像処理によって光軸が一致した，即ち回転および平行移動成分が補正された画像を得ることができる画像処理装置および画像処理方法を提供する． - 特許庁

The software abnormality detection system 30 is provided with a processor engine group 31 in which a plurality of processor engines for software processing are mutually connected in parallel, and an interface 32 for inputting added individual abnormality detection data (bn) generated by processing input data (a) to the processor engine group 31 by the processor engine group 31 and then storing the inputted data (bn).例文帳に追加

ソフトウェアの異常検出システム３０は、ソフトウェア処理する複数のプロセッサエンジンを並列接続したプロセッサエンジン群３１と、このプロセッサエンジン群３１への入力データａが、プロセッサエンジン群３１にて処理して生成された加算個別異常検出データｂｎを入力してデータ保存するインターフェース３２とを具備する。 - 特許庁

In decision processing, the comparison test between the output signal SRm of a transfer paper detector Rm (1≤m≤n) 11 and 12 in prescribed timing and the output signal PRm of a parallel I/F 10 is performed, and a flag FRm indicating whether or not the PRm and the SRm of the last decision processing were coincident is checked.例文帳に追加

判定処理時に、所定のタイミングにおける転写紙検知器Ｒ_m （１≦ｍ≦ｎ）１１および１２の出力信号ＳＲ_m とパラレルＩ／Ｆ１０の出力信号ＰＲ_m とを比較判定すると共に、直前の判定処理時にＰＲ_m とＳＲ_m とが一致していたか否かを示すフラグＦＲ_m をチェックする。 - 特許庁

In a MixColumn transformation circuit, the transformation results of MixColumn transformation or InvMixColumn transformation is obtained by disposing two operational circuits, each comprising four multipliers and an XOR circuit, in parallel and processing 32-bit data in two cycles, or by processing 32-bit data with a single operational circuit in four cycles.例文帳に追加

ＭｉｘＣｏｌｕｍｎ変換回路において、４つの乗算器とＸＯＲ回路から構成される演算回路を２個並列に設けて、３２ビットデータを２サイクルで処理するか、あるいは、単一の演算回路で３２ビットデータを４サイクルで処理することで、ＭｉｘＣｏｌｕｍｎ変換またはＩｎｖＭｉｘＣｏｌｕｍｎ変換の変換結果を得る。 - 特許庁

To eliminate the overhead for processings occurring in each case respective data are transmitted and received by a parallel computer for starting processing about data reception with the matter that all of data distributed to and arranged in a plurality of computers are received by a computer for perform data processing as a condition.例文帳に追加

複数の計算機に分散して配置されているデータがデータ処理を行う計算機に全て受信されたことを条件として該データの受信に係る処理を開始する計算機並列計算機において、それぞれデータの送受信が行われる都度発生する処理によるオーバーヘッドの解消を図る。 - 特許庁

When all pixels of one line are determined to have the other value, a second processor executes main labeling processing for replacing the temporary label number given to each pixel in a connection area composed of connected pixels having the one value to a main label number different for each connection area in parallel with the temporary labeling processing.例文帳に追加

第２のプロセッサは、１ライン全ての画素が他方の値であると判断されたとき、仮ラベル付処理と並行して、一方の値の画素が連結してなる連結領域の各画素に付与された仮ラベル番号を、連結領域毎に異なる本ラベル番号に置き換える本ラベル付処理を実行する。 - 特許庁

Buffer memories 3, 5 for a data signal from the STM1 signal to the VC3 signal are placed in parallel for configuring a sole stage, and the write control of the buffer memories 3, 5 is made, on the basis of a result of an AU(administrative unit) pointer processing, and read control is conducted according to the result of staff information processing in the VC3.例文帳に追加

ＳＴＭ１信号からＶＣ３信号に至るデ−タ信号用のバッファメモリ３，５を並列に配置して唯一１段とし、そのバッファメモリ３，５の書込み側制御をＡＵポインタ処理結果に基づいて行い、読出し側制御をＶＣ３内のスタッフ情報処理結果に基づいて行っている。 - 特許庁