「semiconductor interface」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

An inspection auxiliary device (BOST unit) used hitherto for inspection of an analog interface-related circuit or the like in an IC after packaging is integrated into this semiconductor wafer 20.例文帳に追加

従来、パッケージング後のＩＣにおける、アナログインタフェース関連の回路等の検査に用いられていた検査補助装置（ＢＯＳＴユニット）を半導体ウェハ２０内に組み込む。 - 特許庁

A controller 4 is provided on the substrate 2, is provided with a plurality of terminals 30, performs an interface processing with the outside and can control a nonvolatile semiconductor memory.例文帳に追加

コントローラ４は、基板２上に設けられ、複数の端子３０を有し、外部とのインタフェース処理を行うとともに不揮発性半導体メモリを制御することが可能である。 - 特許庁

To provide an SiC semiconductor device which greatly reduces a trap level on an SiC/SiO_2 interface, has high dielectric strength and low leakage current, and has stable threshold voltage.例文帳に追加

ＳｉＣ／ＳｉＯ_2界面のトラップ準位を大幅に低減し、高絶縁耐力、低リーク電流で、かつ閾値電圧が安定したＳｉＣ半導体装置の提供を目的とする。 - 特許庁

This semiconductor processing device comprises an interface control circuit 4 and a processing circuit 5, and it is installed to an external device, e.g., a card slot 11, to receive an operating power supply.例文帳に追加

半導体処理装置は、インタフェース制御回路（４）と処理回路（５）を有し外部装置例えばカードスロット（１１）に装着されて動作電源の供給を受ける。 - 特許庁

To provide a method for analyzing and evaluating a piezo electric field by performing nondestructing spectrometry of the piezo electric field of a semiconductor hetero-junction interface by a method different from PR spectrometry.例文帳に追加

ＰＲ分光法とは異なる手法により、半導体ヘテロ接合界面のピエゾ電場の非破壊分光測定を行い、ピエゾ電場を解析・評価する方法を提供する。 - 特許庁

Oxygen peak density at an interface portion between the nitride semiconductor substrate 10 and the electrode 20 is ≥29 atom%, and also carbon peak density is ≤11 atom%.例文帳に追加

窒化物半導体基板１０と電極２０との界面部分における酸素ピーク濃度が２９原子％以上で、且つ炭素ピーク濃度が１１原子％以下である。 - 特許庁

The second semiconductor part includes a second electrode 26 bonded to the first electrode 16 at the junction interface and extending in a second direction crossing the first direction.例文帳に追加

そして、第２半導体部には、接合界面で第１電極１６と接合されかつ第１の方向と交差する第２の方向に延在する第２電極２６を設ける。 - 特許庁

To provide a semiconductor device capable of avoiding deterioration in interface characteristics while sustaining the dielectric constant of a gate insulating film, and to provide its fabrication process.例文帳に追加

本発明は、ゲート絶縁膜の誘電率を維持しつつ、界面特性の劣化を回避することができる半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

To reduce a fixed charge in an oxidized film and an interface level between the oxidized film and silicon carbide in MOS structure formed by the thermal oxidation of a semiconductor material and silicon carbide.例文帳に追加

半導体材料・炭化珪素の熱酸化で形成されるMOS構造において酸化膜中固定電荷及び酸化膜・炭化珪素間界面準位の低減を図る。 - 特許庁

Additionally, the resist film 12 having lower exposure sensitivity near the interface to the semiconductor substrate than that of other sections, such as an image-reversible positive resist, is adopted as the resist film 12.例文帳に追加

また、レジスト膜１２として、半導体基板との界面近傍の露光感度が他の部分よりも低いもの（例えばイメージリバーサル可能なポジレジスト）を採用する。 - 特許庁

The semiconductor integrated circuit 50 includes a processor 1, memory 2, analog core 3, IP cores 4 to 6, external bus 7, main bus 8 and interface units 11 to 16.例文帳に追加

半導体集積回路５０にはプロセッサ１、メモリ２、アナログコア３、ＩＰコア４乃至６、外部バス７、主バス８、及びインターフェース部１１乃至１６が設けられる。 - 特許庁

To form an interface between oxide film/silicon carbide having a small flat band shift voltage when a metal-oxide film-semiconductor (MOS) structure is formed using a silicon carbide substrate.例文帳に追加

炭化珪素基板を用いて金属−酸化膜−半導体(MOS)構造を形成する際に、フラットバンドシフト電圧の小さい良好な酸化膜/炭化珪素界面を形成する。 - 特許庁

To provide a semiconductor device having a good hetero structure that a crystal defect or the roughness of an interface is improved and having stable characteristics, and to provide a method of manufacturing the same.例文帳に追加

結晶欠陥や界面の荒れが改善された良好なヘテロ構造を有し、安定した特性を有する半導体装置およびその製造方法を提供する。 - 特許庁

To provide a compound semiconductor light emitting diode and a light emitting diode array having a high emission efficiency by reducing crystal defect on the interface of an emission layer and a clad layer.例文帳に追加

発光層とクラッド層との界面の結晶欠陥を低減させ、発光効率の高い化合物半導体発光素子及び発光ダイオードアレイを提供する。 - 特許庁

A semiconductor device 1 can be excellent in the adhesiveness at the interface by making a contact angle between the organic polysilicon film 5 and water 50° or more.例文帳に追加

有機ポリシリコン膜５の水との接触角を５０度以上となるようにすることによって、界面での密着性に優れた半導体装置１とすることができる。 - 特許庁

To provide a technology by which received data can be exactly discriminated even when the power supply voltage of a semiconductor integrated circuit having a simultaneous two-way interface is lowered.例文帳に追加

同時双方向インタフェースを有する半導体集積回路の電源電圧が低電圧化されても正確に受信データを判別することができる技術を提供する。 - 特許庁

To provide semiconductor wiring where a barrier layer different from a TiO_2 layer is formed without increasing electric resistivity on an interface between an insulating film and Cu wiring.例文帳に追加

絶縁膜とＣｕ配線の界面に、ＴｉＯ_2層とは異なるバリア層をＣｕ配線の電気抵抗率を高めることなく形成した半導体配線を提供する。 - 特許庁

To enable reduction of electric film thickness while restraining reduction in the interface energy levels and carrier penetration, in a semiconductor device using a high dielectric film.例文帳に追加

高誘電体膜を用いる半導体装置において、界面準位の低減およびキャリアの突き抜けを抑制しつつ電気的膜厚を薄くできるようにすること。 - 特許庁

To provide a distributed feedback semiconductor laser of the gain coupling DFB laser structure which does not easily introduce damage to a re-growth interface when temperature rises in the PH_3 atmosphere.例文帳に追加

分布帰還型半導体レーザに関し、ＰＨ_3 雰囲気昇温時に再成長界面にダメージが導入されにくい利得結合ＤＦＢレーザの構造を提供する。 - 特許庁

This way, defects caused by oxygen vacancy (defects of generating excessive electron donors) in the oxide semiconductor film 14, in the insulation films 12 and 18, or in the interface therebetween can be controlled.例文帳に追加

酸化物半導体膜１４や絶縁膜１２，１８、あるいはこれらの界面における酸素空孔起因の欠陥（過剰電子ドナーを生成する欠陥）を制御できる。 - 特許庁

To provide a synchronous input circuit capable of conforming to plural signal standards and a semiconductor integrated circuit capable of conforming to plural I/O interface standards.例文帳に追加

複数の信号規格に対応できる同期式入力回路ならびに複数のＩ／Ｏインターフェース規格に対応できる半導体集積回路を提供することにある。 - 特許庁

To provide a manufacturing method of a semiconductor device which can suppress introduction of nitrogen atom to an interface layer and a high-permittivity insulating film lower layer portion, and a substrate processing apparatus.例文帳に追加

界面層および高誘電率絶縁膜下層部への窒素原子の導入を抑制することができる半導体装置の製造方法及び基板処理装置の提供。 - 特許庁

To provide a semiconductor device where electrode oxidation in a gate electrode interface is suppressed, effectual work function deterioration of a gate electrode is suppressed, and threshold voltage Vt is reduced.例文帳に追加

ゲート電極界面における電極酸化を抑制し、ゲート電極の実効的な仕事関数劣化を抑制し、閾値電圧Ｖｔを低減した半導体装置を提供する。 - 特許庁

To provide a method for forming a high-quality, ultra-thin-film interface oxide layer 418 suitable for use as a high-permittivity gate insulating film 424 when manufacturing a semiconductor.例文帳に追加

半導体の製造において高誘電率ゲート絶縁膜（４２４）として使用するのに適した高品質な超薄膜界面酸化物層（４１８）を形成する方法。 - 特許庁

A resist film 6 is kept as immersed in water 11 and the water 11 is made to intrude into the adhesion interface to strip the resist film 6 from a semiconductor wafer 5.例文帳に追加

レジスト膜６を水１１の中に浸漬させた状態にし、密着界面に対して水１１を進入させ、半導体ウェハ５からレジスト膜６を浮かび上がらせる。 - 特許庁

The semiconductor device is provided with an interface reinforcing film 115 which covers the side faces of a recess penetrating an SiCN film 105 and an SiOC film 107 formed on a silicon board 101.例文帳に追加

シリコン基板１０１上に設けられたＳｉＣＮ膜１０５およびＳｉＯＣ膜１０７を貫通する凹部の側面を覆う界面補強膜１１５を設ける。 - 特許庁

A side face of the terminal of the semiconductor device, a side face of the metallic projection 40, and the contact part 32 are brought into contact by sliding the slide part 22 on the interface printed wiring board.例文帳に追加

インターフェース基板上でスライド部２２をスライドさせることにより、半導体装置の端子の側面と金属突起４０の側面とコンタクト部３２を接触させる。 - 特許庁

Moreover, the non-reflection film thus-fabricated is physically strong, and hence is prevented from such problems as film separation, falling-off, and current leakage on an interface with the emission face of the semiconductor.例文帳に追加

また、物理的に強固な無反射膜の形成が可能であり、膜剥がれ、脱落、半導体の出射面との界面における電流リーク等の不具合が防止される。 - 特許庁

As a result, voids which would be generated by incomplete degassing of the semiconductor wafer are hardly generated at the bonding interface 15, increasing the reproducibility of a bonding to increase the yield of a device.例文帳に追加

その結果、ガスが抜けきらないことにより発生するボイドが接着界面１５に発生しにくくなり、接着の再現性が高まりデバイスの歩留まりが向上する。 - 特許庁

To provide a method for manufacturing semiconductor device for preventing remaining of a gap at an interface of thermal oxide films that are growing respectively from the upper and lower directions.例文帳に追加

上下方向からそれぞれ成長する熱酸化膜同士の界面において隙間の残存を防止できるようにした半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor manufacturing apparatus for automatically identifying an input/output(I/O) board, to which a main control part inside an apparatus controller is connected via an interface for communication.例文帳に追加

本発明は、装置コントローラ内の主制御部が通信用インタフェースを介して接続されたＩ／Ｏボードを自動識別する半導体製造装置の提供を目的とする。 - 特許庁

An organic semiconductor device comprises an organic semiconductor layer which constitutes an active layer of the organic semiconductor thin film transistor and has an electric field effect mobility; source-drain electrodes formed in the organic semiconductor layer; and an organic compound molecular layer for controlling the threshold voltage formed in the organic semiconductor layer at the source-drain electrodes in piles, and forming a charge transfer interface at an interval to the semiconductor layer.例文帳に追加

有機半導体薄膜トランジスタの活性層を構成し、電界効果移動度を有する有機半導体層と、有機半導体層に形成されたソース、ドレイン電極と、ソース・ドレイン電極間の該有機半導体層に重ねて形成され、有機半導体層との間において電荷移動界面を形成するしきい値電圧制御用有機化合物分子層を備えたことを特徴とする有機半導体装置によって解決される。 - 特許庁

This nonvolatile semiconductor memory card using a nonvolatile semiconductor memory comprises an external connecting terminal 35, a plurality of nonvolatile semiconductor memory chips 32 for storing data, one semiconductor memory chip 33 for storing directory information and a control circuit chip 34 for controlling the interface with the outside and each of the chips 32, 33.例文帳に追加

不揮発性半導体メモリを用いた不揮発性半導体メモリカードにおいて、外部接続端子３５と、データを記憶する複数個の不揮発性半導体メモリチップ３２と、ディレクトリ情報を記憶する１つの半導体メモリチップ３３と、外部とのインターフェイス及び各チップ３２，３３を制御するための制御回路チップ３４とを備えている。 - 特許庁

The semiconductor device is characterized in that the deuterium concentration in the neighborhood of the interface between with the gate electrode of the gate insulating film 3 is ≥1×10^17 cm^-3 and that the deuterium concentration in the neighborhood of the interface between with the silicon substrate of the gate insulating film is larger than the deuterium concentration in the neighborhood of the interface between with the gate electrode.例文帳に追加

ゲート絶縁膜３のゲート電極との界面近傍における重水素濃度が１×１０^１７ｃｍ^−３以上であり、かつゲート絶縁膜のシリコン基板との界面近傍における重水素濃度はゲート電極との界面近傍における重水素濃度よりも大きいことを特徴とする半導体装置。 - 特許庁

A test circuit C0 of the present invention provided on a semiconductor integrated circuit in which a standby mode and a non-standby mode are switched is a test circuit for an interface block I2 which performs interface between the semiconductor integrated circuit and the outside in a non-standby mode and, in a standby mode, generates a fixed voltage and outputs the fixed voltage to a corresponding signal line.例文帳に追加

本発明にかかるテスト回路Ｃ０は、スタンバイモードと非スタンバイモードとが切り替わる半導体集積回路上に設けられ、非スタンバイモード時には半導体集積回路と外部とのインターフェースを行い、スタンバイモード時には固定電圧を生成し対応する信号線に向けて出力するインターフェースブロックＩ２、のテスト回路である。 - 特許庁

To solve the problem that a termination structure provided with a JTE layer greatly deteriorates in breakdown voltage since a level and a defect present in an interface between a semiconductor layer and an insulating film or a fine amount of an external impurity in the insulating film or entering from outside up to the semiconductor interface through the insulating film becomes a generation source for a leakage current and a high current due to breakdown.例文帳に追加

ＪＴＥ層を設けた終端構造では、半導体層と絶縁膜との界面に存在する準位及び欠陥、又は、絶縁膜中若しくは外部から絶縁膜を通して半導体界面まで浸入してくる微量な外来不純物が漏れ電流の発生源及び降伏点となってしまい耐圧が大幅に劣化する。 - 特許庁

To highly reproducibly control the solid/liquid interface temperature gradient in the crystal growth direction throughout the entire growth process so as for the interface profile to be convex toward the melt side to thereby markedly improve the yields of a compound semiconductor single crystal in the growth of the compound semiconductor crystal by the LEC method.例文帳に追加

ＬＥＣ法での化合物半導体単結晶の成長において、固液界面の結晶成長方向の温度勾配を適正値に規定することにより、成長過程全般での固液界面形状を、再現性良く融液側に凸形状に制御し、これにより化合物半導体単結晶の収率を大幅に向上させる。 - 特許庁

The semiconductor device includes an interposer IP to which a substrate power supply terminal 91V is provided, an interface chip IF where a surface bump FB is provided on one surface, with a rear surface bump BB provided on the other surface, and a core chip CC connected to the interface chip IF.例文帳に追加

基板電源端子９１Ｖが設けられたインターポーザＩＰと、一方の表面に表面バンプＦＢが設けられ、他方の表面に裏面バンプＢＢが設けられたインターフェースチップＩＦと、インターフェースチップＩＦに接続されたコアチップＣＣとを備える。 - 特許庁

To suppress occurrence of side cracks or interface cracks at the sidewall of ceramic or the bonding interface between the sidewall of the ceramic and a heat radiating substrate, when mounting a PKG where a semiconductor chip is laid directly on a heating board and the periphery is surrounded by the sidewall of the ceramic.例文帳に追加

放熱基板に半導体チップを直接搭載し、その周囲をセラミック側壁で囲繞したＰＫＧを実装する際に、セラミック側壁或いはセラミック側壁と放熱基板との着接界面での側壁クラックや界面クラックの発生を抑制する。 - 特許庁

Interfaces between all layers in the multilayer film (interface between the p-type semiconductor layer 13P and an insulating layer 14, and interface between the insulating layer 14 and the metal layer 15) are configured so as to be substantially perpendicular to the elongation direction (Z-axis direction) of the emitting portion 10.例文帳に追加

また、この多層膜内における全ての層間の界面（ｐ型半導体層１３Ｐと絶縁層１４との界面および絶縁層１４と金属層１５との界面）が、放出部１０の伸長方向（Ｚ軸方向）と略垂直となっているようにする。 - 特許庁

To provide a semiconductor integrated circuit including an interface circuit capable of attaining signal input and output with an external circuit operated at a different power supply voltage that prevents transistors from being deteriorated or destroyed in the case of interrupting supply of main power to the interface circuit.例文帳に追加

異なる電源電圧で動作する外部回路との間で信号の入出力を行うことが可能なインターフェース回路を含む半導体集積回路において、インターフェース回路への主電源の供給を停止した際のトランジスタの劣化又は破壊を防止する。 - 特許庁

The method of manufacturing a semiconductor device adopts, as means for suppressing the movement of electrons making up an interface carrier layer SCL, providing an electrode layer EL between MISFETQ_N1 and MISFETQ_N2 thereby forming a capacitive element C between the electrode layer EL and interface carrier layer SCL.例文帳に追加

界面キャリア層ＳＣＬを構成する電子の移動抑制手段として、ＭＩＳＦＥＴＱ_Ｎ１とＭＩＳＦＥＴＱ_Ｎ２の間に電極層ＥＬを設けて電極層ＥＬと界面キャリア層ＳＣＬとの間に容量素子Ｃを形成する手段をとっている。 - 特許庁

To provide a method for manufacturing a compound semiconductor single crystal, by which the solid-liquid interface can be controlled in such a manner that the solid-liquid interface becomes a shape perpendicular to the crystal growth axis direction or a shape protruded toward the raw material melt side during crystal growth.例文帳に追加

固液界面が結晶成長全般に亘り、結晶成長軸方向に垂直の形状、または原料融液側に凸形状となるような固液界面制御を可能とする化合物半導体単結晶の製造方法を提供する。 - 特許庁

To provide a method of manufacturing a silicon carbide semiconductor element that can reduce interface level density by improving the quality of the interface between silicon carbide and an insulating film formed on the silicon carbide and the quality of the insulating film, and to provide a method of manufacturing an electronic device.例文帳に追加

炭化珪素とその上に形成される絶縁膜との界面の品質及び当該絶縁膜の品質を改善して界面準位密度を低減することができる炭化珪素半導体素子の製造方法及び電子デバイスの製造方法を提供する。 - 特許庁

Before the gate electrode 5 is formed, a gate insulating film 4 having a nitrided region at its inside from the interface between the film 4 and a semiconductor substrate 1 or the gate electrode 5 is formed by adding nitride to the interface between an aluminum oxide layer which becomes the insulating film 4 and the substrate 1 or electrode 5.例文帳に追加

ゲート電極５の形成前に、ゲート絶縁膜４となる酸化アルミニウム層の半導体基板１との界面側またはゲート電極５との界面側に窒素を添加し、その界面から内部の領域が窒化されたゲート絶縁膜４を形成する。 - 特許庁