「system buffer」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

In the case of bracket photographing, the system control part 15 inhibits the photographing operation of bracket photographing until empty capacitance required for that photographing operation is secured in the buffer memory 11 and when the empty capacitance required for the photographing operation of bracket photographing is secured in the buffer memory 11, the system control part executes control to permit the photographing operation.例文帳に追加

システム制御部１５は、ブラケット撮影時に、ブラケット撮影の撮影動作に必要な空き容量がバッファメモリ１１に確保されるまで該撮影動作を禁止し、ブラケット撮影の撮影動作に必要な空き容量がバッファメモリ１１に確保された時点で該撮影動作を許可するように制御する。 - 特許庁

This buffer management system contains a host CPU 2 operating by program control, other devices 3 and 4, a communication controller 1 and a system bus 5 connecting respective devices and used to transfer information, and the communication controller 1 comprises an MPU 10, a main memory 12, a buffer memory 13, a DMAC 11, and communication control LSIs 14.例文帳に追加

プログラム制御により動作する上位ＣＰＵ２と、他装置３、４と、通信制御装置１と、各装置間を接続し情報転送に使用されるシステムバス５とを具備し、通信制御装置１は、ＭＰＵ１０と、主メモリ１２と、バッファメモリ１３と、ＤＭＡＣ１１と、通信制御ＬＳＩ１４とにより構成される。 - 特許庁

When a CPU 11 for the current operational system writes data on a memory 12 for the current operational system via a bus 13, an intersystem data transmission buffer 3 monitors a write address and the data passing through the bus 13, and the address and the data are captured by the buffer 3 after the address required to be sent to a standby computer 2 is decoded.例文帳に追加

現用系ＣＰＵ１１がバス１３を介して現用系メモリ１２にデータを書き込むとき系間データ送信バッファ３は、バス１３を通過する書き込みアドレスおよびデータを監視し、予備系計算機２へ送信する必要があるアドレスをデコードするとそのアドレスおよびデータをバッファ３に取り込む。 - 特許庁

History capacitors 153 and 155 are connected to the front stage of a switched capacitor filter 160 for every system, buffer capacitors 173 and 175 are connected to the rear stage of the switched capacitor filter 160, and the history capacitors and the buffer capacitors connected to a rotation capacitor of the switched capacitor filter 160 are switched for every input time-division system.例文帳に追加

スイッチトキャパシタフィルタ１６０の前段に系統毎にヒストリキャパシタ１５３，１５５を接続し、スイッチトキャパシタフィルタ１６０の後段に系統毎にバッファキャパシタ１７３，１７５を接続し、スイッチトキャパシタフィルタ１６０のローテーションキャパシタと接続するヒストリキャパシタ及びバッファキャパシタを入力している時分割系統毎に切り替える。 - 特許庁

To make a buffer memory (conventionally required) unnecessary in a data transfer interface, to easily apply a clock generator as an operating clock in the system, and to enhance system performance in the case of using a spread spectrum clock for operations of the respective circuit parts in a system.例文帳に追加

スペクトル拡散クロックをシステム内の各回路部の動作に用いる際にデータ転送インタフェースにおいてバッファメモリ（従来必要とした）を不要にし、容易にシステム内の動作クロックとして適用でき、システムの高パフォーマンス化を可能にする。 - 特許庁

The time division switches 1 and 3 of a sequential write/random read system using a switch buffer 1 are provided with a message memory, an address used for both switch buffer and message memory is stored in a read control memory, the address is read by a read controller 5 and the data of the switch buffer or the message memory are read and outputted to a time division frame.例文帳に追加

スイッチバッファ１を用いたシーケンシャルライト・ランダムリード方式の時分割スイッチ１、３に、メッセージメモリ８を設け、リードコントロールメモリに前記スイッチバッファとメッセージメモリに兼用のアドレスを記憶し、リードコントローラ６により前記アドレスを読み出し前記スイッチバッファ又はメッセージメモリの何れかのデータを読み出して時分割フレームに出力する。 - 特許庁

The field control system is provided with: an input buffer in which data to be input from an arithmetic part to a plant are successively written; an input state switching means for switching between a state for permitting input of the data written in the input buffer to the plant and a state for inhibiting input of the data written in the input buffer to the plant.例文帳に追加

演算部からプラントに向けて入力するデータが逐次書き込まれる入力バッファと、前記入力バッファに書き込まれる前記データの前記プラントへの入力を許容する状態と、前記入力バッファに書き込まれる前記データの前記プラントへの入力を禁止する状態とを切り替える入力状態切替手段と、を備える。 - 特許庁

This storage device simultaneously performs data transfer between any one of first to third sector buffer RAM and a host system device 20 data transfer between any one of first to third sector buffer RAM and an error correct code(ECC) circuit part 6 and data transfer between any one of first to third sector buffer RAM and a memory part 2 in the case of continuously writing plural pieces of sector data.例文帳に追加

連続して複数のセクタデータを書き込む場合、第１から第３セクタバッファＲＡＭのいずれかとホストシステム装置２０との間のデータ転送、第１から第３セクタバッファＲＡＭのいずれかとＥＣＣ回路部６との間のデータ転送、及び第１から第３セクタバッファＲＡＭのいずれかとメモリ部２との間のデータ転送を同時に行う。 - 特許庁

In a processor system provided with the existing translation lookaside buffer mechanism, in order to support the real space control(RSC) bit which is a new processor control bit, a dedicated space bit which is an existing control bit in the translation lookaside buffer mechanism in re-defined as an ignore common segment bit and a new non-overlapping translation lookaside buffer mechanism entry is generated.例文帳に追加

既存変換索引緩衝機構を有するプロセッサ・システムにおいて、新しいプロセッサ制御ビットである実空間制御（ＲＳＣ）ビットをサポートするために、変換索引緩衝機構における既存制御ビットである専用空間ビットが、イグノア共通セグメント・ビットと再定義され、新しい非重複変換索引緩衝機構エントリを作成する。 - 特許庁

In the memory system comprising the memory controller and a memory module mounted with DRAMs, a buffer is mounted on the memory module, the buffer and the memory controller are connected to each other via data wiring, command/address wiring, and clock wiring, the DRAMs and the buffer on the memory module are connected to each other via internal data wiring, internal command/address wiring, and clock wiring.例文帳に追加

メモリコントローラと、ＤＲＡＭを搭載したメモリモジュールとを備えたメモリシステムにおいて、メモリモジュール上にバッファを搭載し、このバッファとメモリコントローラとをデータ配線、コマンド・アドレス配線、及び、クロック配線によって接続し、メモリモジュール上のＤＲＡＭとバッファとを内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続した構成を有する。 - 特許庁

A signal compression means 100 applies compression processing to an input signal, a recording system signal processing means 210 applies prescribed recording system signal processing to the input signal after the compression, an output of the recording system signal processing means 210 is written in a buffer memory 140 at a prescribed time interval and the signal is read from the buffer memory 140 in an optional timing.例文帳に追加

入力信号に対し圧縮処理を信号圧縮手段１００で施し、圧縮後の入力信号に対し記録系信号処理手段２１０で所定の記録系信号処理を施し、記録系信号処理手段２１０の出力をバッファメモリ１４０に一定の時間間隔で書き込み、バッファメモリ１４０から任意のタイミングで読み出しを行う。 - 特許庁

When the buffer memory 38 becomes the FULL state while not receiving the all data, a timer is started by a system controller 32, and residual data are stored in a spare area of the buffer memory 38 before the timing to reset by the host device, then the standby state is interrupted.例文帳に追加

バッファメモリ３８が全データを受信しないままＦＵＬＬ状態となった場合、システムコントローラ３２はタイマをスタートさせ、ホスト装置がリセットをかけるタイミングに達する前に残存データをバッファメモリ３８の予備領域に格納して待機状態を中断する。 - 特許庁

The scan system conversion means includes a buffer memory and gives a control signal for stopping an output of the image data after the resolution conversion to the resolution conversion means in response to an acquisition request of the image data from the image compression means and a utilizing state of the buffer memory.例文帳に追加

スキャン方式変換手段はバッファメモリを備え、画像圧縮手段からの画像データの取得の要求と、バッファメモリの利用状況とに応じて、解像度変換手段に、解像度変換後画像データの出力を停止させる制御信号を供給する。 - 特許庁

When a picture for decoding is specified by a system control part 60 out of pictures for 1 VOBU which are written in a buffer of a coding video data buffer part 40, pictures are read and decoded in an order from head of arrangement sequential position in a VOBU.例文帳に追加

符号化ビデオデータバッファ部４０のバッファに書き込まれた１ＶＯＢＵ分のピクチャの中からシステム制御部６０によって復号化対象のピクチャが指定されると、ＶＯＢＵ内の配列順序の先頭から順番にピクチャが読み出されて復号化される。 - 特許庁

The surface acoustic wave device comprises a single crystal substrate 1, a buffer layer 2 composed of a crystal film formed on the single crystal substrate 1, and a piezoelectric thin film 3 having crystal structure of a trigonal or hexagonal system formed on the buffer layer 2.例文帳に追加

単結晶基板１と、この単結晶基板１上に形成された結晶膜からなるバッファー層２と、バッファー層２上に形成された六方晶系または三方晶系の結晶構造を有する圧電薄膜３とを備えてなる表面弾性波素子。 - 特許庁

A reception buffer 9 and transmission buffer 13 have the characteristic that the gain decreases as the signal frequency decreases from near the high cut-off frequency of a base-band signal and corrects the distortion of the signal due to the loss in a reception system and a transmission.例文帳に追加

受信側バッファ９と送信側バッファ１３は、信号周波数がベースバンド信号の高域カットオフ周波数付近から低下するに従って利得が低減する特性を有し、受信系統と送信系統で生じる損失による信号の歪みを修正する。 - 特許庁

To provide a system for controlling a generated code quantity from an image signal coder that reduces the generated code quantity so as to prevent occurrence of a buffer overflow while avoiding image deterioration even when the coder receives an image with many information quantities such as a fine image pattern and a fast moving image and a target code quantity of a buffer section is small.例文帳に追加

絵柄が細かい、動きが多い等の情報量が多い画像が入力され、かつバッファ部の目標符号量が小さいような場合でも、画像劣化を避けつつ、発生符号量を低減し、バッファのオーバーフローの発生を防止する。 - 特許庁

In the FIFO system buffer device 161 of different input and output transfer bit numbers, a controller 310 jumps input and output pointers according to given conditions after data transfer of a given unit (for example, sector unit) to a buffer memory part 300.例文帳に追加

入出力転送ビット数の異なるＦＩＦＯ方式のバッファ装置１６１において、コントローラ３１０は、バッファメモリ部３００に対する所定単位（例えばセクタ単位）のデータ転送終了後に、入出力ポインタを所定の条件に従ってジャンプさせる。 - 特許庁

To provide a method and apparatus for reporting buffer status information of a buffer stored with packet data to be transmitted by a user terminal for a scheduling assignment of an uplink packet data service, in a mobile telecommunication system supporting uplink packet data service.例文帳に追加

上りリンクパケットデータサービスを支援する移動通信システムで、該上りリンクパケットデータサービスのスケジューリング割当のために使用者端末が伝送しようとするパケットデータを格納しているバッファーのバッファー状態情報を報告する方法及び装置を提供する。 - 特許庁

Further, the battery system has a buffer material 5 having innumerable air gaps to pass the exhaust gas in the exhaust duct 4 and discharges the exhaust gas discharged from the gas exhaust valve 11 passing through the buffer material 5 to the outside of the outer package case 3.例文帳に追加

さらに、バッテリシステムは、排出ダクト４内に、排出ガスを通過できる無数の空隙を有する緩衝材５を設けており、この緩衝材５に通過させてガス排出弁１１から排出される排出ガスを外装ケース３の外部に排出している。 - 特許庁

A system control part 19 determines the pulse signal MIR in each prescribed dot region and writes "1" in a buffer memory 24, when the pulse signal MIR output from the comparator 27 is "H" level, or writes "0" in a buffer memory 24 when the pulse signal MIR is "L" level.例文帳に追加

システム制御部１９は、所定のドット領域毎にパルス信号ＭＩＲを判定し、コンパレータ２７から出力されるパルス信号ＭＩＲが“Ｈ”レベルである場合にはバッファメモリ２４に“１”を書き込む一方、“Ｌ”レベルである場合には“０”を書き込む。 - 特許庁

To provide a packet wireless communication system adopting the adaptive modulation system wherein the possibility of occurrence of data sequence mis-arrangement, an overflowed buffer, a packet loss or the like and of reduction in a packet data transfer efficiency can be precluded.例文帳に追加

データの順序入れ違いやバッファ溢れ、パケットロスなどが起る虞れがなく、且つパケットデータ転送効率の低下を伴う虞れのない適応変調方式のパケット無線通信システムを提供すること。 - 特許庁

To reduce the number of data writing operations into a flash memory and data transfer operations to the flash memory from a buffer inside a memory controller without interfering with access to the flash memory by a host system, in a flash memory system.例文帳に追加

フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。 - 特許庁

To reduce, in a flash memory system, the number of data transfer operations and data writing operations from a buffer within a memory controller to a flash memory without interfering with access to the flash memory by a host system.例文帳に追加

フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。 - 特許庁

An arbiter circuit 50 for arbitrating accesses from the processors 10 and 20 is connected to the cache system 30 and the buffer system 40, and a flash memory 60 for storing programs and data is connected to the arbiter circuit 50.例文帳に追加

キャッシュ・システム３０及びバッファ・システム４０には、プロセッサ１０，２０からのアクセスを調停するアービタ回路５０が接続され、このアービタ回路５０に、プログラムとデータを格納するFlashメモリ６０が接続されている。 - 特許庁

As a result, takeover data in the case of system changeover are reduced, a system changeover time is shortened, possibility to discard a cell because of time-over is reduced, and required capacity of an input/output buffer is decreased.例文帳に追加

その結果、系切り替え時の引継データが少なくなり、系切り替え時間が短縮され、タイムオーバによりセル廃棄が発生する可能性が低くなるとともに入出力バッファの必要量が少なくなる。 - 特許庁

To prevent an image output system from failing caused by the penalty of mis-hit in color conversion with a small-capacity print buffer while suppressing the band of a transfer bus within the system from being raised.例文帳に追加

システム内の転送バスの帯域の上昇を抑制しながらも、色変換におけるミスヒットのペナルティによる画像出力システムの破綻防止を、少ない容量のプリントバッファで実現することを可能にする。 - 特許庁

To provide an image display system and a control system of the same in which an occurrence of a display failure is suppressed by writing control using a panel writing control signal and in which a storage capacity of a buffer memory is reduced.例文帳に追加

パネル書き込み制御信号を用いた書き込み制御により、表示不良の発生を抑止すると共に、バッファメモリのメモリ容量を小さくできる画像表示システム及びその制御方法を提供する。 - 特許庁

To provide a system clock supply device in which an in-use clock and a standby system clock are matched in phase with each other together with a wiring delay amount between back boards and a variation amount of buffer delay due to temperature variation and voltage variation.例文帳に追加

運用系および待機系システムクロックの位相を、バックボード間の配線遅延量、温度変化および電圧変動に起因するバッファ遅延の変化量を含め一致させたシステムクロック供給装置を提供する。 - 特許庁

Multithreaded software for making a system memory 20 function as FIFO is executed, whereby input data from the input buffer circuit 13 is written to a hard disk 24 from the system memory 20 asynchronously from its writing processing to the system memory 20.例文帳に追加

システム・メモリ２０をＦＩＦＯとして機能させるマルチスレッドのソフトウェアを実行することで、入力バッファ回路１４からの入力データはシステム・メモリ２０に書き込まれる処理をされながら、これとは非同期にシステム・メモリ２０からハードディスク２４へ書き込み処理される。 - 特許庁

An interconnected network control system of the present invention includes an interconnected network 2, an order guarantee buffer 3, an order information control unit 4 and a reading-out control unit 5.例文帳に追加

本発明にかかる相互結合網制御システムは、相互結合網２と、順序保証バッファ３と、順序情報制御部４と、読出制御部５とを有する。 - 特許庁

To provide a data communication system that can set a delay time absorption buffer in real time by taking a type of traffic into account and evaluate the quality of packets.例文帳に追加

トラヒックの種別を考慮して、リアルタイムに遅延時間吸収バッファを設定でき、パケット品質を評価できるデータ通信システムを提供することを課題とする。 - 特許庁

To increase a buffer memory of a plurality of hard disk drives, specifically one HDD system on chip, and to provide an improved business-use device including an HDD SOC.例文帳に追加

複数のハード・ディスク・ドライブ、具体的には、一つのＨＤＤシステム・オン・チップのバッファ・メモリを増すこと、およびＨＤＤ ＳＯＣを含む改善された業務用装置を提供する。 - 特許庁

To provide a content data distribution system which can reduce a buffer capacity of a reproducing terminal and suppress breaks of reproduced images and sounds and a variance in the quality thereof.例文帳に追加

再生端末のバッファ容量を少なくし、且つ再生映像や音楽の途切れや質の変化を抑制することができるコンテンツデータ配信システムを提供する。 - 特許庁

An exemplary system (38) includes: a memory (43) for storing radar reflectance data in a three-dimensional buffer; a display device (44); and a processor (42) for performing data communication with the memory (43) and the display device (44).例文帳に追加

典型的なシステム（38）は、レーダー反射データを三次元バッファに格納するメモリ（43）と、表示装置（44）と、メモリおよび表示装置とデータ通信するプロセッサ（42）とを含む。 - 特許庁

This system is equipped with the searcher 15 to which a prescribed pilot signal transmitted from a transmission side and an information data signal passed through a delay buffer 13 are inputted through a selection part 14.例文帳に追加

送信側から送信される既定のパイロット信号と、遅延バッファ１３を介した情報データ信号とが、選択部１４を介して入力されるサーチャー１５を備える。 - 特許庁

In an application development processing system 1, first to fourth buffer devices 41-44 and first to fourth processor groups G1-G4 are disposed around a wafer carrier 40.例文帳に追加

塗布現像処理システム１には、ウェハ搬送装置４０の周囲に、第１〜第４のバッファ装置４１〜４４と第１〜第４の処理装置群Ｇ１〜Ｇ４が配置されている。 - 特許庁

Furthermore, when the FIFO buffer 11 becomes empty, preprocessing of the music data is stopped and command processing from the host CPU 1 is continued, thereby preventing hang-up of the system controller.例文帳に追加

また、ＦＩＦＯバッファ１１が空になった時に、楽曲データの前処理を停止しホストＣＰＵ１からのコマンド処理を継続すれば、システムコントローラのハングアップを防止できる。 - 特許庁

To provide an output buffer circuit in which the fluctuation of a cross point or slew rate can be sufficiently compensated against the fluctuation of a surrounding environment while the circuit is packaged in a system.例文帳に追加

システムに実装された状態で周囲環境の変動に対してクロスポイントやスルーレートの変動を十分に補償できる出力バッファ回路を提供する。 - 特許庁

A light-emitting end surface 48 of the first laser part is covered with an n-GaInP buffer layer 42 of the lowermost layer of an AlGaInP system laminated structure constituting the second laser part.例文帳に追加

第１のレーザ部の出射端面４８は、第２のレーザ部を構成するＡｌＧａＩｎＰ系積層構造の最下層のｎ−ＧａＩｎＰバッファ層５２で覆われている。 - 特許庁

To provide an output buffer circuit capable of changing the rate of change in an output charge/discharge current affecting a power supply system as a noise and partly causing malfunctions or the like.例文帳に追加

ノイズとして電源系に影響し、誤動作等の原因の１つとなる出力充放電電流の変化率を切り換え可能な出力バッファ回路を提供する。 - 特許庁

To provide an output buffer circuit that is operated at a low voltage, has a pre-emphasis function with a small propagation delay time suitable for a high-speed operation, and to provide its control system.例文帳に追加

低電圧で動作が可能で、伝播遅延時間が小さく高速動作に適した、プレエンファシス機能を有する出力バッファ回路とその制御方式を提供すること。 - 特許庁

The X-ray inspection system includes an X-ray inspection device, a RAM as buffer means, a plurality of HDD devices as storage means, and a control unit as control means.例文帳に追加

Ｘ線検査装置と、バッファ手段であるＲＡＭと、記憶手段である複数のＨＤＤ装置と、制御手段である制御部とを備えるＸ線検査システム。 - 特許庁

To prevent the overflow of a receiving event buffer used by a process in a system for performing a cooperative operation by mutual exchange of data by a plurality of processes.例文帳に追加

複数のプロセスが相互にデータを交換することによって協調的動作を行うシステムにおいて、プロセスが利用する受信イベントバッファのあふれを防止すること。 - 特許庁

To provide an output buffer circuit and an integrated circuit which have reduced power consumption while suppressing an increase in the number of components, and which prevent a system from becoming complex.例文帳に追加

部品点数の増大を抑止しつつ、消費電力の削減を図れ、システムの複雑化を防止できる出力バッファ回路および集積回路を提供する。 - 特許庁