「system buffer」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

To provide a method and an apparatus for data exchange which decrease the rate of the occupation of a bus in actual data transfer, minimizes the overhead, and further facilitates priority control and exchange capacity expansion by addressing a data buffer through configuration (setting of address space) for a system equipped with a PCI bus.例文帳に追加

ＰＣＩバスを備えるシステムにおいて、実際のデータ転送に対するバスの占有率の削減、オーバヘッドの最小化を図り、更にコンフィグレーション（アドレス空間の設定）によるデータバッファのアドレッシングにより優先制御及び交換容量の拡張が容易なデータ交換方法およびその装置を提供する。 - 特許庁

To provide a method for hydrolyzing a substrate using hydrolase, with which the active state of hydrolase is retained from the start point to the end point of hydrolysis reaction between the substrate and the hydrolase by effectively using the activation function of the hydrolase in water formed by electrolysis and the hydrolysis reaction is promoted without using a buffer solution in a reaction system.例文帳に追加

電解生成水の加水分解酵素の活性化機能を有効に利用して、基質と加水分解酵素との加水分解反応の開始時点から終了時点までの間、加水分解酵素の活性状態を保持して、反応系に緩衝液を使用することなく、加水分解反応を促進すること。 - 特許庁

Mixture of wide-region buffer liquid employing a sample and amphoteric electrolyte is introduced into all channels including one micro flow channel for separation without a sample introduction system produced on a substrate and a plurality of parallel micro flow channels for separation crossing it, and two-dimensional electrophoresis is performed.例文帳に追加

基板上に作製した試料導入系を持たない１本の分離用微細流路およびこれと交差する複数本並列の分離用微細流路からなる全流路に試料と両性電解質を使った広領域緩衝液の混合液を導入して連続操作の2次元電気泳動を行う。 - 特許庁

The VCCA system circuit part 1 is provided with an input-output terminal PadA, an inverter INV1, an inverter INV4, a latch circuit LATCH1, an output buffer circuit SBUFF2, a delay circuit DIN3, a delay circuit DIN4, a two-input NAND circuit NAND2, and a two-input NOR circuit NOR2.例文帳に追加

ＶＣＣＡ系回路部１には入出力端子ＰａｄＡ、インバータＩＮＶ１、インバータＩＮＶ４、ラッチ回路ＬＡＴＣＨ１、出力バッファ回路ＳＢＵＦＦ２、遅延回路ＤＩＮ３、遅延回路ＤＩＮ４、２入力ＮＡＮＤ回路ＮＡＮＤ２、及び２入力ＮＯＲ回路ＮＯＲ２が設けられる。 - 特許庁

To provide an information distribution system, or the like for enabling a processor for receiving distribution data to instruct a processor for transmitting distribution data to delete one portion of the distribution data for transmission according to a change in the amount of storage of the distribution data stored in a storage means, such as a buffer memory, in the processor for receiving the distribution data.例文帳に追加

配信データを受信する処理装置のバッファメモリ等の記憶手段に記憶された配信データの記憶量の変化に応じて、当該処理装置が、配信データを送信する処理装置に対して配信データの一部を削減して送信することを指示することが可能な情報配信システム等を提供する。 - 特許庁

To provide a system and method for forming a semiconductor die contact, which can provide a better buffer, which allows more rough handling, transportation, and use, for a low-k dielectric layer, an ELK dielectric layer, and/or a ULK dielectric layer disposed at metalization layers of a semiconductor device, without causing damage, delamination, or cracking by other objects.例文帳に追加

他の物体によって損傷、剥離、または亀裂を生じることなく、より粗野な処理、運送、および使用を可能にするよりよい緩衝を、半導体デバイスの金属化層に配置された低k誘電体層、ELK誘電体層、および／またはULK誘電体層の半導体ダイのコンタクトを形成するシステム、方法を提供する。 - 特許庁

METHOD, COMPUTER PROGRAM AND APPARATUS FOR MANAGING ADDRESS TRANSLATION FOR ACCESS TO BUFFER DATA STRUCTURE USED IN NETWORK DEVICE DRIVER TO COMMUNICATE WITH NETWORK INPUT/OUTPUT (I/O) ADAPTER IN DATA PROCESSING SYSTEM (APPARATUS AND METHOD FOR COMMUNICATING WITH NETWORK ADAPTER USING QUEUE DATA STRUCTURE AND CACHED ADDRESS TRANSLATION)例文帳に追加

データ処理システム内でネットワーク入出力（Ｉ／Ｏ）アダプタと通信するためにネットワーク・デバイス・ドライバによって使用されるバッファ・データ構造にアクセスするためのアドレス変換を管理するための方法、コンピュータ・プログラム、および装置（キュー・データ構造およびキャッシュされたアドレス変換を使用してネットワーク・アダプタと通信するための装置および方法） - 特許庁

Concerning this information processor, data to be transmitted to a transmission buffer 5 are stored and while confirming the response (transmission disability/transmission permission) from a communication control IC 2 or PCMCIA interface 4 of communication system, the transmitting operation is performed by using a transmission data request (interruption signal) from the communication control IC 2 or PCMCIA interface 4.例文帳に追加

送信バッファ５に送信するデータを格納し、通信制御ＩＣ２あるいは通信系のＰＣＭＣＩＡインタフェース４からの応答（送信不可／送信許可）を確認しながら、通信制御ＩＣ２あるいはＰＣＭＣＩＡインタフェース４からの送信データ要求（割込信号）を使用して送信動作を行う。 - 特許庁

The drive apparatus (10) provided with at least one synchronous motor (12), a power converter (16), and a mechanical energy buffer (14) including a primary asynchronous machine (24) and allowing supply power from a power supply system to convert mechanical energy to electric current and an operation method for the drive apparatus (10) are supplied.例文帳に追加

少なくとも１つの同期電動機（１２）と、電力変換装置（１６）と、機械エネルギーを電流に変換するために第１の非同期機（２４）を含み電源系統から給電可能である機械的なエネルギーバッファ（１４）とを備えた駆動装置（１０）ならびにこのような駆動装置（１０）の運転方法が提供される。 - 特許庁

To provide recording and reproducing technology by an interleave system by which the capacity of a buffer memory incorporated into the magnetic disk can be reduced, a circuit scale of a substrate can be made small, and a manufacturing cost can be reduced, in a magnetic disk device such as an HDD reading/writing continuous single large data for the magnetic disk.例文帳に追加

連続した単一の大きなデータを磁気ディスクへリード・ライトするＨＤＤなどのような磁気ディスク装置において、この磁気ディスク装置に搭載されるバッファメモリの容量を削減でき、また基板の回路規模のコンパクト化とコストの削減が可能なインターリーブ方式による記録再生技術を提供する。 - 特許庁

To provide: a station-side terminating device which can improve the followability of band allocation to the change of a required band and lowering the ratio of a control band occupied in an up band without the need of reporting a BUFFER storage amount; an optical communication system; a band allocation control method; and a program of the device.例文帳に追加

ＢＵＦＦＥＲ蓄積量の通知を必要とせず、必要帯域の変化に対する帯域割り当ての追従性を向上させることができ、上り帯域に占める制御用帯域の割合を下げることができる局側終端装置、光通信システム、帯域割り当て制御方法、および装置のプログラムを提供する。 - 特許庁

If the white blemish correction information is recorded in a flash memory 20d and the temperature of a CCD type image pickup element 13 is not less than a predetermined value, a control unit 20 uses the data of a pixels for correction to correct the data of pixels of the white blemish in an RAW system image data written into a buffer memory 16.例文帳に追加

フラッシュメモリ２０ｄに白キズ補正情報が記録されており、且つＣＣＤ型撮像素子１３の温度が所定値以上である場合、制御部２０は、バッファメモリ１６に書き込まれたＲＡＷ形式の画像データ中の白キズにかかる画素のデータを補正用画素のデータを用いて補正する。 - 特許庁

In this image formation device having a controller part 1 that processes image data from a host 28 and carrys out a sequence control and a plurality of expansion slots 6-8 connected to the same system bus as the code ROM 4 that stores the program for the controller part 1, all the expansion slots 6-8 are connected through one buffer 10.例文帳に追加

ホスト２８からの画像データ処理、シーケンス制御を行うコントローラ部１を有し、該コントローラ部１のプログラムを格納するコードＲＯＭ４と同一システムバスに接続される複数の拡張スロット６〜８を有する画像形成装置において、全ての拡張スロット６〜８を１つのバッファ１０を介して接続する。 - 特許庁

The system is provided with a buffer memory 14 for temporarily storing the image data inputted from the device 17, an affine transformation circuit 13 performing affine transformation processing of the image data of the memory 14, a compression circuit 12 performing compression processing of the image data after the affine transformation and an image bus 5 transmitting compressed data.例文帳に追加

イメージ入力機器１７から入力したイメージデータを一時格納するバッファメモリ１４と、このバッファメモリ１４のイメージデータをアフィン変換処理するアフィン変換回路１３と、アフィン変換後のイメージデータを圧縮処理する圧縮回路１２と、圧縮データを伝送するイメージバス５とを具備する。 - 特許庁

When the task trace function is validated, an execution address for task switching processing of the operating system is set in the debug register, and prescribed task information is housed in the trace buffer at every debug interruption generated by access to the execution address set in the debug register during execution of the application program.例文帳に追加

タスクトレース機能を有効にする際に、オペレーティングシステムのタスク切り替え処理の実行アドレスをデバッグレジスタに設定しておき、アプリケーションプログラムの実行中に、デバッグレジスタに設定されている実行アドレスへのアクセスによって発生するデバッグ割り込みのたびに、所定のタスク情報をトレースバッファに格納する。 - 特許庁

The registering of the adapter 220 in the buffer 120 is set by the adapter 220 itself for calling the server object 210 at the time of completing its preparation for accepting a request from a client program, or set by an operating system 110 by considering the user program which requests the setting of a connection queue as the adapter 220.例文帳に追加

バッファ１２０へのアダプタ２２０の登録は、サーバオブジェクト２１０を呼び出すアダプタ２２０がクライアントプログラムからの要求受付準備を完了したときに自ら設定するか、あるいは接続待ち行列の設定を要求したユーザプログラムをアダプタ２２０とみなして、オペレーティングシステム１１０が設定する。 - 特許庁

To obtain a CDV control system to constantly monitor a CDV(Cell Delay variation) value to be generated in an ATM(Asynchronous Transfermode) network and to control the quantity of cells to be stored inside a buffer for absorbing CDV by dynamically fluctuating it by the CDV value to be generated.例文帳に追加

ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）ネットワークで発生するＣＤＶ（Ｃｅｌｌ Ｄｅｌａｙ Ｖａｒｉａｔｉｏｎ：セル遅延揺らぎ）値を常時モニタし、ＣＤＶ吸収用バッファ内部に蓄積するセルの量を、発生するＣＤＶ値によりダイナミックに変動させて制御するＣＤＶ制御方式を提供する。 - 特許庁

A process for selecting a data unit from a buffer, a process for deciding whether the data unit is the last data of the transmission window, and a process for transmitting polling information together with the data unit when the data unit is decided to be the last data of the transmission window, are sequentially performed to transmit a signal of the communication system.例文帳に追加

バッファーからデータユニットを選択する過程と、前記データユニットが送信ウインドーの最後のデータであるかを判断する過程と、前記データユニットが送信ウインドーの最後のデータと判断された時、前記データユニットと共にポーリング情報を伝送する過程と、を順次行って通信システムの信号を伝送する。 - 特許庁

This three-dimensional curve-forming system 100 includes: an existing curve storage part 22 associating and previously storing Z buffer values and position data of points constituting a curve in the three-dimensional space; and an input reception means 11 receiving an input curve that is the curve in the two-dimensional space input to a display plane by the user.例文帳に追加

三次元曲線化システム１００は、三次元空間の曲線を構成する点の位置データと、Ｚバッファ値とを対応付けて予め記憶する既存曲線記憶部２２と、ユーザによって表示平面に入力された二次元空間の曲線である入力曲線を受け付ける入力受付手段１１とを備える。 - 特許庁

The problems are solved by a system that is used in the three-dimensional computer graphics and includes an initial vertex buffer store (Primary Vertex Cache Store, PVC), a vertex processing unit (VPU), a secondary vertex cache store (SVC), a primitive engine (PE), a fixed primitive assembly (FPA) and a vertex cache controller (VCC), or the like.例文帳に追加

上記課題は，３次元コンピュータグラフィックスに用いられるシステムであって，初期頂点バッファストア（Primary Vertex Cache Store, ＰＶＣ）と，頂点プロセッシングユニット（ＶＰＵ）と，第2の頂点キャッシュストア（ＳＶＣ）と，プリミティブエンジン（ＰＥ）と，固定プリミティブアセンブリ（ＦＰＡ）と，頂点キャッシュ制御装置（ＶＣＣ）とを具備するシステムなどにより解決される。 - 特許庁

In the data link transmitting part in a wireless packet communication system, a plurality of IP packets are stored in one data link frame and transmitted by a buffer 12 so that overhead due to a header and error correction code to be added in a data link layer and a physical layer can be reduced, and through-put can be improved.例文帳に追加

無線パケット通信システムのデータリンク送信部において、複数のＩＰパケットをバッファ１２で、１つのデータリンクフレームに格納して、送信することにより、データリンク層ならびに物理層で付加されるヘッダならびに誤り訂正符号によるオーバーヘッドを少なくし、スループットを向上させることができる。 - 特許庁

The sequence control system 1 is provided with a unit sequence 13 carrying out a series of operations from an operation start to an operation finish of a unit, and an operation scheduler 11 having the unit sequence 13 carry out operations so as to conform to completion conditions of the unit in accordance with operation schedule data stored in a data buffer 12x.例文帳に追加

シーケンス制御システム１は、ユニットの運転開始から運転終了までの一連の動作を実行するユニットシーケンス１３と、データバッファ１２ｘに記憶された運転スケジュールデータに従って、当該ユニットの完了条件に適合するようにユニットシーケンス１３の動作を実行させる運転スケジューラ１１とを備える。 - 特許庁

Furthermore, when the decoder receives the pitch lag of the succeeding frame, the system finely adjusts its estimation of the pitch lag for the lost frame, by using a curve fitting between the pitch lag of preceding received frame and the pitch lag of the succeeding received frame, and adjusts or corrects the adaptive codebook buffer prior to its use by subsequent frames.例文帳に追加

改良されたデコーダが次の受信フレームのピッチラグを受信すると、システムは、前の受信フレームのピッチラグと次の受信フレームのピッチラグとの間に適合する曲線を用いて、紛失フレームのピッチラグの推定を微調整し、適応コードブックバッファを後続するフレームによる使用の前に調整および訂正する。 - 特許庁

The drive system of the display is provided with a plurality of synchronous read/write memories which are made to be a buffer for access to the frame, an image signal generator which processes a digital image, a clock controller which is used as a memory and performs clock control, and a plurality of data drivers which receive the image data and display the same on the display.例文帳に追加

このディスプレイの駆動システムはフレームにアクセスするバッファとされる複数の同期読み書きメモリと、ディジタル画像を処理する画像信号ジェネレータと、メモリとして使用されると共にクロックコントロールを行なうクロックコントローラと、画像データを受け取りディスプレイに表示させる複数のデータドライバと、を具えている。 - 特許庁

The electronic still camera includes an imaging portion for photoelectric converting a subject image formed by a photographing optical system to a video picture signal, a recording portion for recording the video picture signal obtained from the imaging portion to the recording media, and a buffer memory portion capable of tentatively storing video picture signals output from the imaging portion for a plurality of screens.例文帳に追加

電子スチルカメラが、撮影光学系によって形成された被写体像を映像信号に光電変換する撮像部と、撮像部から得られた該映像信号を記憶媒体に記録する記録部と、撮像部から出力される映像信号を一時的に複数画面分格納可能なバッファメモリ部とを有している。 - 特許庁

The system controller 41 temporarily stores a plurality of pieces of imaged data in a buffer memory 53, controls an image signal processing part 55, on the basis of the angular velocity in the pitch direction and the imaging interval, applies image composition processing on the plurality of pieces image data, to perform position adjustment and generates one piece of panoramic image data.例文帳に追加

システムコントローラ４１は、撮像された複数の画像データを一時的にバッファメモリ５３に記憶させ、ピッチ方向の角速度及び撮像間隔に基づいて画像信号処理部５５を制御して、複数の画像データに対して画像合成処理を施して位置合わせを行い、１枚のパノラマ画像データを生成させる。 - 特許庁

In a magnetic disk system, operation clock frequencies of buffer-lock and the other of a magnetic disk device are made different for each SCSI ID, frequency bands of the noise radiation from the magnetic disk are made different for each magnetic disk device, and the device is constituted so that the superimposed noise does not reach a high level even if radiated.例文帳に追加

磁気ディスクシステムにおいて、磁気ディスク装置のバッファクロックその他の動作クロック周波数を、ＳＣＳＩ ＩＤ毎に、異なった周波数として、磁気ディスク装置から発生する放射ノイズの周波数帯域を、磁気ディスク装置毎に異なるようにし、放射ノイズが重畳されても高いレベルとならないようにする。 - 特許庁

The video distribution service system is equipped with an input means for designating an image in streaming data in real time, a means for storing identification information of the image designated by the input means, and a means for transferring the identification information to a server side in place of providing a memory except a buffer for streaming reproduction in a receiver terminal.例文帳に追加

受信端末にストリーミング再生のためのバッファ以外のメモリを設けず、その代わりに、ストリーミングデータ中の画像をリアルタイムに指定する入力手段と、その入力手段により指定された画像の識別情報を格納する手段と、該識別情報をサーバ側に転送する手段とを設ける。 - 特許庁

The print system 100 comprises a buffer memory 17 for storing print data temporarily in a host unit 1 and when the print data is transmitted to a printer 2, information indicative of the type of a sheet loaded in the printer 2 is requested.例文帳に追加

印刷システム１００によれば、ホスト装置１に印刷データを一時的に格納するバッファメモリ１７を備え、印刷データをプリンタ２に送信する際に、プリンタ２に装填されている用紙の種類を示す用紙種類情報を要求し、プリンタ２に装填されている用紙が印刷データに適合している場合、プリンタ２に印刷データを送信する。 - 特許庁

The subscriber transmission system comprises: a plurality of network terminators NT21,...,2n; and the line terminator LT2, and a use band calculation section 201 of each network terminator compares the amount of input packets received by a buffer for each prescribed period with a threshold value.例文帳に追加

本発明の加入者伝送装置は、複数の宅内加入者終端装置ＮＴ２１，．．，２ｎと局内加入者収容装置ＬＴ２とから構成されており、宅内加入者終端装置の使用帯域算出部２０１は、所定の周期毎にバッファに入力されている入力パケットと閾値との比較をおこなう。 - 特許庁

A bus connection circuit 21 includes: a buffer 24 which detects an I2C terminal level on the peripheral component side; an SW25 which separates the peripheral component from an I2C bus of the whole system; an I2C failure detection control module 26; a Pull Up resistor 34 for checking whether or not the peripheral component side becomes a Hi-Z state; and a Pull Down resistor 35.例文帳に追加

本発明のバス接続回路２１は、周辺部品側のI2C端子レベルを検出するバッファ２４と、周辺部品とシステム全体のI2Cバスとを切り離すＳＷ２５と、I2C故障検出制御モジュール２６と、周辺部品側がHi-Z状態になっているかを確認するためのPull Up抵抗３４と、Pull Down抵抗３５と、を備える。 - 特許庁

In the case that the input completion is not reported from the input report part 107 though the system time T passes the allowable error time ε from the the reference processing time TO, the encoding part 108 encodes and records an immediately preceding image remaining in an input buffer 106, with the reference processing time TO as the time stamp TS.例文帳に追加

システム時刻Ｔが基準処理時刻ＴＯから許容誤差時間εを過ぎても、入力通知部１０７から入力完了が通知されない場合は、符号化部１０８が基準処理時刻ＴＯをタイムスタンプＴＳとして入力バッファ１０６に残っている直前の画像を符号化し、記録する。 - 特許庁

The floating diffusion charge detection system has incorporated a single feedback directly into the charge-detection node, the feedback being fed from a standard buffer amplifier A1 through a feedback amplifier A3, switching transistors S2 and S3 and capacitors C_f and C_h, the feedback significantly reduces kTC noise, has good linearity, and improves DR.例文帳に追加

フローティング・ディフュージョン電荷検出システムに、電荷検出ノード内へ、標準バッファ増幅器Ａ１からフィードバック増幅器Ａ３、スイッチ・トランジスタＳ２とＳ３、およびキャパシタC_fとC_hを通して供給される単一フィードバックを組み込み、ｋＴＣ雑音を著しく減少させ、良好な線形性を実現し、ＤＲを改善する。 - 特許庁

A clock frequency in response to an increase in the contents reproduction speed is set high and a system clock outputs a variable clock signal to each of processing sections such as a data storage section, a decode section, a buffer control section, an output control section, and an output display section for executing data processing associated with the contents reproduction processing.例文帳に追加

コンテンツ再生速度の上昇に応じてクロック周波数を高く設定して、システムクロックから出力し、システムクロックの出力する可変クロック信号をコンテンツ再生処理に関するデータ処理を実行する各処理部、例えば、データ記憶部、デコード部、バッファ制御部、出力制御部、出力表示部の各々に入力する。 - 特許庁

To obtain an ink jet printer (IJP) buffer system in which the use configuration of the prescribed number of IJPs 81 and BSs can be flexibly set by devising buffering or the like capable of coping with storing a large number of print data different from each other as the prescribed numbers of data for IJPs respectively, high-speed transmission, communication errors, etc. with respect to the prescribed number of IJPs.例文帳に追加

所定台数のＩＪＰに対し、各ＩＪＰ用の所定件数分として夫々異なる多量の印字データの格納、高速伝送、通信エラー等に対応出来るバッファリング等の工夫を加え、所定台数のＩＪＰ８１とＢＳの使用構成がフレキシブルに設定可能なインクジェット印刷装置バッファシステムを得る。 - 特許庁

In the information processing system having a plurality of attachable/detachable memory modules 12A, a buffer 6 is provided in a signal line having a means to set timing of memory access and to influence setting of the timing among signal lines being commonly used among a plurality of memory modules 12A.例文帳に追加

本発明の情報処理システムは、装着・取り外しが可能な複数のメモリモジュール１２Ａを備えた情報処理システムにおいて、メモリアクセスのタイミングを設定する手段を持ち、複数のメモリモジュール１２Ａ間で共通に使用している信号線のなかでタイミングの設定に影響を与える信号線にバッファ６を設けることとした。 - 特許庁

To make it possible to highly precisely read image data with a simple configuration even when the scanner temporarily stops reading according to the capacity of a buffer in a scanner system comprising the scanner and a host device connected to the scanner.例文帳に追加

本発明は、スキャナ装置とそのスキャナ装置に接続されるホスト装置とで構成されるスキャナシステムにおいて、スキャナ装置がバッファの容量の関係で一時的に読み取り動作を停止するときにも、簡略な構成に従いつつ高精度の画像データの読み取りを実現できるようにすることを目的とする。 - 特許庁

The storage system presented here includes a storage medium to store the data, a buffer memory to temporarily store the data to be written in the storage medium and a controller to invalidate a work for copying the temporarily stored data in the storage medium when unwrite information is inputted from the outside.例文帳に追加

ここに提示する貯蔵システムは、データを貯蔵する貯蔵媒体と、前記貯蔵媒体に書き込まれるデータを一時貯蔵するバッファメモリと、外部からアンライト情報が入力されるとき、前記一時貯蔵されたデータを前記貯蔵媒体に複写する作業を無効化させる制御装置とを含む。 - 特許庁

To provide a dedicated buffer service method and a system thereof, and a program thereof and a recording medium whereby an operating enterprise can partway predict a data traffic volume delivered through a data network so as to facilitate the arrangement of a network facility and its operation and users of the data network make a occupancy rate contract of input or output line buffers to enhance satisfaction in network utilization.例文帳に追加

運用事業者にとっては、データネットワークに流れるデータトラフィック量をある程度予測することができ、ネットワークの設備配備や運用を容易にするとともに、データネットワークのユーザにとっては、入力または出力回線用バッファの占有率を契約することで、ネットワーク利用上の満足度を向上させる。 - 特許庁

In the optical head device 1, a frame 2 is combined by a screw 5 that puts a first buffer component 41 between a frame body 20 with a light source 11, a lens holder 12 and each kind of product of optical system and a first axle bearing component 31 catching outside and sliding in radial direction.例文帳に追加

本形態の光ヘッド装置１では、フレーム２は、光源１１、レンズホルダ１２および光学系の各種部品が搭載されたフレーム本体２０と、外部に係合してラジアル方向に摺動する第１の軸受部材３１との間に、第１の緩衝部材４１を挟み込まれてネジ５で結合されている。 - 特許庁

A switched mode power supply system comprises two buffer capacitors CB1, CB2 connected between DC input terminals A1, A2; primary inductance units N1, NP2 connected in series with two switches SW1, SW2 that are connected in series; and a secondary coil Ns to be connected with a DC output circuit.例文帳に追加

スイッチモード電源システムは直流入力端子Ａ１、Ａ２の間に接続された二つのバッファコンデンサＣＢ１、ＣＢ２と、直列に接続された二つのスイッチＳＷ１、ＳＷ２に直列に接続された一次インダクタンスユニットＮＰ１、ＮＰ２、および直流出力回路に接続される二次コイルＮｓを備える。 - 特許庁

In a distributed processing system where plural processors 22a to 22c are connected through a network 21 and the plural processors execute a series of processings, the arbitrary processor 22a has a picture buffer storing program executed by the other processors 22b and 22c and input/output data to a terminal 24a.例文帳に追加

本発明は、ネットワーク２１を介して複数のプロセッサ２２ａ〜２２ｃが接続され、複数のプロセッサにより一連の処理を実行する分散処理システムにおいて、任意のプロセッサ２２ａが、他のプロセッサ２２ｂ、２２ｃで実行中のプログラムおよびターミナル２４ａへの入出力データを格納する画面バッファを有するものである。 - 特許庁

To provide a data communication system whereby the continuity of data can be warranted without switching data transfer path so as to eliminate the need for discarding all of transferred data files even on the occurrence of a fault in a data transfer path between a buffer memory and a main memory of a peripheral apparatus in data communication or the like between a PC and its peripheral apparatus.例文帳に追加

ＰＣとその周辺装置間のデータ通信などにおいて、バッファメモリ・周辺装置側メインメモリ間のデータ転送経路に異常が生じても、その転送経路を切り換えずにデータの連続性を保証できるようにして転送済みデータファイルをすべて破棄しなくて済むデータ通信システムを提供する。 - 特許庁

The VCCB system circuit part 2 is provided with an input-output terminal PadB, an inverter INV2, an inverter INV3, a latch circuit LATCH2, an output buffer circuit SBUFF1, a delay circuit DIN1, a delay circuit DIN2, a two-input NAND circuit NAND1, and a two-input NOR circuit NOR1.例文帳に追加

ＶＣＣＢ系回路部２には入出力端子ＰａｄＢ、インバータＩＮＶ２、インバータＩＮＶ３、ラッチ回路ＬＡＴＣＨ２、出力バッファ回路ＳＢＵＦＦ１、遅延回路ＤＩＮ１、遅延回路ＤＩＮ２、２入力ＮＡＮＤ回路ＮＡＮＤ１、及び２入力ＮＯＲ回路ＮＯＲ１が設けられる。 - 特許庁

The transfer control system is provided with a control block having at least a buffer function and a selector for selecting a 1st route for asynchronously transferring a request from a request source to a request destination through the control block or a 2nd route for synchronously transferring the request to the request destination without passing the control block.例文帳に追加

少なくともバッファ機能を有する制御ブロックと、リクエスト元からのリクエストに対し、制御ブロックを介してリクエスト先へ非同期転送を行うための第１のルート又は制御ブロックを介さずリクエスト先へ同期転送を行うための第２のルートを選択するセレクタとを備えるように構成する。 - 特許庁