ＤＤＬの英語

DDL CIRCUIT SAMPLING TIMING ADJUSTMENT SYSTEM AND ITS METHOD, AND TRANSMISSION/RECEPTION APPARATUS USED FOR SAME例文帳に追加

ＤＬＬ回路サンプリングタイミング調整システム及びその方法並びにそれに用いる送受信装置 - 特許庁

The program conversion device 10 creates DDL for defining that the unique key is a key for the merge logical file.例文帳に追加

そして、プログラム変換装置１０は、ユニークキーがマージ論理ファイルのキーであることを定義するＤＤＬを作成する。 - 特許庁

To provide a DDL(delay locked loop) type timing control circuit with a small area and low power consumption without increasing the number of variable delay circuits.例文帳に追加

可変遅延回路数を増やすことなく小面積で低消費電力のＤＬＬ形式のタイミング制御回路を提供する。 - 特許庁

It enables users to maintain RDBMS independent schema files in XML that can be used to create, alter and drop database entities (also called as DDL: Data Definition Language) and insert data (also called as DML: Data Manipulation Language) into a database.発音を聞く 例文帳に追加

このパッケージを使用すると、RDBMS に依存しない XML形式でスキーマファイルを管理できるようになり、このファイルを用いてデータベースエンティティの作成、変更そして削除(DDL: データ定義言語) を行ったりデータベースへのデータの投入(DML: データ操作言語) を行ったりできるようになります。 - PEAR

A synchronous tracking circuit makes a reverse diffusion code train of a receiving end track a diffusion code train of a sending end, synchronizing with it in phase and is equipped with a DDL(Delay Locked Loop) circuit 11 which makes synchronous tracking through a DDL control and an interference component estimating part 12 which estimates the components of the other paths interfering with a prescribed target path out of multi paths.例文帳に追加

受信側の逆拡散符号列の位相を送信側の拡散符号列の位相に同期して追跡させる同期追跡回路であり、同期追跡をDLL(Delay Locked Loop)制御により行なうDLL回路１１とマルチパスのうち所定の着目パスに対する他パスからの干渉成分を推定する干渉成分推定部１２を備えている。 - 特許庁

A data strobe signal DQS output from the data strobe signal generating circuit DG is fed back to a flip-flop FF3 through an output buffer OB1, input buffer IB1 and DDL circuit 10.例文帳に追加

データストローブ信号発生回路ＤＧから出力されるデータストローブ信号ＤＱＳは、出力バッファＯＢ１、入力バッファＩＢ１、ＤＬＬ回路１０を介してフリップフロップＦＦ３へ帰還される。 - 特許庁

The transition time of the source voltages V_DDL and V_DDH is proportional to the capacity of a power wire 15, not to the exterior decoupling capacities C_DL and C_DH.例文帳に追加

電源電圧Ｖ_ＤＤＬ，Ｖ_ＤＤＨの遷移時間は、外部デカップリング容量Ｃ_ＤＬ，Ｃ_ＤＨではなく電源線１５の容量に比例する。 - 特許庁

The capacity of the power wire 15 is far smaller than the exterior decoupling capacities C_DL and C_DH, so the transition time of the source voltages V_DDL and V_DDH can be shortened significantly.例文帳に追加

電源線１５の容量は、外部デカップリング容量Ｃ_ＤＬ，Ｃ_ＤＨに比べて著しく小さいので、電源電圧Ｖ_ＤＤＬ，Ｖ_ＤＤＨの遷移時間を大幅に短縮することができる。 - 特許庁