「An IO」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The service processor 15 then initializes a memory 9 of the cell 3 for newly constituting the partition P_1, starts the partition P_1 constituted by the cell 3 and an IO part 11, and starts an OS of the partition P_1 constituted by the cell 3 and the IO part 11.例文帳に追加

次に、サービスプロセッサ１５は新たにパーティションＰ_1を構成するセル３のメモリ９を初期化し、セル３とＩＯ部１１で構成されるパーティションＰ_1を起動し、セル３とＩＯ部１１で構成されるパーティションＰ_1のＯＳを起動する。 - 特許庁

The semiconductor integrated circuit device has at least one of a macro cell and an IO cell, and is characterized in that the metal occupying factor of dummy metals inserted into the periphery of its macro cell or its IO cell is altered stepwise.例文帳に追加

本発明にかかる半導体集積回路装置は、マクロセル、または、ＩＯセルの少なくとも１つのセルを有する半導体集積回路装置であり、マクロセル、または、ＩＯセルの周辺に挿入されるダミーメタルが、段階的にメタル占有率が変更されてなることを特徴とする。 - 特許庁

A selector takes out the output port number and the priority from the routing table on the basis of the processor/IO node number of a transaction issuing origin and the processor/IO node number of a transaction transfer destination, when transaction is inputted from an input port.例文帳に追加

セレクタは、入力ポートからトランザクションが入力されると、トランザクションの発行元のプロセッサ／ＩＯノード番号と転送先のプロセッサ／ＩＯノード番号に基づき前述のルーティングテーブルから出力ポート番号と優先度を取り出す。 - 特許庁

A write completion notifier 13 is provided on the side of the bus 1 and issues a defective data read request intentionally causing an error, to the IO device controller 22 after issuing a data write request to the IO device controller 22.例文帳に追加

そして、書き込み完了通知器１３は、バス１側に設けられ、ＩＯデバイスコントローラ２２へのデータライト要求の後に、意図的にエラー発生させるための不良データリード要求をＩＯデバイスコントローラ２２へ発行する。 - 特許庁

A display section 6 then superimposes the region of interest (Rm) on the position coordinates of the three-dimensional image data (Io) supplied from an image data generating section 3 and automatically sets the region of interest (Rm) with respect to the three-dimensional image data (Io).例文帳に追加

次いで、表示部６は、画像データ生成部３から供給された３次元画像データＩｏの前記位置座標に関心領域Ｒｍを重畳することにより３次元画像データＩｏに対する関心領域Ｒｍの自動設定を行なう。 - 特許庁

In response to detecting the failure in the first link, the first set of bussed bits is exchanged between the first PCIe bridge and the first IO device using an unused portion of a second link connecting a second PCIe bridge and a second IO device.例文帳に追加

第一リンク中で障害が検出されるのに応じ、第二ＰＣＩｅブリッジと第二ＩＯデバイスとを接続する第二リンクの使われていない部分を用いて、第一ＰＣＩｅブリッジと第一ＩＯデバイスとの間でバス搬送ビットの第一セットが交換される。 - 特許庁

To prevent, on a chip set having a plurality of processors, an IO hub, and a memory controller connected thereto, propagation of a failure within a section of the whole system divided to a plurality of sections to other sections during operation of OS on each section.例文帳に追加

複数のプロセッサ・IOハブ・メモリコントローラを接続するチップセット上で、システム全体が複数の区画に分割されてそれぞれの区画上でOSが稼動している時に、区画内の障害が他の区画に伝播しないようにする。 - 特許庁

In preview, a reference exposure control value Io outputted by the circuit 26 is set in a V counter 42 without any change, and in still image photographing, an exposure control value I obtained by doubling the Io is set in accordance with the number of synthesized pixels in a vertical direction in a multiplier 58.例文帳に追加

Ｖカウンタ４２には、プレビュー時には自動露光制御回路２６が出力する基準露光制御値Ｉoがそのまま設定され、静止画撮影では乗算器５８で垂直方向の画素合成数に応じてＩoを２倍した露光制御値Ｉを設定する。 - 特許庁

The control part 10 is provided with an output current changing means 12 for changing the current value Io of the output line O, and failure determination is made according to a difference Δ VOE of sensor output VOE before and after the current value Io of the output line O is changed by the output current changing means 12.例文帳に追加

制御部１０は、出力ラインＯの電流値Ｉｏを変化させる出力電流変化手段１２を備えており、出力電流変化手段１２により出力ラインＯの電流値Ｉｏを変化させる前と後におけるセンサ出力Ｖ_OEの差ΔＶ_OEに基づいて故障判定を行う。 - 特許庁

Thus, the user can easily and visually recognize the opening IO to/from which the recording medium is inserted/ withdrawn in the plan view of the read driver mounted on an image data input device and comfortably insert the recording medium to the opening IO.例文帳に追加

これによって、画像データ入力装置に搭載された読取り駆動装置を上方から見下ろしたとき、記録媒体を挿抜するための開口ＩＯを視認し易いものとなり、記録媒体の前記開口ＩＯへの挿入操作を楽に行うことができる。 - 特許庁

Just after a power source is applied, storage nodes of all memory cells MC is at a 'L' level, an initial data signal of a logical level in accordance with connection relation between the memory cells MC and data input/output lines IO, /IO can be read out by selecting a desired memory cell MC.例文帳に追加

電源投入直後では全メモリセルＭＣの記憶ノードは「Ｌ」レベルになっているが、所望のメモリセルＭＣを選択することにより、そのメモリセルＭＣとデータ入出力線ＩＯ，／ＩＯとの接続関係に応じた論理レベルの初期データ信号を読出すことができる。 - 特許庁

In the crossbar switches L0 to L5, a routing table outputs an output port number and priority in arbitrating a crossbar switch, when indexed by a processor/IO node number of a transaction issuing origin and a processor/IO node number of a transaction transfer destination.例文帳に追加

クロスバスイッチ（Ｌ０〜Ｌ５）において、ルーティングテーブルはトランザクション発行元のプロセッサ／ＩＯノード番号とトランザクション転送先のプロセッサ／ＩＯノード番号で索引すると出力ポート番号とクロスバスイッチ調停時の優先度を出力する。 - 特許庁

The terminal part 4 includes a normal terminal 5 for connecting with a cell existing in an internal region 7 of the IO, wiring 6 as power supply wiring or ground wiring, the internal region 7 of the IO buffer, and a plurality of dummy terminals 8 connected with the wiring 6.例文帳に追加

端子部分４は、ＩＯの内部領域７に存在するセルと接続するためのノーマル端子５と、電源配線又はグランド配線である配線６と、ＩＯバッファの内部領域７と、配線６に接続された複数のダミー端子８とを有する。 - 特許庁

At least one power-supply pad VDD1 and one ground pad GND1 as well as a signal pad S1 which inputs/outputs a signal from and to the outside are arranged in a row on an IO buffer region in the direction perpendicular to a scribing line in the outer circumferential part of a chip which in the closest to the IO buffer region.例文帳に追加

電源パッドＶＤＤ１及びグランドパッドＧＮＤ１の少なくとも１つと、外部に対する信号を入出力する信号のパッドＳ１とを、ＩＯバッファ領域に最接近するチップ外周部分のスクライブライン１に垂直な方向で、該ＩＯバッファ領域内に一列に配置する。 - 特許庁

An interface gate circuit 54 comprises N-channel MOS transistors N8, N10 serially connected across a bit line BL and a global IO line GIO, and N-channel MOS transistors N12, N14 serially connected across a bit line /BL and a global IO line /GIO.例文帳に追加

接続ゲート回路５４は、ビット線ＢＬとグローバルＩＯ線ＧＩＯとの間に直列に接続されるＮチャネルＭＯＳトランジスタＮ８，Ｎ１０と、ビット線／ＢＬとグローバルＩＯ線／ＧＩＯとの間に直列に接続されるＮチャネルＭＯＳトランジスタＮ１２，Ｎ１４とを含む。 - 特許庁

To provide a semiconductor integrated circuit in which generation of leakage current is prevented while making available a pad of an IO block selected from at least two selection IO blocks, and to provide a testing method of the semiconductor integrated circuit, and semiconductor integrated circuit package in which the semiconductor integrated circuit is mounted.例文帳に追加

少なくとも２つの選択ＩＯブロックから選択したＩＯブロックのパッドの利用を可能にしながらリーク電流の発生が防止された半導体集積回路、その半導体集積回路の試験方法、およびその半導体集積回路が搭載された半導体集積回路パッケージを提供する。 - 特許庁

During a cooling operation to drive a compressor 41 and to cool air by an evaporator 45, an enthalpy ir of inside air and an enthalpy io of outside air are computed, the sizes of both computed enthalpies ir, io are compared, and switching of an inlet port is automatically controlled so as to bring in the air having a smaller enthalpy between the outside air and the inside air.例文帳に追加

圧縮機４１を駆動させて蒸発器４５により空気を冷却する冷房運転時には、内気のエンタルピーｉｒおよび外気のエンタルピーｉｏを演算し、演算された両エンタルピーｉｒ、ｉｏを大小比較し、吸込口モードの切り替えを、内気および外気のうちエンタルピーの小さい方の空気を導入するように自動制御する。 - 特許庁

At least three IO cells are held together and disposed as an IO cell for power supply or the ground, and an external connection pad for power supply or for the ground corresponding thereto is disposed in a region of an outermost pad line of the semiconductor chip or in a region including a region of an outermost pad line.例文帳に追加

少なくとも３つのＩＯセルがまとめられて、電源用もしくはグランド用のＩＯセルとして配置され、これに対応する電源用もしくはグランド用の外部接続パッドが、半導体チップの最も外側のパッド列の領域もしくは最も外側のパッド列の領域を含む領域に配置されている。 - 特許庁

An incorrect bus detection circuit 14 detects whether the connection of connected pins of the FPGAs 100, 200 is wrong based on the pin-to-pin connection information of FPGAs 100, 200 stored in a connection data holding ROM 11 and the pin setting information of the FPGAs 100, 200 acquired by an IO register serial read circuit 12 and an IO register referring memory 13.例文帳に追加

接続データ保持用ＲＯＭ１１に記憶されたＦＰＧＡ１００，２００のピンどうしの接続情報と、ＩＯレジスタ逐次読出回路１２，ＩＯレジスタ参照用メモリ１３で取得したＦＰＧＡ１００，２００のピンの設定情報とに基づいて、ＦＰＧＡ１００，２００の相互に接続されるピンの接続が誤接続であるか否かを不正バス検出回路１３で検出する。 - 特許庁

Either a method for directly performing access from a program executing part 7 to plant data 3a in an IO interface 3 connected to a system bus 4 during the execution of a control program 5a or a method for performing the update of a plan in a batch at an idle time after the completion of the execution of the control program 5a is selected as an IO interface access method for inputting and outputting plant data.例文帳に追加

プラントデータを入出力するためのＩＯインターフェースアクセス方法として、制御プログラム５ａを実行中にプログラム実行部７からシステムバス４に接続されたＩＯインタフェース３内のプラントデータ３ａを直接アクセスする方法と、制御プログラム５ａの実行完了後の空き時間にプランの更新を一括して行う方法のどちらかを選択できるようにしたものである。 - 特許庁

To provide an external bus interface, an LSI and an LSI system, wherein optimization of an electrical property such as current drive capability in an IO terminal is executed even when a plurality of external devices each having a different electrical property is connected.例文帳に追加

ＩＯ端子における電流駆動能力等の電気的特性の最適化を、電気的特性の異なる複数の外部デバイスが接続されている場合でも実施する外部バスインタフェース、ＬＳＩおよびＬＳＩシステムを提供する。 - 特許庁

This power unit is provided with a current detecting resistance R1 for converting output currents Io into a micro-voltage Vi, an arithmetic amplifier IC1 being a single power source for amplifying the micro-voltage Vi, and a display processing part for operating the digital display of output currents Io by using an output voltage Vo of the arithmetic amplifier IC1.例文帳に追加

電源装置は、出力電流Ｉｏを微小電圧Ｖｉに変換する電流検出抵抗Ｒ１と、微小電圧Ｖｉを増幅する単電源の演算増幅器ＩＣ１と、演算増幅器ＩＣ１の出力電圧Ｖｏを用いて出力電流Ｉｏのディジタル表示を行う表示処理部とを備えている。 - 特許庁

A distribution line within an unit for IO circuit and a distribution line within a unit for internal circuit are insulation separated, and each of the distribution line within an unit for IO circuit and the distribution line within a unit for internal circuit, includes a feeder end that is independent for each distribution line, for feeding these distribution lines from the outside.例文帳に追加

ＩＯ回路用のユニット内配電線と内部回路用のユニット内配電線とは絶縁分離されており、かつＩＯ回路用のユニット内配電線及び内部回路用のユニット内配電線のそれぞれには、それらの配電線に対して外部から給電するために、各配電線毎に独立した給電端が設けられている。 - 特許庁

A PCI bus controller 106 obtains data that an IO card 108 refers to by a CPU 101 and stores them inside and when a memory read transaction is performed by the IO card 108, data for the memory read transaction are sent from the PCI bus controller 106 to the IO card when stored in the controller 106 or obtained from the CPU 101 through a primary PCI bus when not.例文帳に追加

ＰＣＩバス制御装置１０６は、ＩＯカード１０８が参照するデータをＣＰＵ１０１より取得して内部に記憶し、ＩＯカード１０８によるメモリリードトランザクションがあった場合に、メモリリードトランザクションに対するデータがＰＣＩバス制御装置１０６の内部に記憶されていれば記憶されているデータをＩＯカードに送信し、内部に記憶されていなければプライマリＰＣＩバスを介してＣＰＵ１０１より取得する。 - 特許庁

An ON voltage V1 at a diode current Io is set lower than an energization start voltage Vbd of a body diode 2 of an SiC-MOSFET1 as shown in current voltage characteristic-1 of an SiC Schottky barrier diode 3.例文帳に追加

ＳｉＣショットキーバリアダイオード３の電流電圧特性−１に示すように、ダイオード電流Ｉｏでのオン電圧Ｖ１を、ＳｉＣ−ＭＯＳＦＥＴ１のボディーダイオード２の通電開始電圧Ｖｂｄより低く設定する。 - 特許庁

A bias circuit 5 supplying the bias current in proportion to an output current io is provided for the drive transistor P2 which drives an output transistor P1 in response to an output signal of an error amplifier circuit 4.例文帳に追加

誤差増幅回路４の出力信号に応じて出力トランジスタＰ１をドライブするドライブトランジスタＰ２に対して、出力電流ｉｏに比例したバイアス電流を供給するバイアス回路５を設けるようにした。 - 特許庁

An order terminal 2 having an order terminal function/an POS keyboard function integrated with each other is detachably provided as an IO device of the POS terminal device on the POS main body 1.例文帳に追加

オーダターミナル機能／ＰＯＳキーボード機能を一体にしたオーダターミナル２をＰＯＳ端末装置のＩＯ機器としてＰＯＳ本体１に着脱可能とする。 - 特許庁

During ID recognition, IO power is supplied via the IO power supply terminal, and a module ID selector 31 and an LSIID selector 32 output, via data terminals D0 to D7, the module ID appearing on each of the module ID forming terminals 33 and the LSIID appearing on each of the LSIID forming terminals 34.例文帳に追加

ＩＤの認識時には、ＩＯ電源端子を介してＩＯ電源を供給し、各モジュールＩＤ形成端子３３に現れるモジュールＩＤ、及び各ＬＳＩＩＤ形成端子３４に現れるＬＳＩＩＤを、モジュールＩＤセレクタ３１及びＬＳＩＩＤセレクタ３２がデータ端子Ｄ０〜Ｄ７を介して出力する。 - 特許庁

In response to detecting the failure in the first link, at an IO device end, the first set of lanes is switched with the second set of lanes for exchanging the second set of bussed bits between the first PCIE bridge and the first IO device over the second link using the second set of lanes.例文帳に追加

第１のリンクにおける故障の検出に応答して、第１のＰＣＩＥブリッジと第１のＩＯデバイスとの間で、第２のレーン・セットを用いて第２のリンクを介して第２のバス伝送ビット・セットを交換するために、ＩＯデバイス・エンドにおいて、第１のレーン・セットを第２のレーン・セットにスイッチする。 - 特許庁

This PLC device 10 is equipped with an IO module 11 for signal input, a sound data storage part 13 which stores sound data, and a PLC body part 12 which reads the sound data out of the sound data storage part 13 according to a signal inputted to the IO module or a signal generated in a program processing stage.例文帳に追加

本発明のＰＬＣ装置１０は、信号入力用のＩＯモジュール１１と、音データを記憶する音データ記憶部１３と、ＩＯモジュールに入力された信号またはプログラム処理過程で発生する信号に基づいて音データ記憶部１３から音データを読出すＰＬＣ本体部１２と、を備えている。 - 特許庁

The server 13 derives an estimated print completion time Tp of each printing apparatus 11 for image printing by the order information Io, according to the order information Io and the operating status of each printing apparatus 11, and transfers printing apparatus information Ip including such estimated print completion times Tp and the installation positions of the printing apparatuses 11 to the digital camera 10.例文帳に追加

サーバ１３は、注文情報Ｉｏ、および各プリント装置１１の動作状況に基づいて、注文情報Ｉｏを受けて画像のプリントを行う場合の各プリント装置１１におけるプリント完了予定時間Ｔｐを導出し、プリント完了予定時間Ｔｐ、およびプリント装置１１の設置箇所を含むプリント装置情報Ｉｐをデジタルカメラ１０に転送する。 - 特許庁

To provide a noise reduction circuit for a semiconductor device that can reduce a high level noise caused by concentrated flowing of a momentary transient current (peak current) through power lines of IO buffers when many outputs are inverted in each semiconductor, using the IO buffer with an output in a plurality of bits and capable of a high output current capability, such as a data control circuit for plasma display and liquid crystal display.例文帳に追加

プラズマ表示や液晶表示のデータ制御回路のような複数ビットの出力をもち、出力電流能力の高いＩＯバッファを使用している半導体で出力の多数が反転した場合、出力ＩＯバッファで瞬間的な過渡電流(ピーク電流)が電源線に集中的に流れることにより発生する大きなノイズを低減する半導体装置のノイズ低減回路を提供する。 - 特許庁

The catalyst for producing a polyurethane foam comprises a salt (IO) of an imidazole-based compound of a specific structure and an organic acid and a salt (CA) of a cycloamidine of a specific structure and an acid.例文帳に追加

特定構造のイミダゾール系化合物とと有機酸との塩（ＩＯ）、及び特定構造のシクロアミジンと酸との塩（ＣＡ）を含むことを特徴とするポリウレタンフォーム製造用触媒を用いる。 - 特許庁

Also, an input signal from an input terminal TI, to which the signal line L is connected, is latched by a latch circuit LT in a power supply signal ending timing and is outputted to an IO port 13.例文帳に追加

また信号線Ｌが接続された入力端子ＴＩからの入力信号を、通電信号の終了タイミングでラッチ回路ＬＴにラッチさせＩＯポート１３に供給する。 - 特許庁

To solve the problem that an accurate time stamp could not be given to an input/output data change of a field equipment because of a communication delay of an IO bus.例文帳に追加

ＩＯバスの通信遅延などにより、フィールド機器の入出力データ変化に対して正確なタイムスタンプを付与することが出来なかったという課題を解決する。 - 特許庁

At the pattern decision part 51, an estimated value of the current of a reactor 14 is decided based on an output current value Io, an output voltage Vo, a power source voltage Vs, and carrier frequency ω of a PWM signal (H, L).例文帳に追加

パターン決定部５１により、リアクトル１４の電流の推定値を、出力電流値Ｉｏ、出力電圧Ｖｏ、電源電圧Ｖｓ、ＰＷＭ信号（Ｈ，Ｌ）のキャリア周波数ωに基づき決定する。 - 特許庁

The output-current limiter circuit 75 is added between a terminal 50 to which a voltage Vi is input in proportion to an output current Io and an inverting amplifier circuit 64 of an error amplifier circuit 65.例文帳に追加

出力電流Ｉｏに応じた電圧Ｖｉが入力される端子５０と誤差増幅回路６５の反転増幅回路６４との間に出力電流制限回路７５を付加する。 - 特許庁

The BIOS has an ACPI (advanced configuration and power interface) for notifying an OS of information for using an extended IO (input/output) space, and initializes a chipset and a PCI (peripheral component interconnect) card.例文帳に追加

ＢＩＯＳは、拡張ＩＯ空間を使う為の情報をＯＳに通知するＡＣＰＩを保有すると共に、チップセット及びＰＣＩカードを初期化する。 - 特許庁

To provide a probe card and an inspection method, allowing reduction of excess man-hours caused by an alignment failure of the probe card generated by reduction of the area or a pitch of an IO pad, or electroconductivity failure between the probe card and a wafer.例文帳に追加

ＩＯパッドの小面積化、狭ピッチ化により発生するプローブカードのアライメント不良、プローブカードとウエーハの導通不良により生じる余分な工数を削減出来るプローブカードおよび検査方法を提供する。 - 特許庁

The access analysis circuit can select either an internal RAM 119 incorporated in the device, an external RAM 11, or an IO device 14 as the storage destination of the access analysis result.例文帳に追加

アクセス分析回路は、アクセス分析結果の保存先として、デバイスに内蔵される内部ＲＡＭ１１９、外付けＲＡＭ１１、ＩＯデバイス１４の何れかを選択可能である。 - 特許庁

A guest physical address is converted into a host physical address by way of a temporary address that is a virtual address, by using an address conversion mechanism in an IO device and an address conversion mechanism in a chipset in combination.例文帳に追加

ＩＯデバイス内のアドレス変換機構とチップセット内のアドレス変換機構を併用し、ゲスト物理アドレスからホスト物理アドレスへの変換を行う際には、仮想的なアドレスである仮アドレスを経由する。 - 特許庁

For example, a user inputs a write command from an IO terminal 42 and inputs a write address indicating a region in the first block from an AD terminal.例文帳に追加

例えば、ユーザは、ＩＯ端子４２から書込みコマンドを入力し、ＡＤ端子から第１ブロック内の領域を示す書込みアドレスを入力する。 - 特許庁

An output current Io will be a current corresponding to a relative difference between the photocurrent I0 of the pixel circuit of interest and the current I3 corresponding to an average quantity of light received at adjacent pixels.例文帳に追加

出力電流Ｉｏは、自身の光電流Ｉ０と周辺画素での平均受光量に応じた電流Ｉ３との相対的な差に応じた電流となる。 - 特許庁

An IO side circuit 2 is provided with the processing part 20, and the processing part 20 is connected through a signal level converting circuit 4 with a personal computer by an RS-232C line.例文帳に追加

ＩＯ側回路２に処理部20を設けると共に、処理部20とパソコンとを信号レベル変換回路４を介してＲＳ−２３２Ｃ回線で接続する。 - 特許庁

An output current Io is then calculated from the calculated duty ratio and average voltage value, and an output voltage Vo detected by the output voltage detection circuit 22.例文帳に追加

そして、算出されたデューティ比と、電圧平均値と、出力電圧検出回路２２で検出された出力電圧Ｖｏとに基づいて、出力電流Ｉｏを算出する。 - 特許庁