「Bit data」に関連した英語例文の一覧と使い方(104ページ目) - Weblio英語例文検索

Consequently, the data packet can be reproduced on the receiving side at the same timing as that on the transmitting side by simply imparting one piece of positional information to a plurality of data packets even if the time interval of a data packet reproduced on the receiving side does not have a constant period in a bit stream inputted to the transmitting side.例文帳に追加

これにより、送信側に入力されるビットストリームにおいて受信側で再生するデータパケットの時間間隔が一定の周期を有していなくとも、複数のデータパケットに対して１つの位置情報を付与するだけで、受信側では送信側と同じタイミングでデータパケットを再生することができるようになる。 - 特許庁

Corresponding to the bit value of transmission data branching off by a transmission control circuit 11, an address forming circuit 12 forms addresses and outputs them and lets the spread signal memory 13 output the spread signal data of a first to a 256th sample or the spread signal data of a 128th to a 256th sample, and a first to a 127th sample.例文帳に追加

アドレス生成回路１２は、送信制御回路１１により分岐された送信データのビット値に応じて、アドレスを生成出力し、拡散信号メモリから、第１から第２５６サンプルまで、または、第１２８から第２５６サンプルまでと第１から第１２７サンプルまでの拡散信号データを出力させる。 - 特許庁

When it is discriminated that the quantity of the encoded data whose compression is nearly a half exceeds the storage capacity of the memory 112, the shift amount by the bit shifters 106, 107 is doubled to double the compression rate and the encoded data at the double compression rate stored in the memory 110 are transferred to the memory 112, in which the data are stored.例文帳に追加

圧縮率がほぼ半分の符号化データの量がメモリ１１２の記憶容量を越えると判定すると、ビットシフト器１０６，１０７のシフト量を倍にして圧縮率を倍にするとともに、メモリ１１０に記憶されている倍の圧縮率の符号化データをメモリ１１２に転送して記憶させる。 - 特許庁

The portable electronic equipment is provided with: a latch circuit 160 which makes the bit number of writing data width into the display RAM 140 in a display controller 100 an integral multiple of the writing data width supplied from an external microprocessor 53 or the like and holds a writing data into the display RAM; and a register for setting an operation mode.例文帳に追加

表示制御装置（１００）内部の表示ＲＡＭ（１４０）への書込みデータ幅（ビット数）を、外部のマイクロプロセッサ（５３）などから供給される書込みデータ幅の整数倍とするとともに、表示ＲＡＭへの書込みデータを保持するラッチ回路（１６０）と動作モードを設定するレジスタとを設ける。 - 特許庁

Further, it is determined whether or not the bit values of the first PN series are used as matrix constitution data according to the address values of the second PN series, so matrix constitution information and PN-series data never match each other to actualize a data processing system of high safety which is enhanced in difficulty in analysis.例文帳に追加

また、第１ＰＮ系列のビット値は、第２ＰＮ系列のアドレス値に応じてマトリクス構成データとしての利用の有無が決定される構成としたのでマトリクス構成情報とＰＮ系列データとは一致することがなく解析困難性を高めた安全性の高いデータ処理システムが実現される。 - 特許庁

When inspecting an inspection object device equipped with three output ports 4, 6, 8 for outputting gradation data (digital data) in each color of R, G, B, output voltages in each of three output terminals for outputting data of the same bit from each output port are combined, and the synthesized voltage is measured in three times.例文帳に追加

Ｒ，Ｇ，Ｂの各色毎に階調データ（デジタルデータ）を出力する３つの出力ポート４、６、８を備えた検査対象機器を検査する際には、各出力ポートで同一ビットのデータを出力する３つの出力端子毎に出力電圧を合成し、その合成電圧を３回測定する。 - 特許庁

The multivalued data having information bits converted from binary data and expressed in n bits (integer n≥2) are multivalued following a rule to change 1 bit when comparing the binary data of n bits corresponding to k-th and (k-1)-th level Mk, Mk-1 among levels of n-th power of 2 (n-th power of 2≤k≤2).例文帳に追加

２値データを変換した１つの情報ピットがｎビット（ｎ≧２である整数）で表される多値データが、２のｎ乗個あるレベルのｋ番目と（ｋ−１）番目にあたるレベル値Mｋ、Mｋ−１（但し、２≦ｋ≦２のｎ乗）にそれぞれ対応するｎビットの２値データを比較した場合、1ビットだけ異なるような規則によって多値化する。 - 特許庁

This test is provided with a decoder 22, a CPU (comparison judgment circuit) 23, and a set value input part 25, and it extracts a C-Bit data and header data Pa, Pb, Pc, and Pd from an IEC61937 standard signal, and judges whether or not the data are normal (that is, judges whether or not the IEC61937 standard signal).例文帳に追加

デコーダ２２と、ＣＰＵ（比較判定回路）２３と、設定値入力部２５とを備えて、ＩＥＣ６１９３７規格信号中からのＣ−ＢｉｔデータおよびヘッダデータＰａ，Ｐｂ，Ｐｃ，Ｐｄの抽出と、それらデータの良否の判定（ひいてはＩＥＣ６１９３７規格信号の良否の判定）を装置で行うことができる。 - 特許庁

In reading the data, it is calculated how many bites of data are read from the buffer memory 1a by counting the number of reading times by using a reading counter 3a, and the empty bit of the FIFO block register, which becomes an object when all the data of FIFO block being accessed are read, is set empty.例文帳に追加

データの読み出しを行う時、読み出しカウンタ３ａを用いて読み出しをおこなった回数をカウントしてバッファメモリ１ａから何バイトのデータを読み出したかを算出し、アクセスをおこなっているＦＩＦＯブロックのデータがすべて読み出されると対象となるＦＩＦＯブロックレジスタのＥＭＰＴＹビットをＥＭＰＴＹに設定する。 - 特許庁

A storage section of even data in which data of a bit read out first are included such as the memory cell array SAe and the like is arranged to a side closing to an input/output pad PA, at the time of read-out, the first read-out data are transmitted always to the multiplexer MUX through a shorter wiring from a parallel-serial conversion circuit.例文帳に追加

メモリセルアレイＳＡｅ等、一番最初に読み出すビットのデータが含まれるｅｖｅｎデータの記憶部を入出力パッドＰＡに近い側に配置し、読出時には一番最初の読出データを常にパラレル−シリアル変換回路からの配線が短い方を介してマルチプレクサＭＵＸへ伝達する。 - 特許庁

The read of FIFOs 41 to 44 is processed in a time 1/4 time as long as a write time T and after a rearranging circuit 45 rearranges read data of respective channels to a 32-bit width so that the data will not be discontinuous, the data are written to one buffer on a write side between buffers 46 and 47 for PCI bus transfer.例文帳に追加

ＦＩＦＯ４１〜４４の読み出しは書き込み時間Ｔの１／４の時間で処理し、読み出した各チャンネルのデータを不連続にならないように、並べ替え回路部４５により３２ビット幅に並べ替えられてからＰＣＩバス転送用のバッファ４６及び４７のうち、書き込み側となっている一方のバッファに書き込む。 - 特許庁

A data line-driving circuit 140 includes: an X shift register 142 which selects, in prescribed order, blocks in which data lines 114 are collected for every eight lines, in the period of time in which scanning lines 112 are selected; and A/D conversion circuits 144 which convert the voltages of analog signals An supplied to a signal line 152 to 8-bit data bits.例文帳に追加

データ線駆動回路１４０は、走査線１１２が選択される期間にデータ線１１４を８本毎にまとめたブロックを、所定の順番で選択するＸシフトレジスタ１４２と、信号線１５２に供給されたアナログ信号Ａnの電圧を８ビットのデータビットに変換するＡ／Ｄ変換回路１４４とを含む。 - 特許庁

The space layout device is equipped with a server 1 to which article data and image data of newspaper are inputted, a composition terminal 2 which composes part of space, a space expansion device 3 which converts newspaper space into binary bit map data, and an output device 4 which outputs an image of the whole space on photosensitive paper, a film, etc.例文帳に追加

本発明の紙面レイアウト装置は、新聞の記事データや画像データが入力されるサーバ１と、新聞紙面を部分的に組版する組版端末２と、新聞紙面を２値のビットマップイメージデータに変換する紙面展開装置３と、紙面全体の画像を印画紙やフィルム等に出力する出力装置４とを備える。 - 特許庁

Then the encoding apparatus allocates a bit budget to entire video data stored in a system in response to a change in a video recording time, extracts the complexity of frames on the basis of a difference between pixels configuring the current video data and the previously encoded video data and decides a quantization rate by using the extracted complexity.例文帳に追加

そして、ビデオ記録時間の変化に応答してシステムに貯蔵されるビデオデータの全体ビット予算を割り当て、現在の映像データと、以前に符号化された映像データを構成する画素間の差に基づきフレームの複雑度を抽出し、抽出された前記複雑度値を用いて量子化率値を決定する。 - 特許庁

The processing by the create function module group 411 unifies a data format into the bit map data format independently of an input device, and the edit function module group 412 applies processing of numbering pages or organizing original images of a plurality of pages into one paper size to the image data with the unified format for an arbitrary job.例文帳に追加

クリエイト機能モジュール群４１１での処理により、入力装置によらず、データフォーマットがビットマップデータに統一され、エディット機能モジュール群４１２は、任意のジョブについて、この統一フォーマットの画像データに対し、頁付け又は複数頁分の原稿画像を１枚の用紙サイズに集約する処理等を行う。 - 特許庁

Pixel data for such specified objects may be encoded using the appropriate object-specific threshold halftone lookup table into one of two multi-bit values, which serve to increase the frequency of repetitive or redundant encoded data and permit efficient compression by algorithms that exploit data repetition and/or redundancy.例文帳に追加

このような特定のオブジェクトによる画素データは、適当なオブジェクト‐特定の閾値中間調参照表を用いて、２個の多ビットの値の一つに符号化でき、繰り返し又は冗長な符号化データの頻度を増大し、データ繰り返し及び／又は冗長性を利用するアルゴリズムによる効率的な圧縮を可能にする。 - 特許庁

When the abnormality is recognized on the data recorded on at least one side of the magnetic card among the respective data including the intrinsic information on the magnetic card recorded on both sides of the magnetic card which is read out by a magnetic card reader, the data in which the abnormality is recognized, are displayed by the bit image on a display part 5 as the error information E.例文帳に追加

磁気カードリーダによって読み取られた磁気カードの両面に記録されたその磁気カードの固有情報を含む各データの内、少なくとも磁気カードの一方の面に記録されたデータについて異常が認められた場合には、その異常が認められたデータをエラー情報Ｅとして表示部５にビットイメージで表示する。 - 特許庁

When the transmitting audio data STL is 16-bit LPCM audio data, a separating part 205 separates all bits as a first audio data STL-U, a transmission path A modulating part 206 generates a transmitting signal STa of the first mode and a communication I/F 208 transmits this signal through a transmission path 400A.例文帳に追加

送信音声データＳＴＬが１６ビットＬＰＣＭ音声データであるとき、分離部２０５は全ビットを第１の音声データＳＴＬ-Uとして分離し、伝送路Ａ変調部２０６で第１の形態の伝送信号ＳＴａを生成し、通信Ｉ／Ｆ２０８により伝送路４００Ａを通じて送信する。 - 特許庁

The method is equipped with a step for making a first and a second transistors in an OFF state by inactivating a word line and a step for sequentially shifting the scan data inputted from a scan data input terminal to a memory cell arranged at a scan data output terminal side via a first and a second shift bit lines.例文帳に追加

ワード線を不活性化することにより、第１及び第２のトランジスタをオフ状態にするステップと、スキャンデータ入力端子から入力されるスキャンデータを、第１及び第２のシフトビット線を介して、スキャンデータ出力端子側に位置するメモリセルに順次シフトするステップとを備えることを特徴とする。 - 特許庁

When the data are transferred in the block mode by a transmission controller, the data corresponding to a start bit are set at 1 with the data corresponding to the 2nd and 3rd bits set at 1 respectively.例文帳に追加

ブロックモードは、所定の長さのシリアルデータを転送するときに、転送するデータを複数のブロックに区分し、始めにどのブロックを転送するのかを示す情報であるブロック情報を送信し、続いてそのブロック情報によって特定されたブロックに含まれるデータを送信することによりデータを送受するモードである。 - 特許庁

In the ferroelectric memory device, an operation process to execute any one of data read, data rewrite, or data write is repeatedly performed to at least one selected cell 18a of a plurality of ferroelectric memory cell 18 formed at each intersection point of a plurality of word lines 14 and a plurality of bit lines 16.例文帳に追加

強誘電体記憶装置では、複数のワード線１４及び複数のビット線１６の各交点に形成される複数の強誘電体メモリセル１８の少なくとも一つの選択セル１８ａに対して、データ読み出し、データ再書き込み及びデータ書き込みのいずれか一つを実施する動作工程が繰り返し行われる。 - 特許庁

In the lighting apparatus 1, (2^m-1) grayscale frame data fr, supplied to a controller 3, are divided by a division number D, and the D pieces of (2^m-1) grayscale frame data frd are transferred to the m-bit grayscale memory 7 of an LED driver IC 5 within a transfer cycle of one frame data.例文帳に追加

電光表示装置１では、制御器３に供給される(２^m−１)階調のフレームデータｆｒを分割数Ｄで分割し、これらＤ個の(２^m−１)階調の各分割フレームデータｆｒｄを、１フレームデータの転送周期内でＬＥＤドライバＩＣ５のｍビットの階調メモリ７に転送している。 - 特許庁

An exclusive OR circuit 18 for receiving an output PN pattern signal (PNSCR) from a scramble pattern generating circuit 14 descrambles received data (RXD), a 1-bit error correction circuit 26 applies CRC error correction processing to the descrambled and parallel-converted data, and data (P_DATASEC) in 160 bits subjected to scramble processing are fed to a parallel exclusive OR (EXOR) circuit 40.例文帳に追加

受信データ(RXD)がスクランブルパターン発生回路14からの出力PNパターン信号(PNSCR)が入力される排他的論理和回路18にてスクランブル解除され、これをパラレル化したデータが１ビット誤り訂正回路26にてCRC誤り訂正処理されて、スクランブル処理が施されている160ビットのデータ(P_DATASEC)が並列排他論理和(EXOR)回路40に供給される。 - 特許庁

An exemplary method includes collecting event counts at variable bit offsets, desired time offsets within one or more bit periods and within a voltage region of interest; removing non-data dependent effects from the counts; generating a composite diagram of the desired time offsets within the one or more bit periods of interest and desired voltage offsets within the voltage region of interest; and displaying the composite diagram.例文帳に追加

方法は、可変ビットオフセット、１或いはそれ以上のビット期間範囲内の所望の時間オフセット及び所望の重要電圧領域において、事象カウントを収集し、該カウントから非データ依存効果を除去し、１或いはそれ以上の重要ビット領域範囲内における所望の時間オフセット及び所望の重要電圧領域範囲内における所望電圧オフセットの合成ダイヤグラムを生成し、表示することを含む。 - 特許庁

The method includes collecting event counts at variable bit offsets, desired time offsets within one or more bit periods and within a voltage region of interest; removing non-data dependent effects from the counts; generating a composite diagram of the desired time offsets within the one or more bit periods of interest and desired voltage offsets within the voltage region of interest; and displaying the composite diagram.例文帳に追加

方法は、可変ビットオフセット、１或いはそれ以上のビット期間範囲内の所望の時間オフセット及び所望の重要電圧領域において、事象カウントを収集し、該カウントから非データ依存効果を除去し、１或いはそれ以上の重要ビット領域範囲内における所望の時間オフセット及び所望の重要電圧領域範囲内における所望電圧オフセットの合成ダイヤグラムを生成し、表示することを含む。 - 特許庁

The data processor comprises a semiconductor storage device equipped with a precharge period detection circuit which detects a potential of a bit line at the end of a precharge to the bit line and discriminates whether or not the precharge period is in the prescribed period by whether the potential of the bit line has reached the prescribed potential, and a control circuit to reset the CPU operation when the precharge period is out of the prescribed period.例文帳に追加

ビット線に対するプリチャージ終了時に前記ビット線の電位を検出し、該ビット線の電位が所定の電位に到達しているか否かでプリチャージの期間が所定の期間内であるか否かを判別するプリチャージ期間検出回路を備えた半導体記憶装置と、プリチャージの期間が所定の期間外である場合にＣＰＵの動作をリセットさせる制御回路とを有する構成とする。 - 特許庁

The program method includes a step in which the selected row and a memory cell connected to the first or second bit line are programmed by multi-bit data, and a step in which a row positioned at an adjacent position of the selected row and the programmed memory cell connected to the first or the second bit line are reprogrammed so that a read margin between adjacent states reduced due to high temperature stress is increased.例文帳に追加

本発明に係るプログラム方法は、選択された行及び前記第１または第２ビットラインに接続されたメモリセルをマルチビットデータでプログラムする段階と、高温ストレスによって減少する隣接した状態の間の読み出しマージンが増加するように、前記選択された行の隣に位置した行及び前記第１または第２ビットラインに接続されたプログラムされたメモリセルを再プログラムする段階とを含む。 - 特許庁

At the time of reading out a bit map image stored on a hard disc 112 while analyzing through a control program stored in an ROM 106 and transferring the bit map image to a printer engine 110, a CPU 105 controls start of transferring the developed and stored bit map data to the printer engine 110 based on a different print start request for the printer engine 110 specified by a user.例文帳に追加

ＣＰＵ１０５がＲＯＭ１０６に記憶される制御プログラムにより解析してハードディスク１１２に蓄積されたビットマップイメージを読み出してプリンタエンジン１１０に転送する際に、ユーザにより指定されるプリンタエンジン１１０に対する異なる印刷開始要求に基づき、展開された後蓄積されているビットマップイメージのプリンタエンジン１１０への転送始動を制御する構成を特徴とする。 - 特許庁

The convolution circuit performing convolutional operation on a digital signal being given comprises a section for splitting each amplitude data of the digital signal into a plurality of bit regions to create a plurality of split data, a section for performing predetermined time sharing convolutional operation on each amplitude data for every split data, and a section for coupling the split data outputted from the operating section for every amplitude data.例文帳に追加

与えられるデジタル信号に対して畳み込み演算を行う畳み込み演算回路であって、デジタル信号のそれぞれの振幅データを、複数のビット領域に分割した複数の分割データを生成するデータ分割部と、それぞれの振幅データに対して、分割データ毎に時分割で所定の畳み込み演算を行い出力する演算部と、演算部が出力する分割データを、振幅データ毎に結合する結合部とを備える畳み込み演算回路を提供する。 - 特許庁

A stream data determiner 106 manages an aggregation of packets having the same packet header as a packet group on the basis of a result of classification by the calculator 102, and determines whether or not a band should be ensured to transmit the data on the basis of the bit rate of the packet group.例文帳に追加

ストリームデータ判断部１０６は、フロー番号計算部１０２による分類結果に応じて、同じパケットヘッダを有するパケットの集合をパケット群として管理し、パケット群のビットレートに応じて、帯域を確保して伝送すべきか否かを判断する。 - 特許庁

In this case, an apparatus 21 disclosed herein attaches stuffing bits (0 bit) 22 to the ES signal 21 by that much of deficient data to produce an ES signal 31 with a data size equivalent to 25 Mbps, adds a TS header 32 to the ES signal 31 to produce a TS signal, and transmits the TS signal.例文帳に追加

この場合、装置２１は、ES信号２1に対して、データの不足分だけスタッフィングビット（0bit）２２を付加することで、25Mbps相当のデータサイズを有するES信号３１を生成し、そのES信号３１に対してTSヘッダ（TS Header）３２を付加してTS信号を生成し、そのTS信号を送信する。 - 特許庁

To maintain a positional relation between drawn figures without causing the shift of the figures in drawing positions when the figures are rotated even when drawn figures need to be rotated to obtain graphic data in a bit map format from graphic data in vector format.例文帳に追加

ベクトル形式の図形データからビットマップ形式の図形データを得るのにあたり、描画図形の回転が必要となる場合であっても、回転させないときと図形の描画位置にずれが生じてしまうことなく、図形間の位置関係を保てるようにする。 - 特許庁

An integral processing unit 2 obtains bit map image data B1 denoting a composited image and mask image data M1 representing an area of an illustration image in the composited image based on the edited image file F0 to generate an edited image file F1 from them.例文帳に追加

統合処理装置２において編集画像ファイルＦ０に基づいて合成画像を表すビットマップイメージデータＢ１および合成画像におけるイラスト画像の領域を表すマスク画像データＭ１を得、これらにより編集画像ファイルＦ１を作成する。 - 特許庁

If the additional data can be accommodated, the encoding data processing apparatus is operable to change selected macroblocks in the image frame to represent the visible watermark, and to generate a bit pattern representing the macroblocks in the original image frame which have changed for representing the visible watermark.例文帳に追加

追加的データを収容できる場合、データ符号化処理装置は、画像フレームの選択されたマクロブロックを、可視ウォータマークを表すように変更し、可視ウォータマークを表すために変更された元の画像フレーム内のマクロブロックを表すビットパターンを生成する。 - 特許庁

Paper document read data is stored in a bit map memory, and a character, pattern, image or the like of the memory data is recognized for each specific area, and the result is compared with a corresponding part of the format information to determine whether the paper document is of the scheduled kind or not.例文帳に追加

紙文書読取データをビットマップメモリに記憶した上で、各特定領域についてのメモリデータの文字，パターン，イメージなどを認識し、その結果とフォーマット情報の対応部分とを比較してその紙文書が予定種類のものであるかどうかを判断する。 - 特許庁

When the existence of copyright is written in the extended property information of picture data based on a hierarchical data format (step S603), a gradation reducing instruction signal is outputted in step S604 and the dither parameter of minimum resolution for one bit is set up in step S605.例文帳に追加

階層化データフォーマットによる画像データについて、その拡張プロパティ情報に著作権を有する旨が記載されている場合(ステップS603)には、ステップS604で階調低下命令信号を出力し、ステップS605で1ビット用の最低解像度のディザパラメータをセットする。 - 特許庁

To realize a non-volatile semiconductor memory and its data write-in method in which erroneous write-in of data can be prevented at the time of write-in operation though memory cell array constitution of a shared bit line type is adopted, while operation margin can be enlarged.例文帳に追加

シェアードビット線型のメモリセルアレイ構成を採用しつつも、書き込み動作時にデータの誤書き込みを防止することができると共に、動作マージンを大きくすることができる不揮発性半導体記憶装置およびそのデータ書き込み方法を提供する。 - 特許庁

There are arranged on the same substrate an image controller for converting image data from an external device into bit map data for on/off modulation of laser light, a semiconductor laser 22c for emitting laser light, and a laser driving part 22b for controlling driving of the semiconductor laser 22c.例文帳に追加

外部装置からの画像データをレーザ光をon/off変調させるためのビットマップデータに変換するイメージコントローラと、レーザ光を発射する半導体レーザ２２ｃと、半導体レーザ２２ｃの駆動を制御するレーザ駆動部２２ｂと、を同一基板上に配置した。 - 特許庁

To provide a data transmission system capable of transmitting video data having a converted bit rate by a transcoding system using a radio LAN, flexibly dealing with a band variation with time and avoiding a communication failure generated by an interference radio wave.例文帳に追加

トランスコーディング方式によりビットレート変換された映像データを無線ＬＡＮを利用して伝送可能で、時間的帯域変動に柔軟に対応できるとともに妨害電波等により生じうる通信障害を回避できるデータ伝送システムを提供する。 - 特許庁

A threshold value generating section 100 receives addresses X and Y for designating the least significant 5 bit data D of input pixel data and the position in three kinds of offset matrixes and delivers a threshold value Th+To corresponding to these input values to an error diffusing section 101.例文帳に追加

閾値発生部１００は、入力画素データの下位５ビットデータＤおよび３種類のオフセットマトリクス内での位置を指定するためのアドレスＸおよびＹを入力し、これらの入力値に応じた閾値Ｔｈ＋Ｔｏを誤差拡散処理部１０１に出力する。 - 特許庁

In an authentication circuit constituted on the basis of an operation algorithm of MD5 or SHA1 which is one of the hash functions, the operation by a message block segmented from an authentication range of received data or transmitted data and by a 128-bit hash value is repeated for 64 steps.例文帳に追加

ハッシュ関数の一つであるＭＤ５又はＳＨＡ１の演算アルゴリズムに基づいて構成された認証回路であり、受信データ又は送信データの認証範囲から切り出されたメッセージブロックと１２８ビットのハッシュ値とによる演算を６４ステップ繰り返す。 - 特許庁

When a memory cell at the left end is selected, data read out on bit lines BL, BL bar are inputted through a PMOS transistor T to the first local sense amplifiers and a sense output is placed on the read data bus.例文帳に追加

図中左端のメモリセルが選択されると、ビット線ＢＬ，ＢＬバー上の読み出しデータはＰＭＯＳトランジスタＴを通して第１ローカルセンスアンプに入力され、これが第１、第２ローカルセンスアンプでセンスされて、そのセンス出力が読み出しデータバスに出力される。 - 特許庁

Cellular arrays at a high operating rate many numbers of which are connected in parallel are realized by localizing data transfer through direct allocation of control / data flow graph and decreasing the area of a wire module and the delay through connection limited to four adjacent neighboring cells and a bit serial architecture.例文帳に追加

コントロール／データフローグラフの直接アロケーションによりデータ転送を局所化するとともに、隣接４近傍セルに限定した接続と、ビットシリアルアーキテクチャにより配線モジュールの面積と遅延を減少し、高稼働率で高並列なセルラアレーを実現する。 - 特許庁

Filter response waveform data which is the filter response waveform data of the FIR filter with j tap, 1/2^i oversampling and whose sampling timing is shifted by every 1/2^k of an oversampling period is stored in a filter pattern storage memory 7 for each pattern which a signal with j bit structure can take.例文帳に追加

フィルタパターン格納メモリ7には、jタップ、1/2^iオーバサンプリングのFIRフィルタのフィルタ応答波形データであって、jビット構成の信号が取り得る各パターン毎に、オーバサンプリング周期の1/2^kずつサンプリングタイミングをずらしたフィルタ応答波形データが格納されている。 - 特許庁

Then, the control section 101 calculates recordable time in accordance with residual capacity of a recording medium which records video data, and a recording bit rate of the video data, and also calculates recordable frequency for the cut of predetermined imaging in accordance with the calculated recordable time and the obtained time length.例文帳に追加

その後、映像データを記録する記録媒体の残容量と映像データの記録ビットレートとから撮影可能時間を算出するとともに、算出した撮影可能時間と取得した時間長から、撮影を予定するカットの撮影可能回数を算出する。 - 特許庁