「CMP」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

In a plurality of lots of which one lot is constituted of a plurality of wafers, CMP process is carried out for Δt(n) time to all of a plurality of wafers constituting an n-th lot, and a removal amount ΔToxP(n) of a polishing film on the wafer is obtained.例文帳に追加

１ロットが複数枚のウェーハより構成される複数のロットのうちで、ｎ番目のロットを構成する複数枚のウェーハに対して全てΔｔ（ｎ）時間の間ＣＭＰ工程を行い、前記ウェーハ上の被研磨膜の除去量ΔＴｏｘＰ（ｎ）を求める。 - 特許庁

When this is used to diamond dresser for CMP, the TiN or TiC content should preferably be not less than, 90% because not only a grain retaining force but an anti-corrosion property is of important as the properties required of the binder.例文帳に追加

ＣＭＰ用ダイヤモンドドレッサーとして用いる場合には、結合材に要求される性能が、ダイヤモンド砥粒の保持力だけでなく、耐食性も重要視されるので結合材の主成分である、ＴｉＮ又はＴｉＣは９０％以上とすることが好ましい。 - 特許庁

To provide a slurry for chemical and mechanical polishing, capable of achieving both of a high polishing rate and low erosion and so capable of forming high-performance wiring at a low cost, and to provide a method for producing semiconductor devices using CMP(Chemical Mechanical Polishing) utilizing the slurry.例文帳に追加

高研磨速度及び低エロージョンの両方が実現でき、その結果、低コストで高性能な配線を形成することができる化学的機械的研磨用スラリ及びこのスラリを使用したＣＭＰを用いた半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device manufacturing method which removes an affected layer on an insulating layer and metal wiring after a wiring metal is removed by CMP method, inhibits a rise of wiring resistance and leakage between wiring, and improves a dielectric break-down resistance.例文帳に追加

ＣＭＰ（化学的機械研磨）法による配線金属除去後の絶縁膜および金属配線上の変質層を除去し配線抵抗の上昇、配線間リークを抑制し、絶縁破壊耐性を向上させる半導体装置の製造方法を提供する。 - 特許庁

To prevent excessive polishing (dishing) of a large-area pattern from occurring at polishing of a metal film, when in a process for manufacturing a semiconductor device, the metal film formed on an insulating film comprising a groove is polished by CMP method to form a damascene wiring.例文帳に追加

半導体装置の製造工程において、溝を設けた絶縁膜上に成膜した金属膜をＣＭＰ法により研磨してダマシン配線を形成するに当たり、上記金属膜の研磨時に発生する大面積パターンの過剰研磨（ディッシング）を防止する。 - 特許庁

An exposure process for patterning for making the area of the SiO_2 film to be polished by CMP uniform and exposure for patterning for imparting step-difference to an alignment mark are covered by the same exposure, thereby reducing the number of times of exposure processing to two.例文帳に追加

あるいは、ＣＭＰで研磨するＳｉＯ_2膜の面積を揃えることを目的としたパターニングのための露光工程と、アライメントマークに段差を持たせることを目的としたパターニングのための露光を同一露光で賄うことで、露光工程の回数を２回に低減する。 - 特許庁

The gate electrode 6 is composed of silicide formed by removing one portion of a mask layer formed on polysilicon up to a position, where the polysilicon is not exposed by a CMP method, then, by removing the mask layer for exposing the polysilicon layer, and by silicifying the polysilicon layer.例文帳に追加

ゲート電極６は、ＣＭＰ法によりポリシリコンが露出しない位置まで、ポリシリコン上に形成されたマスク層の一部を除去し、その後、マスク層を除去してポリシリコン層を露出し、ポリシリコン層をシリサイド化して形成したシリサイドで構成されている。 - 特許庁

To provide a CMP slurry that can achieve high accurate polishing at a high polishing rate and can be easily stored and readily scrapped, a method of handling the slurry, a method of producing semiconductor devices using the same and an apparatus for producing semiconductor devices by using the same.例文帳に追加

高精度な研磨を高い研磨速度で実施可能であり且つ保管や廃棄が容易なＣＭＰ用スラリー、その取り扱い方法、それを用いた半導体装置の製造方法、及びそれを使用可能な半導体装置の製造装置を提供すること。 - 特許庁

To provide a method of manufacturing a semiconductor device that prevents an insulating film at an upper end of a dummy gate electrode from being lost and also prevents an insulating film at an upper end of a cell gate electrode from being removed too much when an interlayer insulating film is flattened by a CMP method.例文帳に追加

ＣＭＰ法によって層間絶縁膜を平坦化するときに、ダミーゲート電極の上端部の絶縁膜が消失するのを防ぐと共に、セルゲート電極の上端部の絶縁膜が取り除かれ過ぎるのを防ぐ半導体装置の製造方法を提供する。 - 特許庁

Subsequently, a conductor film EC1 for the first wiring, which is mainly made of copper, is formed by an electroplating method using the upper barrier conductor film et1 as a sheet layer, and the conductor film EC1 for the first wiring is embedded in the hole H1 for the first wiring by a CMP method.例文帳に追加

続いて、上部バリア導体膜ｅｔ１をシード層として、電気めっき法により、銅を主体とする第１配線用導体膜ＥＣ１を形成し、ＣＭＰ法により第１配線用導体膜ＥＣ１を第１配線用孔部Ｈ１に埋め込む。 - 特許庁

To enable a manufacture of a multilayer wiring structure, having a small wiring delay and hence which will not disturb high-speed operation by enabling embedding of a narrow gap and realizing a low permittivity insulating film, having a high resistance to a CMP.例文帳に追加

多層配線形成方法に関し、狭ギャップの埋め込みが可能であって、且つ、ＣＭＰに対する耐性が高い低誘電率絶縁層を実現し、配線遅延が少なく、従って、高速動作の妨げにならない多層配線構造体を作製できるようにする。 - 特許庁

To provide a 300 mm test wafer, in which the evaluation of a performance data for a semiconductor manufacturing apparatus, and an evaluation apparatus, etc. is ensured, and the design specification inhibits layer peeling within a laser mark, and the damage to the surface is not produced after a CMP processing.例文帳に追加

半導体製造装置、評価装置などの性能データ評価を確実にするための３００ｍｍテストウエハであり、レーザマーク内で膜剥離が生じない設計仕様とし、ＣＭＰ処理後に表面の傷が生じない３００ｍｍテストウエハを提供する。 - 特許庁

A position detecting means 14 is disposed on a CMP machine 1, the present position of the abrasive head 6 is detected via the position detecting means 14 during the operation of the abrasive process, and the data to express the relationship between the elapsed time and the head position is temporarily stored.例文帳に追加

また、ＣＭＰ加工機１に位置検出手段１４を配備し、研磨工程の加工動作時に位置検出手段１４を介して研磨ヘッド６の現在位置を検出して経過時間とヘッド位置との関係を表すデータを一時的に保存する。 - 特許庁

A polishing device CMP comprises the wafer holder 12 for holding the wafer W, and the abrasive pad 2, and polishes a polished surface of the wafer W by pressing the abrasive pad 2 against the wafer W held by the wafer holder 12 and at the same time rotatively moving them both.例文帳に追加

研磨装置ＣＭＰは、ウエハＷを保持するウエハ保持装置１２と、研磨パッド２とを備えて構成され、研磨パッド２をウエハ保持装置１２に保持されたウエハＷに当接させながら両者を回転移動させてウエハＷの被研磨面の研磨を行う。 - 特許庁

To provide a composition for polishing, having a sufficiently large polishing rate of a tantalum compound compared to that of copper and substantially hardly causing polishing of SiO_2 in a CMP processing process of a semiconductor device having a copper film, a barrier layer of the tantalum compound and an insulation layer of the SiO_2.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、タンタル化合物の研磨レートが銅に比べて充分に大きく、ＳｉＯ_２の研磨は実質的に殆んど起こらない研磨用組成物を提供する。 - 特許庁

To provide a polishing solution containing solid abrasive grains to be used in barrier CMP for polishing a barrier layer made of a barrier metal material, which can obtain an excellent polishing speed for the barrier layer and can arbitrarily control the polishing speed of an insulating film.例文帳に追加

バリア金属材料からなるバリア層を研磨するバリアＣＭＰにおいて用いられる固体砥粒を用いた研磨液であって、バリア層に対する優れた研磨速度が得られ、且つ、絶縁膜の研磨速度の任意に制御を可能とする研磨剤を提供すること。 - 特許庁

To provide a wafer-working method/apparatus for efficiently working a wafer, by measuring a surface shape by an inter-atom force microscope, without having to clean the wafer polished by CMP and cleaning the wafer.例文帳に追加

本発明は、ＣＭＰで研磨されたウェーハを、洗浄することなく原子間力顕微鏡で表面形状を測定し、この後にウェーハを洗浄することにより、効率よくウェーハを加工することができるウェーハ加工方法及びその装置を提供することを目的とする。 - 特許庁

The CMP slurry 7 comprises the dispersion medium 25, the polishing particles 18 which are dispersed in the dispersion medium 25 and develop photocatalytic action, when light is radiated and a nonionic surfactant dissolved in the dispersion medium 25.例文帳に追加

本発明の化学的機械的研磨用スラリー７は、分散媒２５と、前記分散媒２５中に分散し且つ光照射により光触媒作用を呈する研磨粒子１８と、前記分散媒２５中に溶解したノニオン界面活性剤とを含有する。 - 特許庁

To provide a method for manufacturing a semiconductor device where various kinds of processing conditions such as a polishing time in a CMP step can be always set for wafers of a product lot suitably even if an error occurs in a film thickness or the like in the preceding CVD step or the like.例文帳に追加

ＣＭＰ工程における研磨時間などの種々の処理条件を、それに先立つＣＶＤ工程などで膜厚等に誤差が生じても、製品ロットのウェハに対して常に最適に設定することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a film-forming composition capable of imparting a low density film excellent in dielectric constant characteristics and water absorbency characteristics and useful as an interlayer insulating film in semiconductor elements, etc., being an uniform coating film and excellent in CMP resistance, and also excellent in storage stability.例文帳に追加

半導体素子などにおける層間絶縁膜として有用な、誘電率特性、吸水性特性に優れ、塗膜が均一で、さらにＣＭＰ耐性に優れた低密度化膜が得られ、しかも貯蔵安定性にも優れる膜形成用組成物を提供すること。 - 特許庁

The dummy layer 70 for the second CMP includes: dummy first to the fourth word line conductive layers 72a to 72d which are parallel to the semiconductor substrate Ba and are laminated, and are formed in the same manner that the first to fourth word line conductive layers 32a to 32d are formed; and a dummy memory protection insulating layer 74.例文帳に追加

第２ＣＭＰ用ダミー層７０は、半導体基板Ｂａに平行で且つ積層されて第１〜第４ワード線導電層３２ａ〜３２ｄと同層に形成されたダミー第１〜第４ワード線導電層７２ａ〜７２ｄ、ダミーメモリ保護絶縁層７４を備える。 - 特許庁

First, a base insulating layer having a recessed part for magnetic pole formation recessed to a shape corresponding to a main magnetic pole layer is formed, and a stop film for polishing by CMP is formed so as to embed the recessed part for the magnetic pole formation and thereafter, a magnetic layer is formed on the stop film.例文帳に追加

まず、主磁極層に対応する形状に窪ませた磁極形成用凹部を有するベース絶縁層を形成し、ＣＭＰで研磨するときの停止膜を、磁極形成用凹部を埋めるようにして形成した後、停止膜の上に磁性層を形成する。 - 特許庁

To provide a method of manufacturing a semiconductor device which prevents excessive polishing in the vicinity of an orientation flat (OF) when an interlayer insulation film formed of a silicon oxide film on a metal pattern is flattened and polished by a CMP method, and excels in uniformity of the thickness of the insulation film.例文帳に追加

金属パターン上のシリコン酸化膜などからなる層間絶縁膜をＣＭＰ法で平坦化研磨するとき、オリエンテーションフラット（ＯＦ）近傍において過剰研磨がなく、絶縁膜の膜厚均一性がよい半導体装置の製造方法を提供する。 - 特許庁

Furthermore, when a film of Cu layer/Cu alloy layer/Cu plated buried layer 6 is formed, by conducting this at a room temperature, with the result that a close adhesion between the respective laminated layers have full strength, and a leveling process by a CMP in a next step can be executed.例文帳に追加

またＣｕ層／Ｃｕ合金層／Ｃｕメッキ埋め込み層の成膜時の基板温度は何れも室温で行うことで、各積層間の密着性は十分な強度をもつものとなり、次工程のＣＭＰによる平面化処理を実施することができる。 - 特許庁

The manufacturing method basically includes steps of forming a Cu plating film 6 to a wafer, covering the surface of the Cu plating film 6 with a protection film 11 just after forming the Cu plating film 6, and removing the protection film 11 just before start of the CMP applied to the Cu plating film 6.例文帳に追加

ウェーハにＣｕメッキ膜６を形成する工程、Ｃｕメッキ膜６の形成直後に表面を保護膜１１で覆う工程、Ｃｕメッキ膜６のＣＭＰが開始される直前に保護膜１１を除去する工程とが含まれてなることを基本とする。 - 特許庁

In step S7004, a thick-width wiring or a region with a high wiring density that tends to easily generate a level difference at CMP is specified, by using a wiring width/wiring density condition 7005 to be determined by a process, based on the sensing results of step S7003.例文帳に追加

そして、工程Ｓ７００４において、前記工程Ｓ７００３の検出結果に基づいて、プロセスによって決まる配線幅・配線密度条件７００５を用いて、ＣＭＰの際に段差が発生しやすい太幅配線や配線密度の高い領域を特定する。 - 特許庁

An electrically insulating film 103 is deposited to cover the edge part of an electric conductor 105 being the first electrode of the light emitting element and then polished by a chemical mechanical polishing (CMP) method so that the surfaces of the conductor 105 and a flattened insulating layer 106 form the same plane.例文帳に追加

発光素子の電極となる導電体１０５の端部を覆うように絶縁膜１０６を形成した後、ＣＭＰ（Chemical Mechanical Polishing）法を用いて研磨し、第１の電極１０５及び平坦化絶縁層１０６の表面が同一平面を有する構造を形成する。 - 特許庁

The method for polishing a substrate comprises pressing the substrate having formed a film to be polished against a polishing cloth of a polishing fixed plate, pressurizing the polishing cloth and relatively moving the substrate from the polishing fixed plate and polishing the film to be polished while supplying the CMP abrasive between the film to be polished and the polishing cloth.例文帳に追加

研磨する膜を形成した基板を研磨定盤の研磨布に押しあて加圧し、ＣＭＰ研磨剤を研磨膜と研磨布との間に供給しながら、基板と研磨定盤を相対的に動かして研磨する膜を研磨する基板の研磨方法。 - 特許庁

Subsequently, after cleaning and ammonia plasma treatment are performed, the CMP surface of a wafer 1W is exposed to an inorganic silane compound gas, such as mono- silane or the like, so as to subject a microvolume of silicon to a solid solution in the outer layer of the main conductive film 18a in the embedded second layer wirings L2.例文帳に追加

続いて、洗浄処理およびアンモニアプラズマ処理を経た後、ウエハ１ＷのＣＭＰ面をモノシラン等のような無機系シラン化合物ガスに晒すことにより、埋込第２層配線Ｌ２の主導体膜１８ａの表層に微量のシリコンを固溶させる。 - 特許庁

A low saturation compressing unit 532 sets non-compressibility (r) in accordance with a luminance signal Y and composes, in accordance with the non-compressibility (r), a compressed color difference signal obtained by compressing a color difference signal of a fixed level th-cmp or lower and a non-compressed color difference signal.例文帳に追加

低彩度圧縮部５３２は、輝度信号Ｙに応じて非圧縮率ｒを設定し、一定のレベルｔｈ＿ｃｍｐ以下の色差信号を圧縮した被圧縮色差信号と、圧縮していない色差信号とを非圧縮率ｒに応じて合成する。 - 特許庁

To provide a polishing composition for use in a CMP process for a semiconductor device having a copper film, a barrier layer of a tantalum compound and a SiO_2 insulation layer so as to be sufficiently greater in the polishing rate of the tantalum compound than copper and hardly cause SiO_2 polishing.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、タンタル化合物の研磨レートが銅に比べて充分に大きく、ＳｉＯ_２の研磨は実質的に殆んど起こらない研磨用組成物を提供する。 - 特許庁

The method of removing contaminants of 0.3micron (μm) in size or smaller generated after chemical-mechanical polishing (CMP) cleans the surface of a semiconductor wafer, metal, dielectric film, or the like, with aqueous and cryogenic enhanced (ACE) cleaning.例文帳に追加

機械化学研磨（ＣＭＰ）後に生じた、０．３ミクロン（μｍ）またはそれ以下の大きさの汚染物質を除去する方法において、半導体ウエハ、金属、または誘電体フィルム等の表面を水性系及び極低温による強化されたＡＣＥ洗浄を行う。 - 特許庁

The post-CMP cleaning liquid composition contains one or two or more kinds of fat polycarbon acid and one or two or more kinds selected out of a group composed of glyoxylic acid, ascorbic acid, glucose, fructose, lactose and mannose and its pH is <3.0.例文帳に追加

脂肪族ポリカルボン酸類を１種または２種以上とグリオキシル酸、アスコルビン酸、グルコース、フルクトース、ラクトースおよびマンノースからなる群から選択される１種または２種以上とを含有し、ｐＨが３．０未満であることを特徴とする、ＣＭＰ後洗浄液組成物。 - 特許庁

An apparatus for manufacturing the semiconductor includes a support 8 to support a semiconductor wafer 6 delivered and received from CMP equipment, and an evacuating portion 12 to evacuate from a support 8 side only at a region 20 which is outside a predetermined radius from a center of the semiconductor wafer 6.例文帳に追加

半導体製造装置は、ＣＭＰ装置から受け渡された半導体ウエハ６を支持する支持部８と、半導体ウエハ６の中心から所定の半径よりも外側の領域２０のみで支持部８側から真空引きする真空引き部１２とを備える。 - 特許庁

To provide a method for manufacturing an electroplated tool constituted on a grinding surface of the electroplated tool such as a conditioner for CMP at a rough abrasive density of superabrasive, arbitrarily and regularly arranging the abrasive, and contacting with a ground material at a sharp edge portion of the abrasive.例文帳に追加

ＣＭＰ用コンディショナなどの電着工具の研削面に超砥粒の砥粒密度を疎に構成し、且つ、その砥粒を任意的且つ規則的に配列し、更に、砥粒の鋭いエッジ部分が被削材に当接する電着工具を製造する方法を提供する。 - 特許庁

A method of abrading a substrate comprises pressing a substrate on which a film to be abraded has been formed to the abrasive cloth of an abrasion surface plate, pressurizing the substrate, and operating the substrate and the abrasion surface plate while supplying the CMP abrasive material between the film to be abraded and the abrasive cloth to effect the abrasion of the film.例文帳に追加

研磨する膜を形成した基板を研磨定盤の研磨布に押しあて加圧し、ＣＭＰ研磨剤を研磨膜と研磨布との間に供給しながら、基板と研磨定盤を動かして研磨する膜を研磨する基板の研磨方法。 - 特許庁

To provide a method for significantly reducing, and in most instances eliminating, the dishing of copper during chemical mechanical polishing(CMP) process by the use of electroplated alloys of copper where alloying metal forms a continuous solid solution with the copper.例文帳に追加

金属を合金化することにより銅とともに一連の均一な固溶体を形成する、電気めっきされた銅合金を使用することにより、化学・機械的研磨（ＣＭＰ）中における銅のディッシングを著しく低減し、場合によっては除去する方法を提供する。 - 特許庁

The cerium oxide abrasive obtained by heat-treating the mixture of a cerium precursor compound and a secondary metal compound has reduced mechanical strength, thereby the possibility of damaging substrate surfaces in the CMP process using the above abrasive reduces.例文帳に追加

セリウム前駆体化合物と二次金属化合物との混合物を熱処理して得られる酸化セリウム研磨剤は、その機械的強度が減少し、それにより、前記研磨剤を使用するＣＭＰ工程中に基板表面が損傷する可能性が減少する。 - 特許庁

Thereafter, ferroelectric material and upper electrode material are formed on the semiconductor substrate 1, and these ferroelectric material and upper electrode material are processed by using the CMP method, thereby forming a ferroelectric 5 isolated every memory cell.例文帳に追加

その後、半導体基板１上に強誘電体材料および上部電極材料を形成し、これら強誘電体材料および上部電極材料をＣＭＰ法を用いて加工することにより、メモリセル毎に分離された強誘電体５を形成する。 - 特許庁

This method for producing cytidine 5'-triphosphate (CTP) from cytidine 5'-monophosphate (CMP) is characterizedby using cytidine 5'- monophosphate kinase, polyphosphate kinase and polyphosphate without adding adenosine 5'-triphosphate (ATP) and adenosine 5'-diphosphate (ADP) to the reaction system.例文帳に追加

反応系にアデノシン５’−トリリン酸（ＡＴＰ）及びアデノシン５’−ジリン酸（ＡＤＰ）を添加することなく、シチジン５’−モノリン酸キナーゼ、ポリリン酸キナーゼ及びポリリン酸を使用してシチジン５’−モノリン酸（ＣＭＰ）からシチジン５’−トリリン酸（ＣＴＰ）を製造する方法に関する。 - 特許庁

To provide a semiconductor device having an electric resistance measurement pattern which is suitable for specifying places where a film thickness is thinned in a wiring of a Cu wiring or the like, for example, by a CMP treatment without increasing any chip size, and also to provide a method of manufacturing the semiconductor device.例文帳に追加

チップサイズを増大させることなく、Ｃｕ配線等の配線における例えばＣＭＰ処理による膜厚の薄膜化が起こった箇所を特定するのに好適な電気抵抗測定パターンを有する半導体装置およびその製造方法を提供する。 - 特許庁

Then a copper main conductor film 20 is formed on the copper seed film 19 as to fill the opening 16, and the CMP method is used to polish the main conductor film 20, the copper seed film 19, the copper seed film 18, and the conductive barrier film 17 until the insulation film 15 is exposed.例文帳に追加

その後、シード膜１９上に、開口部１６内を埋めるように銅の主導体膜２０を形成し、ＣＭＰ法で主導体膜２０、シード膜１９、シード膜１８および導電性バリア膜１７を絶縁膜１５が露出するまで研磨する。 - 特許庁

To form a high-concentration impurity diffusion region, and to provide measures against dishing in CMP treatment without adding any photolithography processes with a configuration, where transistors having gate insulation films with different film thicknesses are provided and a guard ring is provided around an element formation region.例文帳に追加

膜厚の異なるゲート絶縁膜のトランジスタを備えると共に素子形成領域の周囲にガードリングを設ける構成で、フォトリソグラフィ工程を追加することなく、高濃度の不純物拡散領域の形成とＣＭＰ処理のディッシング対策を行えるようにする。 - 特許庁

To provide a polishing composition to be used in a CMP process of a semiconductor device with a copper layer, a barrier layer of a tantalum compound and an insulating layer of SiO_2, showing a sufficiently large polishing rate of the tantalum compound compared with that of the copper and essentially little polishing of SiO_2.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、タンタル化合物の研磨レートが銅に比べて充分に大きく、ＳｉＯ_２の研磨は実質的に殆んど起こらない研磨用組成物を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device for precisely carrying out formation by recognizing an alignment mark for aligning a pattern to be formed in the upper layer even if a CMP(chemical mechanical polishing) method is used for forming buried wiring.例文帳に追加

ＣＭＰ（化学機械的研磨）法を用いて埋め込み配線を形成する場合であっても、その上層に形成するパターンを位置合わせするためのアライメントマークを認識できるかたちで的確に形成することのできる半導体装置の製造方法を提供する。 - 特許庁