「CPU cycle」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Then, in variable interval processing for which an execution cycle is different from the fixed time interval processing, the sub CPU sets lighting time and light-off time on the basis of the present value (luminance level).例文帳に追加

そして、定時間隔処理とは実行周期が異なる可変間隔処理において、サブＣＰＵは、当該現在値（明度段階）に基づき点灯時間及び消灯時間を設定する。 - 特許庁

A CPU 23 controls the operation of the power source supply on/off switch 36 via the power source control part 25, so as to change an intermittent cycle for supplying the power source to the hall element 37.例文帳に追加

ＣＰＵ２３は、電源制御部２５を介して電源供給オン／オフスイッチ３６の動作を制御することで、ホール素子３７に電源を供給する際の間欠周期を変更する。 - 特許庁

A CPU 24 controls the first servo motor 18 to spin the spun yarn subjected to the repeating pattern of one cycle, according to an action program comprising more pattern data than the number of the pattern data and used for carrying out the repeating pattern of one cycle.例文帳に追加

ＣＰＵ２４は作業用メモリ２６に記憶されたパターンデータに基づいて該パターンデータの数より多くのパターンデータからなる１サイクルの繰り返しパターンを実行するための実行プログラムに従って、前記１サイクルの繰り返しパターンが実行された紡出糸を紡出するように第１サーボモータ１８を制御する。 - 特許庁

By executing processing, not shown, where interruption starting is effected when the crank shaft of the engine is brought into some angle, though a duty cycle of a conventional type is increased during high speed rotation, since a weight time is shortened by an engine control device according to this invention, the duty cycle of a CPU is suppressed.例文帳に追加

エンジンのクランクシャフトがある角度になった際に割り込み起動される図示しない処理を実行することにより、従来は、高速回転時に使用率が上昇していたが、本発明のエンジン制御装置によればウェイト時間が短縮されるので、ＣＰＵの使用率を抑えることができる。 - 特許庁

In the case of setting the next starting time by means of a control CPU with the conversion completion of the A/D converter, when a present time Tp exceeds the next delay trigger setting time Tn (step 140: NO), it is regarded that the conversion cycle is deviated from the original A/D conversion cycle.例文帳に追加

制御ＣＰＵがＡ／Ｄ変換器の変換完了に伴って次回の起動時刻を設定する際、現在時刻Ｔｐが次回の遅延トリガ設定時刻Ｔｎ以上のときには（ステップ１４０：ＮＯ）、変換周期が本来のＡ／Ｄ変換周期からずれていると考えられる。 - 特許庁

The door monitoring control CPU (central processing unit) 420 stores the information pertaining to any one of the door states when a prescribed cycle passes as the history information based on the detection of the open and closed states of the door by the door monitoring sensor 470 within the prescribed cycle.例文帳に追加

扉監視制御ＣＰＵ４２０は、扉監視センサ４７０によって扉の開放状態及び閉鎖状態が所定の周期内に検知されたことに基づいて、該所定の周期が経過する際にいずれか一方の状態に関する情報を履歴情報として記憶する。 - 特許庁

The CPU module 1 for an operation system basically carries out the equalization process every time each fixed cycle program is executed, but it carries out no equalization process in regard to a fixed cycle program set with disabling of the equalization process by the file 5a.例文帳に追加

稼動系のＣＰＵモジュール１は、基本的には各定周期プログラムを実行する毎に等値化処理を実行するものであるが、上記ファイル５ａの情報により、等値化処理の無効が設定されている定周期プログラムに関しては、等値化処理は一切行わない。 - 特許庁

An object program generated by a compiler detects a cycle, at which an external bus 40 access command of the CPU 10 collide with a sound source timing, and is replaced with the next replaceable command, or a command is outputted, for suspending use of the external bus 40 of the CPU 10, until the next one by using timing.例文帳に追加

コンパイラで生成されたオブジェクトプログラムが、ＣＰＵ１０のエクスターナルバス４０アクセス命令と音源タイミングとがぶつかるサイクルを検出して交換可能な次の命令に交換され、或いは次の使用タイミングまでＣＰＵ１０のエクスターナルバス４０使用を休止する命令が出力される。 - 特許庁

In the case a write address 120 supplied from a CPU is included in an address array 1 and a hit decision circuit 3 decides a cache hit, write address 100 (200) supplied from the CPU is written to a data array 2 in a next clock cycle of the cache hit decision by F/Fs 10 to 13.例文帳に追加

ＣＰＵから供給されたライトアドレス１２０がアドレスアレイ１に含まれ、ヒット判定回路３によってキャッシュヒットが判定された場合、Ｆ／Ｆ１０〜１３によって、そのキャッシュヒットの判定の次のクロックサイクルで、ＣＰＵから供給されたライトデータ１００（２００）がデータアレイ２に書き込まれる。 - 特許庁

Also, it is not necessary to monitor the status data of the input and output board in a fixed cycle just like a conventional monitor controller, and it is possible to enhance the performance of the host CPU by reducing the access to an outside bus.例文帳に追加

また、従来の監視制御装置のように、一定周期で入出力ボードのステータスデータを監視する必要がなく、外部バスへのアクセスを減り、ホストＣＰＵのパフォーマンスを高めることができる。 - 特許庁

An arbitration circuit 60 monitors the write control enable signal WEX, a read enable signal RE, and a write enable signal WE to find a cycle where the CPU 80 is not accessing the RAM 90.例文帳に追加

調停回路６０は、書込制御イネーブル信号ＷＥＸ、読出イネーブル信号ＲＥおよび書込イネーブル信号ＷＥをモニタし、ＣＰＵ８０がＲＡＭ９０へアクセスしていないサイクルを見出す。 - 特許庁

A CPU unit 1 comprises: a task execution part 21 which executes a plurality of tasks in parallel and also executes each task in a cycle corresponding to each task; and a mode switching part 22 for switching operation modes.例文帳に追加

ＣＰＵユニット１は、複数のタスクを並行に実行するとともに、各タスクを各タスクに応じた周期で実行するタスク実行部２１と、動作モードを切り替えるモード切替部２２とを備える。 - 特許庁

A CPU (central processing unit) 31 executes an inner lottery using the random number generating device 34 with the shorter cycle and, at BB prize winning, a control accumulating BB flags showing the winning state is performed.例文帳に追加

ＣＰＵ３１は、周期が短い方の乱数発生器３４を用いて内部抽選を実行し、ＢＢに当選すると、その当選状態を示すＢＢフラグを蓄積する制御を実行する。 - 特許庁

An integrated control CPU gives a stepwise advance announcement of a direction content whose execution in each variation cycle is determined in all variation cycles when it determines not to give an advance announcement of a movable body.例文帳に追加

統括制御用ＣＰＵは、可動体予告の実行否を決定した場合、全ての変動サイクルにおいて、各変動サイクルでの実行が決定された演出内容で段階予告を実行させる。 - 特許庁

To provide a information processing device in which refreshing can be appropriately performed without reducing processing efficiency in execution cycles other than an execution cycle in which a CPU accesses PSRAM.例文帳に追加

ＣＰＵがＰＳＲＡＭをアクセスする実行サイクル以外の実行サイクルで処理効率を低下させることなく、リフレッシュを適正に行うことができる情報処理装置を提供することである。 - 特許庁

When a CPU 11 sets a data value of the specified bits of a TIER register 14 into '0', a write cycle to write the '0' setting data in which only the object bits are turned into '0' is performed by outputting a '0' setting address TIER0W.例文帳に追加

ＣＰＵ１１が、TIERレジスタ１４の指定ビットのデータ値を“０”にセットする場合は、その対象ビットのみを“０”にした“０”セット用データを書き込むライトサイクルを“０”セット用アドレスTIER0Wを出力して行う。 - 特許庁

Furthermore, the control part (CPU) carries out control so that rotational speed in rotation of the paper supplying roller 102 is varied from a stopped state to a specified rotational speed by the stepping motor in a constant cycle.例文帳に追加

また、制御部（ＣＰＵ）は、一定の周期において、ステッピングモータによって給紙ローラ１０２の回転時の回転速度が停止の状態から所定の回転速度まで変化するように制御する。 - 特許庁

With the structure that the interpolation control cycle is set in response to the control shaft, interpolation more than a requested performance can be cut, and a capacity to spare of a CPU generated as a result can be effectively used for other processing.例文帳に追加

補間制御周期を制御軸に応じて設定したので、要求性能以上の補間処理を削減でき、その結果生じたＣＰＵの余裕分を他の処理に有効活用できるようになった。 - 特許庁

That is, the CPU 11 determines a Basic Block only from the source code, and determines the Basic Block not by an existing method for adding the cycle information to Basic Block but by assembler analysis, and creates and outputs the source code according to Basic Block.例文帳に追加

つまり、ＣＰＵ１１は、ソースコードだけでBasic Blockを決め、そこにサイクル情報を加える既存の方法ではなく、アセンブラ解析によってBasic Blockを決め、それに合わせたソースコードを生成し出力する。 - 特許庁

When the demand signal 123 is active and the buses are not used in the next cycle, the CPU 100 set a bus use permission signal 122 active, to thereby permit the CoPro 101 to use the buses.例文帳に追加

ＣＰＵ１００はバス使用要求信号１２３がアクティブであり次サイクルでバスを使用しない場合、バス使用許可信号１２２をアクティブにしＣｏＰｒｏ１０１のバスの使用を許可する。 - 特許庁

To provide a register controller capable of controlling the data value of a register as expected even when each of plural CPU performs a read modify write cycle to the same register at any timing.例文帳に追加

複数のＣＰＵが同一のレジスタに対してどのようなタイミングでリード・モディファイ・ライトサイクルを行った場合でも、そのレジスタのデータ値が期待値通りになるように制御できるレジスタ制御装置を提供する。 - 特許庁

A microcomputer 30 containing a flash memory includes: the CPU 1; the flash memory 2; the memory (RAM)3; an I/O 4; an address decoder 5; an instruction cycle detecting part 6; a counter 7; a register 8 and a comparator 9.例文帳に追加

フラッシュメモリ内蔵マイクロコンピュータ３０には、ＣＰＵ１、フラッシュメモリ２、メモリ（ＲＡＭ）３、Ｉ／Ｏ４、アドレスデコーダ５、命令サイクル検出部６、カウンタ７、レジスタ８、及び比較器９が設けられる。 - 特許庁

The supervisory control CPU outputs a false continuous temporary stop command indicating that the variation of symbols specified by a display pattern specification command is the variation of symbols in a variation cycle forming a symbol variation game in progress when a variation cycle preceding the last comes to an end.例文帳に追加

そして、統括制御用ＣＰＵは、最終回よりも前の変動サイクルの終了時に、表示パターン指定コマンドで指定される図柄の変動が、実行中の図柄変動ゲームを構成する変動サイクルにおける図柄の変動であることを指示する擬似連仮停止コマンドを演出表示制御基板に出力する。 - 特許庁

In the traffic monitoring device for carrying out analysis/ tabulation processing by storing a plurality of traffic statistic data on the POS or LAN interface in a memory block 2, a CPU executes access through a controller 3 to the memory block and between the controller and the memory block, the traffic monitoring device has a periodical write/read cycle.例文帳に追加

POS又はLANインタフェースにおけるトラフィックの複数の統計データをメモリブロック２に蓄積して解析・集計処理を実行するトラフィックモニタ装置において、前記メモリブロックに対して、CPUはコントローラ３を介してアクセスを実行する構成とし、前記コントローラとメモリブロック間では、定期的なライト／リードサイクルを有するトラフィックモニタ装置。 - 特許庁

Communication control equipment 4a connected to an external device refers to transfer control information for a CPU 2 to transfer data written in a descripter 7 in a fixed cycle so as to apply the information to a data transfer device for computer to perform data transfer between the CPU 2 and the communication control equipment 4a.例文帳に追加

本発明は、ＣＰＵ２がディスクプリタ７に書込んだデータ転送を行うための転送制御情報を、外部装置に接続された通信制御装置４ａが一定周期で参照することによって、ＣＰＵ２と通信制御装置４ａとの間でデータ転送を行う計算機におけるデータ転送装置に適用される。 - 特許庁

The CPU starts the servo control when a servo start trigger is input based on a servo cycle Tm, and if the DMA transfer is performed then, the servo control is started after completing the DMA transfer.例文帳に追加

ＣＰＵは、サーボ周期Ｔｍに基づきサーボ制御開始トリガを入力するとサーボ制御を開始するが、この際にＤＭＡ転送が行われていると、ＤＭＡ転送が終了した後にサーボ制御を開始する。 - 特許庁

In the case of fetching the instruction stored in the instruction buffer 13 by the CPU core, the access cycle is guaranteed and the operation of the instruction cache is not performed, so that the power efficiency can be improved.例文帳に追加

したがって、ＣＰＵコアが命令バッファ１３に格納された命令をフェッチする場合にはアクセスサイクルが保証されると共に、命令キャッシュの動作が行なわれないので電力効率を向上させることが可能となる。 - 特許庁

To write back error correction data only by a cache control circuit without consuming any special cycle for write-back, adding any special storage element or the like, or needing any interrupt function of a CPU.例文帳に追加

エラー訂正データの書き戻しのために特別なサイクルを消費せず、特別な記憶素子などを追加せず、ＣＰＵの割り込み機能を必要とせず、キャッシュ制御回路のみで訂正データの書き戻しを実現する。 - 特許庁

A gate array 53 receives the image data 59 corresponding to 8 fire cycles from the CPU 51 to latch all of them and the latched image data corresponding to 8 fire cycles are transmitted to a printing buffer 21 by one fire cycle in respective succeeding fire timings.例文帳に追加

ゲートアレイ５３は、各８ファイヤ周期にＣＰＵ５１から８ファイヤ分イメージデータ５９を受けて全部ラッチし、ラッチした８ファイヤ分イメージデータを、後続の各ファイヤタイミングに１ファイヤ分づつ、印刷バッファ２１へ転送する。 - 特許庁

Before making a timer start counting operation, a CPU inputs Ca to a next-PWM period setting register BFREGC and Da to a next-PWM duty setting register BFREGD for a next cycle.例文帳に追加

ＣＰＵはタイマのカウント動作を開始する前に、第１周期目用として次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣにＣａを、次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤにＤａを入力する。 - 特許庁

The CPU 31 executes a lottery changing a control state, according to a winning of the lottery, changing the state to a game control for executing the inner lottery using the random number generating device 35 with the longer cycle.例文帳に追加

また、ＣＰＵ３１は、制御状態を切り替える抽選を実行し、この抽選に当選したことに応じて、周期が長い方の乱数発生器３５を用いて内部抽選を実行するゲーム制御に切り替える。 - 特許庁

The CPU 30 starts ink ejection at a predetermined carriage position, triggered by the pulse of a detection signal outputted from a detection sensor 20 of a linear encoder 18 so as to eject the ink by a predetermined time interval (cycle).例文帳に追加

ＣＰＵ３０はリニアエンコーダ１８の検出センサ２０から出力される検出信号のパルスをトリガとして、所定のキャリッジ位置でインク吐出を開始し、その後は所定の時間間隔（サイクル）でインクを順次吐出させる。 - 特許庁

Then the data are read en bloc out of the device 4 and the data temporarily stored in the buffers 5 and 6 are read by the CPU for every cycle.例文帳に追加

また、Ｉ／ＯデバイスからＣＰＵへの読み出しデータの一部を一時保存するＩ／Ｏバッファ７、８を設け、Ｉ／Ｏデバイスから一括してデータを読み出し、Ｉ／Ｏバッファの一時保存データを各サイクル別にＣＰＵに読み込む。 - 特許庁

To speed up processing in a master unit by eliminating a waste time generated in the master unit which cannot acquire the control right of a common bus by a bus adjustment in an interruption response cycle in a multi-CPU system.例文帳に追加

マルチＣＰＵシステムにおける割り込み応答サイクルでのバス調停により、共通バスの制御権を獲得できなかったマスタユニットにおいて発生する無駄な時間を無くし、マスタユニットでの処理を高速化する。 - 特許庁

To provide a control device and a software execution load measuring method for measuring the execution load of software and monitoring abnormality with little CPU load without using a scheduler or fixed cycle interruption.例文帳に追加

スケジューラや定周期割り込みを使用することなく、少ないＣＰＵ負荷で、ソフトウェアの実行負荷の測定および異常監視をすることができる制御装置およびソフトウェア実行負荷測定方法を提供する。 - 特許庁

Further, the terminal CPU after performing the operation of retransmission for the prescribed number of times without receiving reception confirmation signals changes the transmission standby time to be short corresponding to a cycle that impulse noise components have.例文帳に追加

さらに、受信確認信号の受信ができず所定の回数の再送信の動作を行った後の端末ＣＰＵは、インパルス性雑音成分が有する周期に対応させて送信待機時間を短く変更する。 - 特許庁

A CPU 13a in a μCOM 13 calculates the true digital data, on the basis of a plurality of digital data, which are converted by the A/D converter 11 after intermittent sampling, within a time of integral multiple of the cycle of the sine wave.例文帳に追加

μＣＯＭ１３内のＣＰＵ１３ａが、正弦波の周期の整数倍の時間内に、Ａ／Ｄ変換器１１が間欠的にサンプリングして、変換した複数のデジタルデータに基づいて、真のデジタルデータを算出する。 - 特許庁

Thereby, a cycle of a read signal RD* from a CPU varies at random, cycles of an address bus and a data bus too vary in response to the pulse width of the wait signal, and frequency components of generated useless irradiation are dispersed in plural ways.例文帳に追加

これにより、ＣＰＵからのリード信号ＲＤ＊の周期がランダムに変化し、アドレスバスおよびデータバスの周期もウエイト信号のパルス幅に応じてランダムに変化し、発生する不要輻射の周波数成分が複数に分散される。 - 特許庁

A power-saving circuit 12 performs intermittent control which repeats an operation state and a stop state in a power-saving operation under the control of a BIOS 13 so that the CPU 11 does not perform intermittent operation continuously in the same cycle.例文帳に追加

省電力回路１２は、ＢＩＯＳ１３の制御の下に、省電力動作時に於いて、ＣＰＵ１１を同一の周期で連続して間歇動作させないように動作状態と停止状態を繰り返す間歇制御を行う。 - 特許庁

When performing state transition by which the cycle of the control pulse signal is changed, the CPU 10 outputs notification to notice the state transition to an ASIC 101, and the monitoring circuit 13 changes the monitoring time according to the state transition.例文帳に追加

ＣＰＵ１０は、制御パルス信号の周期が変化するような状態遷移を行なう場合、状態遷移を知らせる通知をＡＳＩＣ１０１へ出力し、監視回路１３にて状態遷移に応じて監視時間を変更する。 - 特許庁

A CPU 130 calculates an total environmental load E_T over the total life cycle of a digital camera 10 per manufacturing lot including this digital camera 10 and converts the load into CO_2 emission amount, and causes an LCD 22 to display the converted amount for the user.例文帳に追加

ＣＰＵ１３０は、デジタルカメラ１０のライフサイクル全体に亘る全環境負荷Ｅ_Tを、このデジタルカメラ１０が含まれる製造ロット毎に演算してＣＯ_2排出量に換算し、これをＬＣＤ２２によりユーザに対して表示させる。 - 特許庁

In one embodiment, the single PWM duty cycle can be determined based on temperature of a first zone, for instance, a CPU and by using an additional factor based on temperature of a second zone, for instance, the environmental temperature of a PC exterior case.例文帳に追加

一実施形態で、単一のＰＷＭデューティ・サイクルを、第１ゾーン、たとえばＣＰＵの温度に基づき、第２ゾーンの温度、たとえばＰＣ外装体の環境温度に基づく追加要因を用いて、決定することができる。 - 特許庁

When a boost button 7 is turned to an ON state during the progress of a drive game, a CPU 301 drives a handle 5 by controlling an AC servo motor 41 and imparting torque to be varied in a predetermined cycle to the steering shaft of the handle 5.例文帳に追加

ドライブゲームの進行中に、ブーストボタン７がＯＮ状態になると、ＣＰＵ３０１は、ＡＣサーボモータ４１を制御してハンドル５のステアリング軸に所定の周期で変動するトルクを付与することで、ハンドル５を駆動させる。 - 特許庁

The CPU outputs the decision result of the former decision cycle in the normal running of the vehicle when the vehicle is turning travel in which the first detected value RL or the second detected value RR is beyond the detection range.例文帳に追加

一方、ＣＰＵは、第１検出値ＲＬ又は第２検出値ＲＲが検出範囲を超えた車両の旋回走行時に車両の正常走行時の前回判定サイクルの判定結果をもって出力するようにした。 - 特許庁

In the error processing routine of a CPU 2, processing for suppressing any critical operation is operated according to a control object system while executing an instruction to write 0 in the timer counter of a timer 8 for monitor with an interval which does not exceed an overflow cycle.例文帳に追加

ＣＰＵ２のエラー処理ルーチンには、オーバフロー周期を超えない間隔で、監視用タイマ８のタイマカウンタに０をライトする命令を実行しながら、制御対象システムに即して、致命的な動作の抑止を行う処理を行う。 - 特許庁