「CPU cycle」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In this case, roles are shared so that a component to be fluctuated in the short cycle of jitter can be absorbed by the LPF 2 and the jitter or wonder component in long cycle not to be absorbed can be absorbed by the CPU 4.例文帳に追加

ここで、ジッタの短周期で変動する成分はＬＰＦ２で吸収し、吸収できない長周期のジッタあるいはワンダ成分はＣＰＵ４で吸収するように役割を分担させる。 - 特許庁

Parameter data sent to an FPGA from a CPU comprise a setting propriety identifier, a cycle weight value, and the voltage value of each voltage generator, and a voltage value setting propriety identifier is provided immediately before the voltage value.例文帳に追加

CPUからFPGAに対して送られるパラメータデータを設定可否識別子、サイクルウエイト値及び各電圧発生部の電圧値とで構成し、電圧値の直前に電圧値設定可否識別子を設ける。 - 特許庁

The WD circuit 13 inputs a WD pulse inverting in a prescribed cycle from the control CPU 11, and outputs a reset signal to the control CPU 11 when the periodicity of the WD pulse collapses.例文帳に追加

ＷＤ回路１３は、制御ＣＰＵ１１より所定周期で反転するＷＤパルスを入力し、その周期性が崩れると制御ＣＰＵ１１に対してリセット信号を出力する。 - 特許庁

Meanwhile, when the big winning reliability is high, the general CPU interrupts the display of the display images displayed stepwise in each variation cycle in the second variation cycle and displays the display images stepwise again in the third or succeeding variation cycle.例文帳に追加

その一方、大当り信頼度が高い場合、統括ＣＰＵは、変動サイクル毎に段階的に表示させていた表示画像を２回目の変動サイクルで表示を中断させ、３回目以降の変動サイクルにて表示画像を再び段階的に表示させている。 - 特許庁

A CPU 1 uses a first memory 21 to execute a first thread in each prescribed cycle T1, and on the other hand, uses a second memory 22 to execute a second thread 12, taking priority over the first thread 11 in each prescribed second cycle T2 shorter than the first cycle.例文帳に追加

ＣＰＵ１は、第１メモリ２１を使用して、所定の第１周期Ｔ１ごとに第１スレッドを実行し、一方、第２メモリ２２を使用して、第１周期より短い所定の第２周期Ｔ２ごとに、第１スレッド１１に優先して、第２スレッド１２を実行する。 - 特許庁

The module controller 113 monitors a load factor of the CPU, obtains the load factor, computes and changes a control cycle for each of the plurality of control devices based on the CPU load factor, and sends the control signal to each of the plurality of control devices in accordance with the control cycle so that it can implement.例文帳に追加

モジュールコントローラ113は、ＣＰＵの負荷率を監視し、その負荷率を取得し、ＣＰＵ負荷率に基づいて前記複数の制御機器のそれぞれに対する制御周期を計算、変更し、制御周期に従って、複数の制御機器のそれぞれに制御信号を送信して制御を行わせる。 - 特許庁

To provide a DMA transfer device of a cycle steal system in which such a useless CPU cycle, for the constant monitoring of the transfer termination of DMA, that is caused by the transfer of bus use rights to the CPU, does not occur, and to provide a data transfer system including these DMA transfer devices.例文帳に追加

ＣＰＵにバスの使用権が委譲されることにより、ＤＭＡの転送終了を常に監視するといった無駄なＣＰＵサイクルの発生がないサイクルスチール方式のＤＭＡ転送装置、及びこれらのＤＭＡ転送装置を含むデータ転送システムを提供する。 - 特許庁

The frame deviation detecting apparatus 1 is provided with a counter 14 and a CPU 13, and the counter 14 carries out operations for supplying a reference frame number resulting from every count-up in the same cycle as a frame cycle to the CPU 13 and outputting the synchronizing signal to the video reproduction-out device.例文帳に追加

フレームずれ検知装置１は、カウンタ１４及びＣＰＵ１３を具え、カウンタ１４は、フレーム周期と同一周期で１ずつカウントアップして得られる基準フレーム番号をＣＰＵ１３に供給すると共に、同期信号を映像再生出力装置へ出力する動作を実行する。 - 特許庁

At the time, the CPU 103 sets a reception cycle synchronized with the transmission cycle by performing intermittent reception operation of the biological information signals in the reception cycle different from the transmission cycle before detecting the biological information signals in the synchronizing mode, and controls the receiving circuit 102 to receive the biological information signals in the reception cycle set in the synchronizing mode in the measuring mode.例文帳に追加

このときＣＰＵ１０３は、同期モードにおいて、生体情報信号を検出するまでは送信周期とは異なる受信周期で生体情報信号の間欠受信動作を行うことによって送信周期に同期する受信周期に設定し、測定モードにおいて、同期モードで設定した受信周期で生体情報信号を受信するように受信回路１０２を制御する。 - 特許庁

Concerning the transmission cycle, the delay time is controlled at random corresponding to random time generated by using the free-run counter of (n) bits of a CPU.例文帳に追加

送信周期は、ＣＰＵのｎビットのフリーランカウンタを利用することにより生成するランダム時間により、遅延時間をランダムに制御する。 - 特許庁

When the STOP instruction is executed, a CPU 1 outputs a STOP signal, and outputs a STOP2 signal one clock cycle behind this.例文帳に追加

ＣＰＵ１はＳＴＯＰ命令実行時に、ＳＴＯＰ信号を出力し、これに１クロックサイクル遅れてＳＴＯＰ２信号を出力する。 - 特許庁

The CPU 11 is configured to execute a plurality of tasks in parallel, and also to execute each task in a cycle corresponding to each task.例文帳に追加

ＣＰＵ１１は、複数のタスクを並行に実行するとともに、各タスクを各タスクに応じた周期で実行するように構成されている。 - 特許庁

When engine speed (NE) is calculated, in interrupt calculation processing, a CPU detects a cycle with passage of the projection of a crank detected by a crank angle sensor and repeatedly detects the NE based on the cycle.例文帳に追加

エンジンの回転数（ＮＥ）を算出する際に、ＣＰＵは、割込算出処理にて、クランク角センサによってクランクの突起部の通過が検出された周期を検出し、この周期に基づいて繰り返しＮＥを検出する。 - 特許庁

To provide a power saving circuit for making respective devices recognize a special cycle and simultaneously shifting the respective devices themselves into power saving state while utilizing the fact that the special cycle of a CPU is reported to a general bus as well.例文帳に追加

ＣＰＵのスペシャルサイクルが汎用バスにも通知されることを利用して、各デバイスがスペシャルサイクルを認識して各デバイス自身を一斉に省電力状態に移行させる省電力回路を提供する。 - 特許庁

When big winning reliability is low during the continuous notice performance of executing a variation cycle several times, a general CPU displays predetermined display images stepwise in a first variation cycle.例文帳に追加

統括ＣＰＵは、複数回の変動サイクルを実行させる連続予告演出中、大当り信頼度が低い場合には、１回目までの変動サイクルにおいて、予め決められた表示画像を段階的に表示させる。 - 特許庁

In this case, the PWM output part 14 outputs an interrupt demand to the CPU 13 with every edge of the pulse, and the CPU 13 sets a PWM output pattern of the next time cycle according to the interrupt demand.例文帳に追加

この際、ＰＷＭ出力部１４は、パルスのエッジ毎にＣＰＵ１３に対して割り込み要求を出力し、ＣＰＵ１３は割り込み要求に応じて、次回サイクルのＰＷＭ出力パターンを設定する。 - 特許庁

To insert and execute an instruction cycle of a CPU between the execution of writing and erase command sequence of a non-volatile memory and the start of writing and erase operation of the non-volatile memory by the CPU.例文帳に追加

ＣＰＵによる不揮発性メモリの書き込み及び消去コマンドシーケンスの実行から不揮発性メモリの書き込み及び消去動作の開始の間に、ＣＰＵの命令サイクルの挿入及び実行を可能にする。 - 特許庁

While the CPU is not in the reset state (S412:No) but the reset occurrence flag is set (S416:Yes), since it represents that the reset state of the CPU is canceled but the data are not received to the end of a cycle, the data receiving circuit does not output the data to the CPU.例文帳に追加

ＣＰＵはリセット状態ではないが（Ｓ４１２：Ｎｏ）、リセット発生フラグがセットされている場合（Ｓ４１６：Ｙｅｓ）、ＣＰＵのリセット状態は解除されているが周期の最後までデータを受信していないことを表しているので、データ受信回路はＣＰＵにデータを出力しない。 - 特許庁

The CPU 14 stores an item intermittent sound having an intermittent cycle 306 unique to each item in association with each item in an item table 301.例文帳に追加

ＣＰＵ１４は、アイテムごとに固有の断続周期３０６を有するアイテム断続音を、アイテムの各々に対応付けてアイテムテーブル３０１記憶する。 - 特許庁

The system is provided with a variable pulse generating part 5 which is connected to a system bus 4 and generates a pulse signal PWM with a cycle and pulse width specified by a CPU 1.例文帳に追加

システムバス４に接続されて、ＣＰＵ１から指示された周期とパルス幅を有するパルス信号ＰＷＭを生成する可変パルス生成部５を設ける。 - 特許庁

A CPU 1 selects the transmission contents at a fixed cycle and according to a setting condition and then selects the transmission priority and radio wave output intensity.例文帳に追加

中央処理装置１が、設定条件に従い一定周期で送信内容を選択し送信優先度及び電波出力の強度を選択する。 - 特許庁

To reduce a cycle required for saving and restoring data and reduce throughput deterioration during operation even when a CPU is frequently powered on and off.例文帳に追加

ＣＰＵ電源のオン／オフが頻繁に行われる場合に於いても、データの退避と復帰とに要するサイクルを少なし、動作時の処理能力の低下を少なくする。 - 特許庁

At that time, the central processing unit 23 measures the sampling cycle by referring to the time of the WLAN side timer, and then measuring time by the CPU side timer 25.例文帳に追加

このとき、中央処理装置２３は、ＷＬＡＮ側タイマの時刻を参照し、その後ＣＰＵ側タイマ２５による計時を行ってサンプリング周期を計測する。 - 特許庁

To provide electronic equipment whose power consumption is reduced by variably controlling an interrupting cycle to a CPU when a power is turned off.例文帳に追加

本発明の課題は、電源ＯＦＦ時におけるＣＰＵへの割り込み周期を可変制御することにより、消費電力を抑えた電子機器を提供することである。 - 特許庁

A CPU 33 converts the output of the amplification/bias circuit 32 into digital data, and integrates the digital data over one cycle period of the alternating-current power.例文帳に追加

ＣＰＵ３３は、増幅／バイアス回路３２の出力をデジタルデータに変換し、交流電力の１周期期間に渡ってそのデジタルデータを積分する。 - 特許庁

To enhance the processing efficiency of processes up to determination of weight cycle values for specifying the optimal timing for a CPU to access each device.例文帳に追加

ＣＰＵが各デバイスに対してアクセスする最適なタイミングを規定するためのウェイトサイクル値決定までの過程の処理効率の向上を図ること。 - 特許庁

In every cycle, occurrence of a memory access penalty is checked (S101), and only if there is no memory access penalty, a CPU model is executed (S202).例文帳に追加

１サイクル毎に、メモリアクセスペナルティの発生の有無を確認し（Ｓ１０１）、メモリアクセスペナルティが発生していない場合のみ、ＣＰＵモデルを実行する（Ｓ２０２）。 - 特許庁

An I/O memory control circuit 4 recognizes an I/O cycle or not, based on a signal from a CPU 1, and at the time of recognizing the I/O memory, generates three write timing in an I/O log storing memory 7 during the I/O cycle.例文帳に追加

Ｉ／Ｏ・メモリ制御回路４はＣＰＵ１からの信号を基にＩ／Ｏサイクルか否かを認識し、Ｉ／Ｏサイクルであることを認識するとそのサイクル中にＩ／Ｏログ格納メモリ７に対して３回の書込みタイミングを生成する。 - 特許庁

In electronic equipment which has heating elements such as the disk array device or a CPU, low-temperature waste heat which comes out of the equipment is collected to cold energy in an absorption refrigeration cycle after raising its temperature once in a vapor compression cycle.例文帳に追加

ディスクアレイ装置ないしＣＰＵ等の発熱素子を有する電子装置において、前記装置から出る低温の排熱を、蒸気圧縮式サイクルにて一度昇温した後、吸収式冷凍サイクルにて冷熱に回収する。 - 特許庁

The timing pulse (DSCEXP signal) in the same cycle as that of the vertical driving signal (VD) of a CCD is supplied from the side of an electronic image pickup device (DSC) to the control CPU of the silver salt recorder (APS).例文帳に追加

ＣＣＤの垂直駆動信号（ＶＤ）と同一周期のタイミングパルス(DSCEXP 信号) を電子撮像装置(DSC) 側から銀塩記録装置（APS)の制御ＣＰＵへ供給する。 - 特許庁

Detection of disconnection is carried out by synchronizing it with an ignition cycle which is timing which a CPU 7 reads between an engine control device 1 and a power transistor 11 of an ignition device.例文帳に追加

エンジン制御装置１と点火装置のパワートランジスタ１１との間で断線検出を、ＣＰＵ７が読み込むタイミングである点火周期に同期させて行う。 - 特許庁

To test a model using time-based scheduling, and to verify the CPU load rate and the maximum cycle difference of a task when needed.例文帳に追加

モデル検査において時間スケジューリングを想定したモデルを扱うことを可能とし、また必要に応じてＣＰＵ負荷率・タスクの最大周期差を検証する事を可能とする。 - 特許庁

To solve the problem that a power saving mode is canceled in a short time because a system timer cycle used by a real-time OS is short when a CPU makes a switch to the power saving mode.例文帳に追加

ＣＰＵが低電力モードに移行したときにリアルタイムＯＳで使用するシステムタイマの周期が短時間であるために、短時間で低電力モードがキャンセルされる。 - 特許庁

Therefore, the highly functional I/O unit is able to transmit/receive I/O data with the I/O unit regardless of the cycle time of the CPU unit, and the control of the highly functional I/O unit is made executable in a real time.例文帳に追加

よって、高機能Ｉ／Ｏユニットは、ＣＰＵユニットのサイクルタイムに関係なく、Ｉ／Ｏユニットとの間でＩＯデータの送受ができ、実時間での制御が可能となる。 - 特許庁

A noise reduction circuit is constituted by being equipped with control means for varying a cycle of an active state, or a periods of the active state and a stop state to intermittently operate a CPU.例文帳に追加

動作状態の周期、または動作状態と停止状態の期間を可変してＣＰＵを間歇動作させる制御手段を具備してなるノイズ低減回路。 - 特許庁

A CPU 14 has a timer 19 for performing an interruption in a prescribed cycle and after the lapse of preset time, a game situation is varied.例文帳に追加

ＣＰＵ１４に所定の周期で割り込みをおこなうタイマー１９を有し、予め設定された時間が経過すると遊技態様を可変することを特徴とする。 - 特許庁

A CPU 20 performs a writing operation for setting a peripheral enable signal in an SFR 40 in an asserted state and asserts the peripheral enable signal at one cycle.例文帳に追加

ＣＰＵ２０は、周辺イネーブル信号をアサートの状態でＳＦＲ４０にデータを設定するライト動作を実行した後さらに１サイクル周辺イネーブル信号をアサートにする。 - 特許庁

A synchronous/asynchronous interface circuit (20) of the present invention comprises a finite state machine (22) that controls an access cycle to be performed between a synchronous bus (30) and an asynchronous CPU (10) into an event-driven type, and a detection circuit that detects the start of the access cycle.例文帳に追加

本発明の同期・非同期インターフェース回路（２０）は同期バス（３０）と非同期ＣＰＵ（１０）の間で行われるアクセス・サイクルをイベントドリブン式に制御する有限ステートマシン（２２）と、アクセス・サイクルの開始を検出する検出回路を備える。 - 特許庁

The instruction buffer stores a part of the data read by the control part which exceeds the bus width of the CPU 132, and when the CPU 132 executes the instruction reading cycle to the ROM 133 with the successive address next, the control part outputs the data retained by the instruction buffer to the data bus of the CPU 132.例文帳に追加

そして、命令用バッファは、制御部が読み出したデータをＣＰＵ１３２のバス幅を超えている分だけ格納し、制御部は、ＣＰＵ１３２が次回に連続するアドレスでＲＯＭ１３３に対する命令読み出しサイクルを実行すると、命令用バッファが保持しているデータをＣＰＵ１３２のデータバスに出力する。 - 特許庁

The finite state machine (22) performs a state transition through a handshake with the asynchronous CPU (10) in an interface with the asynchronous CPU (10) to control the access cycle and, on the other hand, performs a state transition synchronously with a global clock that is provided from the synchronous bus (30) in an interface with the synchronous bus (30) to control the access cycle.例文帳に追加

有限ステートマシン（２２）は、非同期ＣＰＵ（１０）とのインターフェースにおいては非同期ＣＰＵ（１０）とのハンドシェイクを通じて状態遷移することによりアクセス・サイクルを制御する一方で、同期バス（３０）とのインターフェースにおいては同期バス（３０）から供給されるグローバル・クロックに同期して状態遷移を行うことによりアクセス・サイクルを制御する。 - 特許庁

In the case where the number of received data items is more than the number of data items for one cycle (S420:Yes), since it represents that the final data of the cycle are received, in the case where the CPU is not in the reset state (S422:No), the data receiving circuit clears the reset occurrence flag in S402.例文帳に追加

受信データ数が１周期分のデータ数以上の場合（Ｓ４２０：Ｙｅｓ）、周期の最後のデータを受信したことを表しているので、ＣＰＵがリセット状態ではない場合（Ｓ４２２：Ｎｏ）、データ受信回路はＳ４０２でリセット発生フラグをクリアする。 - 特許庁

A control part 135 of a ROM controller 134 increases an address value retained in a buffer, when an address outputted in an instruction reading cycle by a CPU 132 is matched with the address retained in the buffer, and reads data from a ROM 133 in the next cycle.例文帳に追加

ＲＯＭコントローラ１３４の制御部１３５は、バッファに保持されたアドレスに対して、ＣＰＵ１３２が命令読み出しサイクルで出力したアドレスが一致すると、バッファに保持されたアドレス値を増加させてその次のサイクルでＲＯＭ１３３よりデータを読み出す。 - 特許庁

The CPU of an electrocardiogram display device 100 computes a point between the R wave and S wave of a cardiac cycle and at two-thirds from the lowest point, as a central point of a cardiac cycle waveform whenever the cardiac cycle is recognized, and judges whether the central point is displayed so as to be located in a central domain which is defined as one-third of the center of display.例文帳に追加

心電図表示装置１００のＣＰＵは、心周期を認識する毎に心周期のＲ波からＳ波の間の下から２／３の位置を心周期波形の中心点として算出し、その中心点がディスプレイの中央部分１／３で定義される中央領域に位置するように表示されているか否かを判断する。 - 特許庁

If the initial cycle incompletion flag is set, the CPU determines that the starting winning is made based on fraudulence, and the CPU sets a table for transmitting a command designated for informing the fraudulence in order to command to inform that the fraudulence is performed and executes a command preparation process.例文帳に追加

初回周期未完了フラグがセットされていれば、ＣＰＵは、不正行為にもとづく始動入賞であると判断し、不正行為があったことの報知を指示するために、不正報知指定のコマンド送信テーブルをセットし、コマンド作成処理を実行する。 - 特許庁

In a CPU support tool 5, when creating a new fixed cycle program and downloading it into CPU modules 1 and 2, enabling/disabling of an equalization process is set by a user to create a equalization data transfer information file 5a, and the file 5a is downloaded together at the same time.例文帳に追加

ＣＰＵ支援ツール５において、新たな定周期プログラムを作成してＣＰＵモジュール１，２にダウンロードする際に、ユーザに等値化処理の有効／無効を設定させて等値化データ転送情報ファイル５ａを生成し、当該ファイル５ａも一緒にダウンロードする。 - 特許庁