「Cache」に関連した英語例文の一覧と使い方(85ページ目) - Weblio英語例文検索

The RVH count is decremented by the value of the region line count following a subsequent processor cache eviction/invalidation of the region previously evicted from the RCA.例文帳に追加

ＲＶＨカウントは、その後の、ＲＣＡからすでに追い出された領域のプロセッサ・キャッシュ追い出し／無効化に続いて、領域ライン・カウントの値だけデクリメントされる。 - 特許庁

The system suitable for transferring data images is suitable to be accessed locally and includes the image cache suitable for storing at least one data image.例文帳に追加

データ画像を転送するのに適したシステムは、ローカルにアクセスされるのに適し、少なくとも１つのデータ画像を記憶するのに適した画像キャッシュを含む。 - 特許庁

If the data is required to be renewed and read out again, the processor 33 reads out the data from the server 1 and accumulates the data in the cache memory 32.例文帳に追加

更新されてサーバ１から再読出しが必要であれば、プロセッサ３３はサーバ１からデータを読出し、そのデータをキャッシュメモリ３２に蓄積する。 - 特許庁

The two memory access problem can be solved by the use of a special fast-lookup hardware cache called associative registers or translation look-aside buffers (TLBs). 例文帳に追加

2つのメモリのアクセス問題は,連想レジスタまたは変換ルックアサイド・バッファ(TLBs)と呼ばれる特殊な高速検索ハードウェア・キャッシュを使うことによって解決できる． - コンピューター用語辞典

It implements highly scalable, efficient and reliable Content Transport and Content Routing and works in unison with any cache engine. 例文帳に追加

これは高度にスケーラブルで効率的かつ信頼し得るコンテント・トランスポートおよびコンテント・ルーティングを実装し、どのようなキャッシュ・エンジンとも調和して動作する。 - コンピューター用語辞典

ONLYload the modules you need when the page is not in the cache (and has to be recomputed) by using a conditional inclusion. 例文帳に追加

条件付きの include を使用していることでページがキャッシュされていない(そして、再計算しなければならない) 場合、必要なモジュールだけをロードするようにしてください。 - PEAR

If you use the CacheLiteFunction decorator, you may want to invalidate the cache after a change in the data base.NoteThis function can not be called statically.例文帳に追加

CacheLiteFunction デコレータを使用する場合は、データベースを変更したときにキャッシュを無効化したくなることでしょう。 注意この関数は、スタティックにコールすることはできません。 - PEAR

To attain the high speed acquisition of an arithmetic result by storing the arithmetic result obtained by executing an arithmetic operation in an arithmetic result memory which is different from a cache.例文帳に追加

演算を実行した演算結果をキャッシュとは別の演算結果メモリに格納しておくことにより、演算結果の取得を高速にする。 - 特許庁

When the recording/reproducing to/from a low speed main recorder Dk is carried out through a buffer memory, the device functions as the cache memory Cch by constituting of a high speed memory.例文帳に追加

低速の主記録装置Ｄｋへの記録／再生をバッファメモリを介して行う際に、高速のメモリで構成してキャッシュ・メモリＣｃｈとして機能させる。 - 特許庁

To provide a storage system for facilitating duplication to raise reliability without enlarging a cache memory so much even when multiple host computers are connected, while increasing the speed of an operation viewed from the host computers.例文帳に追加

ストレージシステムの動作を高速化しながら、多数のホスト計算機を接続してもキャッシュメモリをあまり大きくせず、データ２重化を容易にすること。 - 特許庁

To provide a plotting device which speedily accesses a VRAM by using the cache memory of a copy back and makes a normal display.例文帳に追加

ＶＲＡＭをコピーバックのキャッシュメモリを使用して高速にアクセスし、かつ、正常な表示を行わせる描画装置を提供することを目的とする。 - 特許庁

To enable cache management based on an actual using frequency, in which image data are left in a development and storage means on the basis of the actual using frequency of the image data.例文帳に追加

画像データの実際の使用頻度に則して画像データを展開記憶手段に残すという実際の使用頻度に則したキャッシュ管理を可能にする。 - 特許庁

The number of ways at the time of occurrence of cache miss is controlled so that the number of the MAX WAY 105 for each PPID value can be maintained for each index value.例文帳に追加

各インデックス値毎に、各ＰＰＩＤ値のＭＡＸ ＷＡＹ数１０５が守られるように、キャッシュミス時のウェイ数の制御が実施される。 - 特許庁

Memory information of a partial level of a plurality of levels of a first plane directory cache is swept out in response to an instruction to degrade a plane (step S11).例文帳に追加

プレーンをデグレードする指示に応答して、第１のプレーンのディレクトリキャッシュの複数のレベルの一部のレベルの記憶情報を掃き出す（ステップＳ１１）。 - 特許庁

An RAM access controller 106 controls the read and write of an RAM cache 107 and a line memory 108, and executes memory read and memory write corresponding to a request from the decoder 109.例文帳に追加

RAMアクセスコントローラ106は、RAMキャッシュ107およびラインメモリ108の読み書きを制御して、デコーダ109の要求に応じたメモリ読出およびメモリ書込を実行する。 - 特許庁

Consequently, the data are not written to the secondary storage device, while difference data are stored on the cache server, so that the confidential data can be automatically consolidated in the server.例文帳に追加

これにより、２次記憶装置への書込みは行われず、差分データがキャッシュサーバ上に保存され、機密データのサーバへの自動集約が実現できる。 - 特許庁

To provide a storage device and a program capable of resolving a mismatch of data stored in a cache memories of a plurality of devices that perform communication with the storage device.例文帳に追加

記憶装置と通信を行う複数のデバイスのキャッシュメモリに記憶されたデータの不整合を解消可能な記憶装置およびプログラムを提供する。 - 特許庁

To detect a bit error in a reference history without adding redundancy bit to the reference history in a cache memory device of Nway set associative system.例文帳に追加

Ｎウェイ・セット・アソシアティブ方式のキャッシュメモリ装置において、参照履歴に冗長ビットを付加することなく、参照履歴のビットエラーを検出する。 - 特許庁

To provide an image processing apparatus which has a high use efficiency of a cache area and a high average display speed, an image processing method, and an image processing program.例文帳に追加

キャッシュ領域の利用効率が高く平均表示速度が高い画像処理装置、画像処理方法及び画像処理プログラムを提供する。 - 特許庁

To provide an information reproducing device which can be reduced in electric power consumption by cache control assuming a user's operation or decreasing of access frequencies to media.例文帳に追加

ユーザの操作を想定したキャッシュ制御や、メディアへのアクセス頻度を減少することで、消費電力削減を可能とした情報再生装置を提供する。 - 特許庁

A roaming history storage 70 stores a transition frequency of the c/o address stored in the binding cache 68 in correlation with prefixes before and after transition.例文帳に追加

移動履歴記憶部７０は、バインディングキャッシュ６８に記憶されている気付アドレスの遷移回数を遷移前後のプレフィクスに対応付けて記憶する。 - 特許庁

When the condition is satisfied, one or more instructions are prefetched to an instruction cache 104 of the CPU 102 by use of the address of the target instruction as a starting address.例文帳に追加

条件が満たされたとき、ＣＰＵ１０２の命令キャッシュ１０４にターゲット命令のアドレスを開始アドレスとして１以上の命令をプリフェッチする。 - 特許庁

Concerning the information processor of a multiprocessor system connecting plural processors and plural main memories through a switch type main memory controller, while adopting a control system for performing the coherence control of a cache by holding the copy of the tag of the cache and while relaxing performance reduction caused by false sharing, barrier synchronism between processors is performed at a high speed.例文帳に追加

複数のプロセッサと複数の主記憶をスイッチ型主記憶制御装置で接続したマルチプロセッサ方式の情報処理装置で、キャッシュのコヒーレンス制御をキャッシュのタグのコピーを保持することにより行う制御方式をとりながら、フォールスシェアリングによる性能低下を緩和しつつ、プロセッサ間のバリア同期を高速に行う。 - 特許庁

A plurality of host adapters (upper interfaces) 1 to be connected with an host CPU, a plurality of disk adapters (interfaces on the side of the storage device) 2 to be connected with an array disk 5, and a cache memory 3 for temporary storage to be shared by these adapters, are installed attachably and detachably on a common bus 4 shared by these adapters and the cache memory.例文帳に追加

上位ＣＰＵと接続される複数のホストアダプタ（上位側インタフェース）１と、アレイディスク５と接続される複数のディスクアダプタ（記憶装置側インタフェース）２と、これらのアダプタに共用される一時記憶用キャッシュメモリ３とは、これらアダプタ及びキャッシュメモリに共用されるコモンバス４上に挿抜自在に取り付けられる。 - 特許庁

When the extracted attribute ID is not matched with the attribute ID recorded while being made to correspond to the extractor, the attribute data and the extractor are received from a DB 20 according to the object ID, and the cache part 300 is made to cache the read extractor and attribute data while being made to correspond to the attribute ID.例文帳に追加

一方で、抽出した属性ＩＤが、抽出子に対応付けて記録された属性ＩＤと一致しなければ、対象ＩＤによりＤＢ２０から属性データおよび抽出子を受信し、読み出された抽出子および属性データを属性ＩＤに対応付けてキャッシュ部３００にキャッシュさせる。 - 特許庁

When data recording processing is executed, flash cache request output and reception of a response for confirming presence of data which is already stored in a cache memory on the HDD side, however, not yet recorded to a disk itself are executed and the data already recorded in the disk is erased from a memory on the device side on condition of reception of the response.例文帳に追加

データ記録処理実行時に、ＨＤＤ側のキャッシュメモリに格納済みであるがディスク自体に対する記録が済んでいないデータの有無を確認するフラッシュキュッシュ要求出力および応答受信を実行し、応答受信を条件としてディスク記録済みデータを装置側メモリから消去する。 - 特許庁

This method comprises for offering a first mechanism capable of performing exclusive access to the first part of a cache memory and a process for offering a second mechanism capable of performing exclusive access to the second part of the cache memory, and the exclusive access to the first pat is made independent of the exclusive access to the second part.例文帳に追加

キャッシュメモリの第１の部分への排他的アクセスを可能とする第１の機構を提供する工程と、キャッシュメモリの第２の部分への排他的アクセスを可能とする第２の機構を提供する工程と、を有し、第１の部分への排他的アクセスは第２の部分への排他的アクセスと独立である。 - 特許庁

A printer information update situation of the print server in printer information cache update processing of the print server is held as update status in an update management table concerned by the print server and a printer, and the print server refers to the update status to perform the printer information cache update processing with minimum information acquisition.例文帳に追加

プリントサーバのプリンタ情報キャッシュ更新処理における、プリントサーバのプリンタ情報更新状況を、プリントサーバとプリンタが関係する更新管理テーブルで更新ステータスとして保持し、プリントサーバは更新ステータスを参照することで最小限の情報取得でプリンタ情報キャッシュ更新処理を行うことができる。 - 特許庁

The cache control apparatus 1 sets a period when the cache memory (caching unit 110) stores the attribute information on the basis of a transmission interval of the period during which the detection device 2 is transmittable, when the detection device 2 in a transmission source of the detection data is an intermittent connection type detection device 2 the transmittable period of which is intermittent.例文帳に追加

キャッシュ制御装置１は、検出データの送信元の検出装置２が、送信可能な期間が間欠的である間欠接続タイプの検出装置２である場合、当該検出装置２が送信可能な期間の送信間隔に基づいて、キャッシュメモリ（キャッシュ部１１０）が属性情報を記憶している期間を設定する。 - 特許庁

When write transfer or read transfer to the cache memory 6 except for write transfer from the CPU 5 to the cache memory 6 is generated, the monitor 9 compares the address and data running to the first and the second bus with the address and data stored in the table 91, and determines the matching/mismatching in real time.例文帳に追加

モニタ部９は、ＣＰＵ５からキャッシュメモリ６への書き込み転送以外であって、キャッシュメモリ６に対するライト転送又はリード転送が発生した場合に、第１又は第２バスに流れるアドレス及びデータと、テーブル９１に格納されたアドレス及びデータと比較し、その一致・不一致をリアルタイムで判定する。 - 特許庁

A simulator (simulation apparatus 10) includes: an instruction change notification part 1211 which, when the contents of a memory are rewritten and the contents are an instruction, sets a change flag in a decode cache of the corresponding instruction; and an execution simulation part 123 for detecting whether the change flag exists in the decode cache during execution of the instruction, and when the change flag exists, performing re-fetch and decoding.例文帳に追加

シミュレータ（シミュレーション装置）は、メモリが書き換えられ、その内容が命令であれば、該当する命令のデコード・キャッシュに変更フラグを立てる命令変更通知部と、該当命令実行時に、デコード・キャッシュに変更フラグがあるかを検出し、変更フラグがあれば、再フェッチ・デコードを行う実行シミュレーション部を有する。 - 特許庁

A removable disk RD is attachably and detachably connected to a computer PC which can be selectively operated in a first operation mode in which data temporarily stored in a cache memory 91 are transferred to an external storage area and a second operation mode in which data are transferred to the storage area without being temporarily stored in the cache memory 91.例文帳に追加

リムーバブルディスクＲＤは、キャッシュメモリ９１に一時的に保持させたデータを外部の記憶領域に転送する第１動作モード又はキャッシュメモリ９１で一時的にデータを保持せずにデータを前記記憶領域に転送する第２動作モードで選択的に動作可能なコンピュータＰＣに着脱可能に接続される。 - 特許庁

To a data request for the data on the high-order network from the terminal device 3, a cache management server 23 examines the history and relays, when a terminal device 3 which performed the data request for this data in the past and is holding this data is present, the cache data from this terminal device 3 to the terminal device 3 of the data requester.例文帳に追加

端末装置３からの上位ネットワーク上のデータに対するデータ要求に対して、キャッシュ管理サーバ２３は、履歴を調べ過去にそのデータに対してデータ要求を行いそのデータを保持している端末装置３があれば、その端末装置３からデータ要求元の端末装置３へキャッシュデータを中継する。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁

Each time cache data are read, an LSI330 being a DMA chip operates the BCC check of cache data by a BCC check block 339, and a CM read block 338 turns on the "BBC check bit" and "BCC error bit" of "data transfer end notification" in response to whether or not check has been finished and the check result.例文帳に追加

本発明のＤＭＡチップであるＬＳＩ３３０は、キャッシュデータの読みの都度、ＢＣＣチェックブロック３３９にてキャッシュデータのＢＣＣチェックを行い、チェック完了か否かおよびチェック結果に応じて、ＣＭリードブロック３３８は、「データ転送終了通知」の「ＢＣＣチェックビット」および「ＢＣＣエラービット」をオンにする。 - 特許庁

An argument combination count part 114 and a cache information creation part 116 extract each field value contained in the extraction field information 15 from a variable data file 20, and determines a value which appears in the variable data file 20 more than a preliminarily designated threshold of such values as a cache object.例文帳に追加

引数組み合わせカウント部１１４及びキャッシュ情報生成部１１６は、バリアブルデータファイル２０から抽出フィールド情報１５に含まれる各フィールドの値を抽出し、それら値の中であらかじめ指定された閾値以上の回数バリアブルデータファイル２０中に現れる値をキャッシュ対象と判定する。 - 特許庁

To provide a data transfer device for transferring data at high speed by installing cache memories for each color and performing data transfer control for each color to store data to be transferred next for each color in the cache memories regarding the data transfer device for transferring data such as video data at high speed.例文帳に追加

ビデオデータ等のデータを高速に転送するデータ転送装置に関し、特に本発明は色毎にキャッシュメモリを設置し、色毎にデータの転送制御を行うことによって、色毎の次転送するデータをキャッシュメモリに記憶させ、高速にデータ転送を行うデータ転送装置を提供することを目的とする。 - 特許庁

To reduce the load on a content delivery server even in an environment where contents vary irregularly; to check to see if the contents stored in the cache of a client device have been modified illicitly; and to allow other client devices to access only the cache storage device of the client device.例文帳に追加

コンテンツが不定期に変わる環境下であってもコンテンツ配信サーバへの負荷を軽減することができ、クライアント装置のキャッシュに格納されているコンテンツが不正に変更されていないかどうかを確認することができ、他のクライアント装置からはクライアント装置のキャッシュ記憶装置にだけしかアクセスすることができないようにする。 - 特許庁

A video cache memory provided in a set-top box in a client stores once video contents downloaded from a video contents sales/rental server, the video contents are reproduced from the video cache memory in real time during viewing of the video contents, and a royalty processor automatically executes collection and payment of the copyright fee.例文帳に追加

映像コンテンツ販売・レンタルサーバからダウンロードされる映像コンテンツはいったんクライアント内のセット・トップ・ボックスに具備される映像キャッシュメモリに記憶され、当該映像コンテンツ視聴時に映像キャッシュメモリから実時間再生されるとともに、ロイヤリティプロセッサにより著作権料の徴収及び支払いが自動的に実行される。 - 特許庁

Relating to a document sent from a document server 30 at a document request from a client 10, its internal script is separately stored in a script cache 24 on a relaying server and after the call part of the script in the document is replaced with the call part of the script stored in the script cache 24, the script is sent to the client 10.例文帳に追加

クライアント１０からの文書要求に応じて文書サーバ３０から送られた文書は、中継サーバにおいて文書中のスクリプトがスクリプトキャッシュ２４に別途保存され、文書中のスクリプトの呼び出し部分がスクリプトキャッシュ２４に保存したスクリプトの呼び出し部分で置き換えられた後にクライアント１０に送られる。 - 特許庁

When write of data to a first storage medium of a positive data storage device 11-1 is designated by a host device 13-1, a cache memory management part of the positive data storage device 11-1 writes the data designated to a first cache memory of the positive data storage device 11-1 as write back data to be written to the first storage medium.例文帳に追加

正データ記憶装置１１-1のキャッシュメモリ管理部は、正データ記憶装置１１-1の第１の記憶媒体へのデータの書き込みがホスト装置１３-1から指定された場合、指定されたデータを第１の記憶媒体に書き出されるべきライトバックデータとして正データ記憶装置１１-1の第１のキャッシュメモリに書き込む。 - 特許庁

Second control means 220, having cache memory means 230, obtains the table through the first control means 120, stores the table in the cache memory means 230, and returns the first record of the table to a COBOL program 210 when a READ command is sent from the COBOL program 210 to the table of the relational database 110 and when the READ command is the first command to the table.例文帳に追加

第2の制御手段220は、キャッシュ記憶手段230を有し、COBOLプログラム210からリレーショナルデータベース110のテーブルに対してREAD命令が出されたとき、テーブルに対する1回目のREAD命令であれば、第1の制御手段120を通じてテーブルを取得してキャッシュ記憶手段230に記憶すると共にテーブルの1つ目のレコードをCOBOLプログラム210に返却する。 - 特許庁

After that, a restart control part 24b of the control device 20b restarts at least the control device 20a with cache data in a cache memory 22a, in the case where the access processing by the control device 20a is stopped and the start information 26b is stored in the nonvolatile storage part 25b when the own device is started.例文帳に追加

その後、制御装置２０ｂの再起動制御部２４ｂは、自装置が起動したとき、制御装置２０ａによるアクセス処理が停止しており、かつ、起動情報２６ｂが不揮発性記憶部２５ｂに記憶されていた場合に、少なくとも制御装置２０ａをキャッシュメモリ２２ａのキャッシュデータを保持したまま再起動させる。 - 特許庁

The conventional multi-port cache memory is excellent in high speed since it is constituted by using multi-port cell blocks, however, chip size is increased when erroneous cache is attempted to be reduced by increasing its capacity since the areas of the cell blocks to be components increase in proportion to square of the number of ports, which becomes a cause of cost increase.例文帳に追加

従来のマルチポートキャッシュメモリはマルチポートセルブロックを用いて構成されるので高速性には優れているが、構成要素となるセルブロックの面積がポート数の２乗に比例して増大するため、大容量化してキャッシュミスを低減しようとすればチップサイズが増大し、コストアップの原因となっていた。 - 特許庁

This PU 11 carries a MMU 20 provided with an area decoder 21 allowing access of a built-in memory 1 based on address data showing the built-in memory 1 and a cache control function 22 allowing the built-in memory 1 to access as a cache memory based on address data of an external memory 2.例文帳に追加

内蔵メモリ１を、内蔵メモリ１を示すアドレスデータに基づきアクセスすることを可能とする領域デコーダ２１と、内蔵メモリ１を、外部メモリ２のアドレスデータに基づきキャッシュメモリとしてアクセスすることを可能とするキャッシュ制御機能２２とを備えたＭＭＵ２０を搭載したＰＵ１１を提供する。 - 特許庁