「Data Bit」に関連した英語例文の一覧と使い方(96ページ目) - Weblio英語例文検索

This encoder 1 performs vertical-column concatenate folding arithmetic where an encoding ratio is '2/3' to inputted 2-bit input data D1 to convert it to 3-bit coded data D4 and maps it to be the transmission symbol of a 8 PSK(8-Phase Shift Keying) modulation system to output it is one encoding transmission symbol D5 of three-bits.例文帳に追加

この符号化装置１は、入力した２ビットの入力データＤ１に対して、符号化率が“２／３”の縦列連接畳み込み演算を行い、３ビットの符号化データＤ４に変換し、８ＰＳＫ（８−Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式の伝送シンボルにマッピングして３ビットの１つの符号化伝送シンボルＤ５として出力する。 - 特許庁

The encoder 106 encodes the video data supplied by the encoding parameter separation device 105 by the present encoding parameter and generates a bit stream; at the same time, it multiplexes use data where the encoding parameter of the plural generations supplied by the history encoder 107 to the bit stream is included as history information, and outputs them to a successive step transcoder.例文帳に追加

符号化装置１０６は、符号化パラメータ分離装置１０５より供給されるビデオデータを現符号化パラメータで符号化してビットストリームを生成すると共に、そのビットストリームに履歴符号化装置１０７より供給される複数世代の符号化パラメータが履歴情報として含まれているユーザデータを多重化し、後段のトランスコーダに出力する。 - 特許庁

The synchronization circuit comprises a redundantly coding part for converting a multi-bit input data, which is synchronized with a first clock, to a redundant code in which the Hamming distance becomes 1; a redundant code synchronizer for synchronizing the redundant code with a second clock; and a decoder for decoding the redundant code synchronized with the second clock into the multi-bit data.例文帳に追加

同期化回路は、第１クロックに同期化された多ビットの入力データを、ハミング距離が１となる冗長符号に変換する冗長符号化部と、前記冗長符号を第２クロックで同期化する冗長符号同期化部と、前記第２クロックで同期化された冗長符号を、前記多ビットのデータに復号する復号化部とを備える。 - 特許庁

The encoder 106 encodes the video data supplied from the encoding parameter separation device 105 by the present encoding parameter and generates a bit stream, multiplexes user data in which the encoding parameter of the plural generations supplied by the history encoding device 107 to the bit stream are included as history information, and outputs them to a successive step transcoder.例文帳に追加

符号化装置１０６は、符号化パラメータ分離装置１０５より供給されるビデオデータを現符号化パラメータで符号化してビットストリームを生成すると共に、そのビットストリームに履歴符号化装置１０７より供給される複数世代の符号化パラメータが履歴情報として含まれているユーザデータを多重化し、後段のトランスコーダに出力する。 - 特許庁

Furthermore, if an effective bit V supplied from the effective bit register 40 determines whether unit data d in a cache line C, designated by index data Id supplied from a CPU 20, is valid or invalid for each bank B; a read control means 60 in the cache memory device 10 supplies the index data Id only with respect to a plurality of control wires in the valid bank B.例文帳に追加

また、キャッシュメモリ装置１０における読出制御手段６０は、有効ビットレジスタ４０から供給される有効ビットＶによって、ＣＰＵ２０から供給されるインデックスデータＩｄにて指定されたキャッシュラインＣにおける単位データｄの有効または無効がバンクＢ毎に指定されると、有効とされたバンクＢにおける複数の制御配線に対してのみインデックスデータＩｄを供給する。 - 特許庁

The tone is expressed by changing the printing density per dot by converting the image data which expresses the tone for every dot with a plurality of bits into a plurality of consecutive one-bit data, and by controlling a heating-element electrified time per dot based on one bit data.例文帳に追加

１ドット毎の階調を複数ビットで表現した画像データを複数の連続する１ビットデータに変換し、１ビットデータに基づきドット単位で発熱体通電時間を制御することにより、印刷濃度をドット単位で変化させて階調を表現するサーマルプリンタにおいて、１ドットを構成する複数の１ビットデータ中のオンデータを、１ドット印刷時間内で時間的に分散させてサーマルプリントヘッドへ出力する制御手段を設ける。 - 特許庁

The digital decoding device 2 includes an interpolation processing section 25 for correcting and interpolating the spectrum data in which the frequency band of small quantization bit allocation or zero quantization bit allocation, in a reversely quantized spectrum data belonging to a certain frame, by using the spectrum data existing in the same frequency band of either or both of preceding and following frames of the certain frame.例文帳に追加

このデジタルデータ復号化装置２は、あるフレームに属する逆量子化されたスペクトルデータのうち、量子化ビット割り当てが小さい周波数帯域に存在するスペクトルデータ又は量子化ビット割り当てが零の周波数帯域に存在すべきスペクトルデータを、あるフレームより前後のフレームのいずれか又は両方の同一周波数帯域に存在するスペクトルデータを用いて補正、又は補間する補間処理部２５を具備する。 - 特許庁

A binary arithmetic renormalization means performs binary arithmetic encoding of the next bit, while a ternary data sequence is converted into a binary data sequence, to output encoded bits through a binary converter 32 and an f-value waiting processor 33 to output an updated encoding section width and an updated minor probability section width at a timing, when a ternary data sequence for the target bit is output.例文帳に追加

対象ビットに対する３値データ列を出力するタイミングで、更新後の符号化区間幅と更新後の劣勢確率の区間幅とを出力するため、２値変換部３２とｆ値滞留処理部３３とにより３値データ列を２値データ列に変換して符号化ビットを出力する間に、２値算術再正規化手段により次のビットに対する２値算術符号化の処理が可能となる。 - 特許庁

This circuit is provided with a memory 10 provided with an additional memory cell for storing defective data bit information on a memory cell, a comparing circuit 20 comparing output data DATO of the memory 10 with its expected value EXP for each data bit, and a BIST circuit 30 generating a required and sufficient test input pattern for detecting the defect of memory cells constituting the memory 10 and the expected value EXP and controlling test sequence.例文帳に追加

メモリセルの不良データビット情報を格納するための付加メモリセルを備えたメモリ１０と、そのメモリ１０の出力データＤＡＴＯとその期待値ＥＸＰをデータビットごとに比較する比較回路２０と、そのメモリ１０を構成するメモリセルの不良を検出するために必要十分なテスト入力パターンおよび上記期待値ＥＸＰを発生しテストシーケンスをコントロールするＢＩＳＴ回路３０とを備えた。 - 特許庁

An absolute position code deriving part 101 inputs a command signal SRB from an effective bit command part 110, derives code data KSG corresponding to a code supposed to be detected by an effective detection element, following the signal SRB for designating an effective bit, based on absolute position data θ outputted from a detection data processing part 103, and outputs it to the code comparison part 104.例文帳に追加

絶対位置コード導出部１０１は有効ビット指令部１１０からの指令信号ＳＲＢを入力し、検出データ処理部１０２から出力される絶対位置データθに基づいて、且つ有効としたビットを指定する信号ＳＲＢに従って有効とすべき検出素子にて検出されるであろうコードに対応したコードデータＫＳＧを導出し、コード比較部１０４へ出力する。 - 特許庁

A carry up probability after adding the random number becomes high corresponding to the value of the decimal (m-n) bits of the input data to be rounded, and the rounding processing to n bits is executed while keeping the pseudo gradation of the m-bit input data.例文帳に追加

丸められる入力データの小数部（ｍ−ｎ）ビットの値に応じて乱数加算後の繰り上がり確率が大きくなり、ｍビットの入力データの階調性を擬似的に保持したままｎビットに丸め処理することができる。 - 特許庁

Further, a special amount area (flag) is provided, so that, when the numerical data cannot be numerically expressed in the fixed bit length, that effect is expressed by the special amount area, and the data are recorded as a combination of the code non-integral value with the special amount area.例文帳に追加

また，特殊量領域（フラグ）を設け，数値データが固定ビット長で数値表現できない場合には，特殊量領域でその旨を表現し，符号無整数値と特殊量領域との組み合わせでデータを記録する。 - 特許庁

The device adopts a variable bus-bit width in the image processing data path, can generate high precision output, regardless of the digital gain value, and is further provided with a series fixed pattern noise correction block and a digital gain processing block in the data path.例文帳に追加

画像処理データ路に可変バスビット幅を採用し、デジタル利得値にかかわらず高精度の出力を発生させることができ、さらにデータ路中に列固定パターン雑音補正ブロック及びデジタル利得処理ブロックを有する。 - 特許庁

After that, if a data input changes, in a circulation type shift register SR-B on a lower stage, data of logic "1" inputted to a certain bit position through a gate circuit GATE starts cyclic shift to the left (negative direction) in synchronization with the clock.例文帳に追加

その後、データ入力に変化があると、下段の循環型シフトレジスタＳＲ−Ｂでは、ゲート回路ＧＡＴＥを介してあるビット位置に入力された論理「１」のデータが、クロックに同期して左方向（負方向）に循環シフト始める。 - 特許庁

Said conversion means is provided in a frame buffer memory controller 3 and converts RGB24 data of a high-resolution or high-frequency input video signal into YUV422 16-bit data of which the quantity of information is reduced, through color space conversion.例文帳に追加

この変換手段は、フレームバッファメモリコントローラ３にあって、高解像度や高周波数の入力映像信号のＲＧＢ２４データを色空間変換により情報量が低減したＹＵＶ４２２の１６ビットデータに変換する。 - 特許庁

To provide a moving picture coder that eliminates the need for adoption of a high data transmission frequency for a frame memory and for extension of a data bit width even when many numbers of coding object pixels like the HDTV are required or a vertical direction retrieval range of motion retrieval is extended.例文帳に追加

ＨＤＴＶのように符号化対象画素数が多くても、あるいは動き探索の垂直方向探索範囲を拡大しても、フレームメモリとの間のデータ転送周波数の高速化や、データビット幅の拡大を不要とする - 特許庁

A variable length encoding section 107 or 110 outputs an encoded bit stream by one block on the basis of symbol data comprising combinations of zero length and non-zero coefficient of received data and a prediction error distributed by a distribution section 105.例文帳に追加

可変長符号化部１０７又は１１０は、入力されたデータのゼロレングスと非ゼロ係数との組み合わせから成るシンボル・データと分配部１０５で分配される予測誤差値に基づいて、１ブロック分の符号化ビット列を出力する。 - 特許庁

Upon receiving 10 bit gray scale data, a binarizing section 103 divides the gray scale data in time series into most significant 8 bits and least significant 2 bits which are then binarized separately before being outputted to a thermal head 108.例文帳に追加

２値化部１０３は、１０ビットの階調データを入力すると、階調データを上位の８ビットと下位の２ビットとに時系列的に分けて、上位の８ビットと下位の２ビットとを別々に２値化し、サーマルヘッド１０８へ出力する。 - 特許庁

In writing data in a buffer memory 1a, the leading address, the terminal address, and the data size of a written first-in first-out (FIFO) block are written in a corresponding FIFO block register and simultaneously full is set to an empty bit.例文帳に追加

バッファメモリ１ａにデータの書き込みを行う時、書き込みを行ったＦＩＦＯブロックの先頭アドレス、終端アドレス、データサイズを対応するＦＩＦＯブロックレジスタに書き込み、同時にＥＭＰＴＹビットにＦＵＬＬを設定する。 - 特許庁

To realize a driving circuit for a liquid crystal display device capable of reducing variation amounts in each bit value of data transmitted via a bus line, in the driving circuit for the liquid crystal display device wherein image data are transmitted to a liquid crystal panel.例文帳に追加

画像データを液晶パネルへ転送する液晶表示装置の駆動回路において、バスラインで転送されるデータの各ビットの値の変化量を低減することができる液晶表示装置の駆動回路を実現する。 - 特許庁

The encoder includes external codes for performing the encoding with an encoding rate k/p, interleavers that performs replacement of data orders comprising bit series of p pieces encoded and reordering of the data order, and internal codes for performing encoding with an encoding rate p/n.例文帳に追加

符号化装置は、符号化率がｋ／ｐの符号化を行なう外符号と、符号化されたｐ個のビット系列からなるデータの順序を置換して並べ替えるインターリーバと、符号化率がｐ／ｎの符号化を行なう内符号を備える。 - 特許庁

That is, N bytes (bits)*1 piece of basic precalculation data, 1 byte (bit)*A pieces of precalculation data (the number of A depends on the processing system of the cryptography to be used), and a logical operation such as the exclusive OR are used.例文帳に追加

即ち、Ｎバイト（ビット）＊１個の基礎となる事前計算データと、１バイト（ビット）＊Ａ個（Ａの個数は利用する暗号の処理体系に依存）の事前計算データ及びｅｘｃｌｕｓｉｖｅ ｏｒのような論理演算を用いる。 - 特許庁

One PN code generator at a transmitter side generates a plurality of k-chip PN code series deviated by one chip each, and any of the PN codes is selected in response to received n-bit data and the resulting data are transmitted.例文帳に追加

送信側では、１個のＰＮ符号発生器１３により１チップづつずれたｋチップのＰＮ符号系列を複数個発生させ、そのＰＮ符号のいずれかを入力するｎビットのデータに応じて選択して送信する。 - 特許庁

A plurality of bit transistors 6 in which ON/OFF is controlled according to display data of a plurality of bits, control connection relationship between the plurality of capacitances and the data enable lines, and a total capacity of the plurality of coupling capacitances is controlled.例文帳に追加

複数ビットの表示データに応じてオンオフがそれぞれ制御される複数のビットトランジスタ６が、複数のカップリング容量とデータイネーブルラインの接続関係を制御して、前記複数のカップリング容量の合計容量を制御する。 - 特許庁

The multi-bit resistive memory cell includes a half of the low-resistance state and a half of high-resistance state, data are stored in the lower half resistive state, by inverting a data scheduled to be stored in the higher half resistance state.例文帳に追加

マルチビット抵抗メモリセルは、抵抗状態の低い方の半分と高い方の半分とを含み、高い方の半分に記憶される予定のデータを反転させることによって、抵抗状態の低い方の半分にデータを記憶する。 - 特許庁

To provide an image data structure capable of embedding falsification detection information to a bit map character and attaching falsification detection information or the like to an object such as a characterand, and to provide an image data buildup method.例文帳に追加

ビットマップ文字に改ざん検出情報を埋め込むことができる画像データ構造および文字等のオブジェクトに改ざん検出情報等を付加することができる画像データ構造および画像データ構築方法を提供する。 - 特許庁

In an RGB to R'G'B'W conversion section 10, conversion is performed in a condition that the use ratio of W is <100% and the bit width of the input RGB data is larger than that of the R'G'B'W data.例文帳に追加

ＲＧＢ→Ｒ’Ｇ’Ｂ’Ｗ変換部１０では、Ｗの使用率が１００％未満であって、入力されるＲＧＢデータのビット幅が変換後のＲ’Ｇ’Ｂ’Ｗデータのビット幅より大きいという条件で変換を行う。 - 特許庁

The frame error discrimination means 100a uses a CRC check bit included in received data demodulated by a signal processing section 17 to discrimination whether or not a frame error as to the received data is consecutive over a prescribed frame number.例文帳に追加

フレーム誤り判定手段１００ａは、信号処理部１７にて復調された受信データに含まれるＣＲＣチェックビットを用いて、上記受信データについてフレーム誤りが所定フレーム数以上連続していないかを判定する。 - 特許庁

To provide a semiconductor storage that can prevent the interference between adjacent bit lines when reading data from a memory cell and at the same time can speed up the speed for reading data and reduce power consumption.例文帳に追加

本発明は、メモリセルからのデータ読出し時に、隣接するビット線間の干渉を防止可能とし、同時にデータ読出し速度の高速化及び消費電力の削減を実現可能な半導体記憶装置を提供することを目的とする。 - 特許庁

To provide an image data processing apparatus for applying thinning to a horizontal linewidth in the subscanning direction without losing a shape of image data deployed in a bit map shape so as to uniformize a line width ratio of a vertical line segment to the horizontal line segment.例文帳に追加

ビットマップ状に展開された画像データの形状を損なわずに水平線分の副走査方向の線幅を細線化し、垂直線分と水平線分の線幅比率の均一化を行う画像データ処理装置を提供する。 - 特許庁

The order of subframes is set to be different for each group having multiple pixel rows, and a data writing period of each group having the multiple pixel rows is set to be shorter than a data holding period of a subframe which corresponds to the least significant bit.例文帳に追加

複数の行の画素を有する集合毎にサブフレームの出現順序を異ならせ、該複数の行の画素を有する集合の各々の書き込み期間が最下位ビットに相当するサブフレームの保持期間より短くなるようにする。 - 特許庁

The OSD circuit uses a color signal generating circuit that receives 2-bit digital data to generate any of three different outputs or over on the basis of the digital data and provides the output of the result as a color display signal, and is provided with an I signal generating circuit of the similar configuration to above.例文帳に追加

２ビットのデジタルデータを入力し前記デジタルデータに基づいて３以上の互いに異なる出力のうちのいずれかを形成し色表示信号として出力する色信号発生回路を用いる。 - 特許庁

A printer controller as an image processor detects operation limit information of data from a PDF file (S203, S205, S207), and acquires bit map data by developing the PDF file (S208).例文帳に追加

画像処理装置としてのプリンタコントローラは、ＰＤＦファイルから当該データに関する操作の制限を示す操作制限情報を検出するとともに（Ｓ２０３，Ｓ２０５，Ｓ２０７）、ＰＤＦファイルを展開してビットマップデータを取得する（Ｓ２０８）。 - 特許庁

The Manchester code converting circuit 110 prepares a Manchester code shifted from L level to H level or from H level to L level from bit data "1", "0" of the transmitting data and a mono-pulse generating circuit 130 is driven by the output pulse.例文帳に追加

マンチェスタ符号変換回路１１０は、送信データのビットデータ「１」「０」でＬレベルからＨレベル、またはＨレベルからＬレベルに転換されたマンチェスタ符号を作り、その出力パルスでモノパルス発生回路１３０を駆動する。 - 特許庁

To resettle frame synchronism in a short time when the bit slippage of data is generated and frame synchronism is slipped off when an intrinsic time slot is formed in a frame and data are transmitted by constituting a multi- frame to the time slot.例文帳に追加

フレーム内に固有のタイムスロットを設け、このタイムスロットにマルチフレームを構成することによりデータ伝送する場合、データのビットずれが発生してフレーム同期が外れた際に、フレーム同期の再確立を短時間で行えるようにする。 - 特許庁

To obtain a timing reproduction device which reproduces processing timing for highly accurately demodulating transmitted data, in a receiving device of a spread spectrum communication system wherein a bit cycle of the transmission data and a spreading code cycle are in a non-integer multiple relation.例文帳に追加

伝送データのビット周期と拡散コード周期が非整数倍の関係にあるスペクトラム拡散通信システムの受信装置において、伝送データを高精度に復調するための処理タイミングを再生するタイミング再生装置を得ること。 - 特許庁

The I/O common bus is provided with the CAD bus of 8-bit width for transmitting a command, an address and data in time-division manner and a signal for distinguishing whether the output onto the CAD bus is the command or data.例文帳に追加

Ｉ／Ｏ共通バスには、コマンドとアドレスとデータが時分割で送信される８ビット幅のＣＡＤバスと、ＣＡＤバス上に出力されているのがコマンドであるかデータであるかを区別するための信号が含まれている。 - 特許庁

To provide a semiconductor memory in which a data holding characteristic of a cell capacitor is improved reducing charge/discharge current of bit lines by electric charge recycle and current consumption at the time of standby can be reduced and its data access method.例文帳に追加

電荷リサイクルによりビット線の充放電電流を低減しながらセルキャパシタのデータ保持特性を改善して、スタンバイ時の消費電流を低減することが可能な半導体記憶装置及びそのデータアクセス方法を提供すること - 特許庁

Even if the soft error arises to the stored data, this allows a coincidence comparing operation to be performed based on the stored data having high reliability, as the error correction processing and the rewrite by the check bit are performed.例文帳に追加

これにより、記憶データに対してソフトエラーが生じる場合においても、検査ビットによる誤り訂正処理して再書き込みするため高い信頼性を有する記憶データに基づいて一致比較動作を実行することができる。 - 特許庁

The data generation circuit 20 generates N-bit random number data Drnd from count values of a plurality of clock signals CLK1, CLK3 and CLK4, and outputs Drnd as Din to the first stage pseudorandom number generation circuit 30-1.例文帳に追加

データ生成回路２０は、複数のクロック信号ＣＬＫ１，ＣＬＫ３，ＣＬＫ４のそれぞれのカウント値に基づいてＮビットの乱数データＤｒｎｄを生成し、そのＤｒｎｄを初段の擬似乱数生成回路３０−１に対するＤｉｎとして出力する。 - 特許庁

In a read control circuit 114, when the data read from the monitor bit region 101 does not agree with predetermined data, the output voltage of a voltage source 107 for reference is adjusted by controlling a trimming circuit 108.例文帳に追加

読み出し制御回路１１４は、モニタービット領域１０１から読み出されたデータが予め定められたデータと一致しない場合には、トリミング回路１０８を制御して、参照用電圧源１０７の出力電圧を調節する。 - 特許庁

A concealment and reading comparison circuit is connected between the detection circuit and the writing driver, and connects an error flag to the control logic circuit in response to comparison between a data bit in an input latch and a data out read from the memory array.例文帳に追加

隠し読出し比較回路は、検知回路と書込みドライバとの間に結合され、入力ラッチ内のデータビットとメモリアレイから読み出されたデータアウトとの間の比較に応答してエラーフラグを制御ロジック回路に結合する。 - 特許庁

When printing the received original again, the facsimile apparatus 2 applies the image processing based on the printing condition newly set by a user to the image data 41 and then generates the bit map data 52 for printing to be used for re-printing.例文帳に追加

受信原稿を再印刷する場合、ファクシミリ装置２は、ユーザが新たに設定した印刷条件に基づく画像処理を画像データ４１に対して行った上で、再印刷に用いられる印刷用ビットマップデータ５２を生成する。 - 特許庁

A serial parallel conversion circuit 3 changes a sampling interval of communication data 4 for each bit on the basis of the data shift signal 120 to set a sampling interval in more details than an integer multiple of an operating clock 110 thereby enhancing a maximum baud rate.例文帳に追加

このデータシフト信号１２０を元に、直列並列変換回路３による通信データ４のサンプリング間隔をビット毎に切替えて、動作クロック１１０の整数倍より細かなサンプリング間隔を設定し最大ボーレートを向上する。 - 特許庁

Arithmetic equipment 105 executes the mod2 addition of data obtained by shifting arithmetic data stored in the part 101 to an MSB side by one bit with a generation polynomial coefficient which is stored in a generation polynomial storage part 103.例文帳に追加

演算器１０５にて、演算データ記憶部１０１に格納された演算データをＭＳＢ側に１ビットシフトさせたデータと、生成多項式記憶部１０３に格納された生成多項式の係数とのｍｏｄ２加算を行う。 - 特許庁