「Defect Address」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To suppress a defect while maintaining a cache coherence domain by performing address inspection before data intercepted by a memory controller are processed.例文帳に追加

欠陥抑制キャッシュ・コヒーレンス・ドメイン及びキャッシュ・コヒーレントな区画間メモリ領域を可能としながら、キャッシュ・コヒーレントな対称型共有メモリ・マルチプロセッサ・システムにおける欠陥抑制メモリ区画化を達成する。 - 特許庁

A digital virtual test system including a semiconductor simulation model and an LSI tester simulation model includes a determination means for comparing and determining whether an address signal for accessing a memory function model in the semiconductor simulation model accesses a predetermined address in an address range of the memory function model or not to detect a defect of a test pattern using the LSI tester or the LSI tester simulation model.例文帳に追加

半導体シミュレーションモデルとＬＳＩテスタシミュレーションモデルを含むデジタルヴァーチャルテストシステムにおいて、半導体シミュレーションモデルのメモリ機能モデルをアクセスするアドレス信号が、メモリ機能モデルのアドレス範囲のうち所定のアドレスをアクセスしたかどうかを比較判定する判定手段を設けてＬＳＩテスタまたはＬＳＩテスタシミュレーションモデルを使用したテストパターンの不備を検出する。 - 特許庁

Error detection is carried out when reproducing continuous image information, such as animation images and when an error is detected, the physical address information of the defect region is recorded in a management information recording region of a recording medium, by which the information may be recorded by averting the defect region when the information is next recorded to the same recording medium.例文帳に追加

動画等の連続した画像情報を再生する際に、エラー検出を行い、エラーが検出された場合には、記録媒体の管理情報記録領域に、欠陥領域の物理アドレス情報を記録することにより、次に同一の記録媒体に記録する場合、欠陥領域を避けて記録することが出来る。 - 特許庁

The defect detection unit then has a detection pixel data holder for temporarily holding pixel data to be written in the SRAM, and a detector for detecting the defect address of the SRAM when the pixel data read from the SRAM are not matched with the pixel data read from the detection pixel data holder.例文帳に追加

そして、欠陥検出部は、ＳＲＡＭに書き込まれる画素データを一時的に保持する検出用画素データ保持部と、ＳＲＡＭから読み出された画素データと検出用画素データ保持部から読み出された画素データとが一致しないときに、ＳＲＡＭの欠陥アドレスを検出する検出器と、を有する。 - 特許庁

To efficiently manage an address and capacity of a defective area without requiring any special managing means for managing the defective area irrelevantly to an initial defect or a succeeding defect when the defective areas wherein the adequacy of recorded data can not be guaranteed are dispersed on a recording medium.例文帳に追加

記録したデータの正当性が保証できない不良領域が記録媒体内に散在するような状況において、初期不良または後発不良に関わらず、不良領域を管理するための特別な管理手段を必要とせず、不良領域のアドレスや容量を効率的に管理することを可能とする。 - 特許庁

The array substrate 10 is divided into two inspection blocks 10A, 10B, and total two scanning signal lines 2 are selected, respectively, from each inspection block, and inspected simultaneously, and thereby a pixel address of a defect candidate is specified.例文帳に追加

アレイ基板１０を２個の検査ブロック１０Ａ，１０Ｂに分割し、各検査ブロックから１本ずつ合計２本の走査信号線２を選択して同時に検査し、これにより不良候補の画素アドレスを特定する。 - 特許庁

To provide the constitution of a semiconductor storage device which automatically detects a defective memory cell through a self-test and can store the defect address corresponding to the defective memory cell without using a fuse circuit.例文帳に追加

セルフテストによって欠陥メモリセルの検出を自動的に行なうとともに、欠陥メモリセルに対応する不良アドレスをヒューズ回路を用いることなく記憶することが可能な半導体記憶装置の構成を提供する。 - 特許庁

A defect correcting circuit 222 of an image processing circuit 20 collates single defective pixel address information on a memory 30 and if it is discriminated that data of an address corresponding to a defective pixel are outputted from an A/D converter 16, processing is performed for replacing these output data with a previous pixel output in the same color.例文帳に追加

画像処理回路２０の欠陥補正回路２２２は、メモリ３０上の単独欠陥画素アドレス情報を照合し、欠陥画素に該当するアドレスのデータがＡ/Ｄ変換機１６より出力されたことを判別した場合には、この出力データに替えて直前の同色画素出力に置き換える処理を行う。 - 特許庁

Further, since conventionally the connection test has been conducted between the logic section and the line address, the column address in the whole LSI operation test resulted in low defect detection rate; however it can be conducted in a scan test and a test pattern which has a high detection rate of the circuit defects can be created automatically.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

In order to store a result to which an address of a defective part is pre-decoded as fuse data corresponding to a result to which an address signal externally inputted is pre-decoded, the fuse data storing section 4 can not only replace a defective part by a spare cell, but can set a state in which a defect does not exist in fuse data.例文帳に追加

ヒューズデータ記憶部４は、外部から入力されたアドレス信号をプリデコードした結果に対応させて、不良個所のアドレスをプリデコードした結果をヒューズデータとして記憶するため、不良個所をスペアセルに置き換えることができるだけでなく、不良が存在しないという状態もヒューズデータにより設定することができる。 - 特許庁

An address replacement discriminating circuit 100 comprises a node 110 outputting a spare enable-signal SE activating a spare memory cell, regular fuses 120-1 to 120-n provided corresponding respectively to each bit of address decoding signals AD0-ADn, and a spare fuse 150 replacing a regular fuse in which defect is caused.例文帳に追加

アドレス置換判定回路１００は、予備メモリセルを活性化するスペアイネーブル信号ＳＥを出力するノード１１０と、アドレスデコード信号ＡＤ０〜ＡＤｎの各ビットにそれぞれ対応して設けられる正規ヒューズ１２０−１〜１２０−ｎと、欠陥が生じた正規ヒューズを置換するためのスペアヒューズ１５０を含む。 - 特許庁

A bit map data generating section 2B provided in a control device 2 of the IC tester sequentially generates bit map data in accordance with progress of a predetermined address sequence, and further generates a bit map data file by inverting a logic value of the bit map data in accordance with the address obtained by the defect analysis memory retrieval section 3B.例文帳に追加

ＩＣ試験装置の制御装置２に設けられたビットマップデータ作成部２Ｂは、所定のアドレスシーケンスの進行に従ってビットマップデータを順次生成すると共に、不良解析メモリ検索部３Ｂにより取得されたアドレスに基づきビットマップデータの論理値を反転させてビットマップデータファイルを作成する。 - 特許庁

A defective pixel determination unit 330 determines whether or not each of pixels in a picked-up image is a defective pixel on the basis of the position information in the defective pixel address storage unit 320, and determines whether the pixel is included in the defective pixel group or not on the basis of the pixel defect information in the defective pixel address storage unit 320.例文帳に追加

欠陥画素判定部３３０は、撮像された画像における各画素について欠陥画素アドレス記憶部３２０の位置情報に基づいて欠陥画素であるか否かを判定し、その画素が欠陥画素群に含まれるか否かを欠陥画素アドレス記憶部３２０の画素欠陥情報に基づいて判定する。 - 特許庁

To provide a semiconductor memory which permits high speed write-in cycle for a memory cell without requiring a standby time for shift decoding operation in accordance with a defective address is decided even if a data line shift system is used for relieving defect.例文帳に追加

不良救済にデータ線シフト方式を用いたとしても、不良アドレスに応じたシフトデコード動作が確定するまでの待ち時間を要することなく、メモリセルへの高速書き込みサイクルを可能にした半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit which is provided with a defect relieving circuit which makes it possible to perform relief of timing failure in every specific circuit to be specified by address information and in which relieving efficiency is enhanced while maintaining a high speed operation and a relieving method.例文帳に追加

アドレス情報により指定される特定回路毎のタイミング不良を可能とし、高速化を維持しつつ救済効率を高めた欠陥救済回路を備えた半導体集積回路装置と救済方法を提供する。 - 特許庁

To solve a problem that when transmitting a test pattern from an LSI tester in the LSI tester or an LSI tester simulation model, which range of an address area in a DUT memory is accessed can not be known and a defect of the test pattern cannot be previously detected.例文帳に追加

ＬＳＩテスタ又はＬＳＩテスタシミュレーションモデルでは、ＬＳＩテスタ側からテストパターンを送信する際に、ＤＵＴメモリのどの範囲のアドレス領域をアクセスしたかを知ることはできず、テストパターンの不備を事前に検出できない。 - 特許庁

The array substrate 10 is divided into three inspection blocks 10C, 10D, 10E, and total three scanning signal lines 2 are selected each from each inspection block, and reinspected simultaneously, and thereby a pixel address of a defect candidate is specified.例文帳に追加

次に、アレイ基板１０を３個の検査ブロック１０Ｃ，１０Ｄ，１０Ｅに分割し、各検査ブロックから１本ずつ合計３本の走査信号線２を選択して同時に再検査し、これにより不良候補の画素アドレスを特定する。 - 特許庁

Thus, as this circuit has such constitution that read-out data is compared with read-out data of preceding address, a marching test for detecting uncoincidence of both data as defect can be preformed efficiently by writing previously the same data in all bits.例文帳に追加

このように、読み出しデータと１アドレス前の読み出しデータとを比較する構成となっているので、予め全ビットに同一のデータを書き込んでおくことにより両者の不一致として不良を検出するマーチングテストを効率よく実行できる。 - 特許庁

A CPU 32 sets 1st addresses being different from each other in accordance with each check object bit check the existence/absence of a defect in each bit of an address of a RAM 36 and writes 1st data being different from each other in each of the addresses.例文帳に追加

ＣＰＵ３２は、ＲＡＭ３６のアドレスの各ビット毎に不良の有無を調べるために、各チェック対象ビットのそれぞれに対応して互いに異なる第１のアドレスを設定して、それぞれのアドレスに互いに異なる第１のデータを書き込む。 - 特許庁

To provide a semiconductor test device provided with a defect analyzing device in which fail information inputted at high speed by performing a test can be stored in a low speed memory corresponding to an address space of a DUT without applying interleave constitution.例文帳に追加

インタリーブ構成を適用すること無く、ＤＵＴのアドレス空間に対応する低速なメモリへ、試験実施によって高速に入力されるフェイル情報を格納可能とする不良解析装置を備える半導体試験装置を提供する。 - 特許庁

To provide an address buffer of a flash memory including a nonvolatile section selecting code cell which can select an arbitrary sector so that a normal sector can be utilized by making a memory sector in which defect occurs in a highly integrated core product a disable-state.例文帳に追加

高集積のコアプロダクトにおいて欠陥の生じたメモリセクタを不能状態（ディスエーブル）にして正常セクタを利用できるように任意のセクタを選択することができる不揮発性区域選択コードセルを含むフラッシュメモリのアドレスバッファを提供すること。 - 特許庁

To easily, speedily and accurately repair a defect (wire breaking, detect in conduction, etc.), generated on a microcircuit pattern such as an address electrode pattern of a flat panel display (plasma display panel, liquid crystal display, etc.), and an LSI circuit pattern on a silicon wafer.例文帳に追加

フラットディスプレイパネル（プラズマディスプレイパネル、液晶ディスプレイ等）のアドレス電極パターンやシリコンウェハ上のＬＳＩ回路パターン等の微細回路パターン上に生じた欠陥（断線、導通不良等）を、簡単、迅速かつ正確に修復することができる。 - 特許庁

To prevent occurrence of a defect of using an optional value for ease of management for a tentative address used when a master terminal automatically provides addresses of terminals to the terminals in a wireless communication system configured with the master terminal and a plurality of the terminals.例文帳に追加

親端末と複数の端末とを備えて構成される無線通信システムにおいて、親端末が端末のアドレスを自動的に付与するにあたって、その際に使用する仮アドレスを、管理が容易なように任意の値としても、それによる不具合を防止する。 - 特許庁

When a defect occurs in an optional sector f, and it is decided as the fault sector, plural sectors d, e, f containing the fault sector equal to a data size of a recording or reproducing command for the address of the fault sector sent to an information recording/reproducing device are re-arranged in an alternate area 11.例文帳に追加

任意のセクタｆで欠陥が生じ不良セクタと判定した場合、情報記録再生装置に送られた当該不良セクタのアドレスに対する記録又は再生命令のデータサイズと等しい当該不良セクタを含む複数のセクタｄ，ｅ，ｆを、交替領域１１に再配置する。 - 特許庁

After a CPU 102 writes data to a memory cell in a memory cell array 103, the data are read and verified and when the data are discrepant, the CPU supplies a phase program signal FP to a phase program part 109, which programs a defective address in a phase part and substitutes a spare memory for the memory cell where the defect occurs according to the address programmed in the phase part.例文帳に追加

ＣＰＵ１０２からメモリセルアレイ１０３中のメモリセルにデータを書き込んだ後、このデータを読み出してベリファイを行い、不一致のときに上記ＣＰＵからフューズプログラム部１０９にフューズプログラム信号ＦＰを供給し、上記フューズプログラム部でフューズ部に不良アドレスをプログラムし、上記フューズ部にプログラムされたアドレスに基づいて、不良が発生したメモリセルをスペアメモリセルに置換することを特徴としている。 - 特許庁

In the write once medium, defect alternative and data rewriting are realized without preparing a fixed alternative area, by using a selected area such as an additional writing point in the main data area as an alternative destination area, allowing judgment of recorded/unrecorded of an address of writing request object by means of continuously recorded range information, and integrally mixing the alternative management information for the defect alternative and data rewriting.例文帳に追加

ライトワンスメディアにおいて、主データ領域内で追記ポイント等、選択した領域を交替先領域として用いること、また書込要求等の対象のアドレスについて連続記録範囲情報によって記録済／未記録を判断できるようにすること、さらに欠陥交替およびデータ書換のための交替管理情報を統合して混在させるようにすることで、固定の交替領域を設けなくとも、欠陥交替およびデータ書換を可能とする。 - 特許庁

The ATM network element selects the UTOPIA address (UA2) for the function side transmission concentrated sub layer entity (TCS-W) and the protection side transmission concentrated sub layer entity (TCS-P) for transmission so long as an error message indicating a defect in the transmission concentrated sub layer sub network connection is not received and combines data entered to the network element via both the entities.例文帳に追加

ＡＴＭネットワーク要素は、ＴＣＳ ＳＮＣにおける欠陥を指示するエラーメッセージが受信されない限り、機能側送信集中サブレイヤエンティティ(TCS-W)あるいは保護側送信集中サブレイヤエンティティ(TCS-P)のＵＴＯＰＩＡアドレス(UA2)を送信のために選択し、更に、両エンティティを経てネットワーク要素に入るデータを合体する。 - 特許庁

In addition, since a processing section 23 of a home gateway 200 transmits address information of an IP terminal 100 to a support terminal 300, a connection can be immediately made from the support terminal 300 to the IP terminal 100 through the home gateway 200, and checking and handling the defect can be immediately performed from the WAN side.例文帳に追加

また、ホームゲートウェイ２００の処理部２３がＩＰ端末１００のアドレス情報をサポート端末３００に送信するので、ホームゲートウェイ２００を介してサポート端末３００からＩＰ端末１００に即時的に接続可能であり、ＷＡＮ側から即時的に検査や不具合を対処することが可能となる。 - 特許庁

When detecting the impossibility of using a trial recording area for obtaining optimal recording/reproducing conditions in the combination of a recording medium with a recorder, trial recording is carried out in a data recording area, and management information including an address pointer indicating the position of the trial recording is recorded in a defect management area.例文帳に追加

記録媒体と記録装置の組み合わせで最適な記録再生条件を求めるための試し記録領域が使用不能と検出された場合に、データ記録領域内に試し記録を行い、試し記録が行われた位置を示すアドレスポインタを含む管理情報を欠陥管理領域に記録するようにする。 - 特許庁

A shifter circuit 10A controls a connection relation among global data input/output lines GIOQm GION and GIOSO according to control signals SA0 to SA3 generated from a high order address FA<3:2> for specifying a normal column block NC1 including a defect memory cell MCA and a spare column block enable signal FAE, and performs saving based on shift redundancy.例文帳に追加

シフタ回路１０Ａは、不良メモリセルＭＣＡを含むノーマルカラムブロックＮＣ１を特定する上位アドレスＦＡ＜３：２＞とスペアカラムブロックイネーブル信号ＦＡＥとから生成された制御信号ＳＡ０〜ＳＡ３に応じてグローバルデータ入出力線ＧＩＯＱとＧＩＯＮおよびＧＩＯＳ０との接続関係を制御し、シフトリダンダンシによる救済を行なう。 - 特許庁

The memory system includes, in addition to an arithmetic device 50: a plurality of first blocks provided to store information including user information, and each allocated with each of first physical addresses not overlapping each other; and a plurality of second blocks each provided to store the first physical address of an initial defect block of the plurality of first blocks.例文帳に追加

本発明に係るメモリシステムは、演算装置５０に加えて、ユーザ情報を含む情報を記憶するために設けられ、互いに重複しない第１物理アドレスが個々に割り当てられる複数の第１ブロックと、複数の第１ブロックのうちの初期欠陥ブロックの第１物理アドレスを個々に記憶するために設けられる複数の第２ブロックとを備える。 - 特許庁

To provide a glossy postcard paper for inkjet in which glossiness is high, foreign substances is few, writing property in an address face is excellent, problem of defect of reading barcodes by fluorescent light which increases when blending regenerated pulp is not caused, and printing adequacy such as printing strength is good, in the glossy postcard paper for inkjet produced by blending the regenerated pulp.例文帳に追加

本発明は、古紙パルプ配合のインクジェット用光沢はがき用紙に関し、光沢度が高く、夾雑物が少なく、宛名面における筆記性に優れ、古紙パルプを含ませたときに増加する蛍光によるバーコード読み取りの不良の問題を生じさせず、更には印刷強度などの印刷適性が良好なインクジェット用光沢はがき用紙を提供することを目的とする。 - 特許庁