「ERASION」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To avoid making algorithm complex in normal write-in operation and write-in operation before erasion.例文帳に追加

この発明は、通常の書き込み動作及び消去前の書き込み動作におけるアルゴリズムの複雑化を回避することを課題とする。 - 特許庁

To prevent erroneous data by holding surely a write-in/erasion state in a non-volatile memory being electrically rewritable.例文帳に追加

電気的書換え可能な不揮発性メモリにおける書込・消去状態を確実に保持し、データ化けを未然に防止すること。 - 特許庁

The writing area A1 is a white area in which writing by a marker for a writing board and erasion of written content can be performed.例文帳に追加

筆記領域Ａ１は、筆記ボード用マーカーによる筆記及び筆記内容の消去が可能な白色の領域である。 - 特許庁

Further preferably, erasion information about at least three states of an erasing operation start state, a pre-program finish state, and an erasing operation finish state in a series of erasing operation can be stored in the erasion information storing memory region.例文帳に追加

更に好ましくは、消去情報記憶メモリ領域は、一連の消去動作における、少なくとも消去動作開始状態、プリプログラム終了状態、消去動作完了状態の３つの状態についての消去情報を記憶することができる。 - 特許庁

Further, increasing circuit scale of a boosting circuit 11b for write-in and an erasion boosting circuit 11c and increasing power consumption can be prevented.例文帳に追加

しかも、書き込み用昇圧回路１１ｂや消去昇圧回路１１ｃの回路規模の増大、消費電力の増大を防止できる。 - 特許庁

A control circuit 70 controls erasion of the first or the second sector of the memory cell array 64 in accordance with the first or the second decoding signal.例文帳に追加

制御回路は、前記第１または第２復号信号に応じて前記メモリアレイの第１または第２セクタの消去を制御する。 - 特許庁

Thereby, over-erasion caused by the dispersion of the threshold voltage can be prevented, and yield of a memory section can be improved.例文帳に追加

このため、しきい値電圧のバラツキに起因する過剰消去を防止することができ、メモリ部の歩留りを向上させることができる。 - 特許庁

To prevent that a normal memory cell is screened by detecting such an abnormal cell that a normal memory cell is guided to an over-erasion state.例文帳に追加

正常なメモリセルを過消去状態に導くような異常セルを検出して、正常なメモリセルがスクリーニングされるのを防ぐ。 - 特許庁

When all data that are stored in the sector 1 and whose erasion flag is set to '1' are stored in the sector 2, contents of the sector 1 are batch erased.例文帳に追加

そして、セクタ１に記憶されている消去フラグが“１”の全データをセクタ２に記憶すると、セクタ１の内容を一括消去する。 - 特許庁

Erasing power during initial recording is increased more than erasing power during recording on and after second time, an erasion ratio during initial recording is increased.例文帳に追加

初回記録時の消去パワーを２回目以降の記録時における消去パワーよりも増大させ、初回記録時の消去比を増大させる。 - 特許庁

The erasion information storing memory region is constituted of non-volatile memories so that the information can be held even if a power source is cut off.例文帳に追加

消去情報記憶メモリ領域は、電源が切断されてもその情報を保持することができるよう不揮発性メモリで構成される。 - 特許庁

Thereby, a magnetic disk device is achieved in which erasion after recording is reduced and characteristics are not deteriorated even in a high recording frequency band.例文帳に追加

これにより、記録後消去を低減しかつ高記録周波数帯域でも特性が劣化しない磁気ディスク装置を実現することができる。 - 特許庁

In s memory cell array 1, a memory cell range being a unit of data erasion is made one block, assembly of blocks of one to plural is made one core and plural cores are arranged.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

To provide an eraser which leaves no trace of handwriting failing to be effaced, when the erasion effect is visually checked, in the eraser of a thermoplastic elastomer.例文帳に追加

熱可塑性エラストマー系消しゴムにおいて、目視による消去性の確認でうっすらと筆跡が消え残ることのない消しゴムを得ることを課題とする。 - 特許庁

To reduce processing load required for erasion or addition of entries by maintaining a time required for retrieval equal and generating a boundary value table by a simple procedure.例文帳に追加

検索に要する時間を均等に保ち、境界値テーブルを簡単な手順により生成し、エントリの削除または追加に要する処理負荷を軽減させる。 - 特許庁

Processing of steps S2, S3 are performed such that an erasing pulse is applied before the erasing pulse is applied per block unit, further, batch write-in before erasion is performed.例文帳に追加

ブロック単位で消去パルスを印加する前に消去パルスを印加してさらに消去前一括書込を行なうステップＳ２，Ｓ３の処理を行なう。 - 特許庁

Thereby, when plural non-volatile semiconductor memories are tested simultaneously, read-out operation of all chips can be performed simultaneously as well as write-in and erasion operation.例文帳に追加

そのため、複数の不揮発性半導体メモリを同時にテストする際、書き込み／消去動作と同じく、読み出し動作も全チップ同時に行うことが出来る。 - 特許庁

To provide a non-volatile semiconductor memory in which over-erasion is not caused even if a memory cell is replaced in the direction of word line, and which has good relieving efficiency.例文帳に追加

ワード線方向にメモリセルを置換しても過剰消去が生じず、且つ救済効率の良い不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a non-volatile semiconductor memory equipped with an erasion voltage control circuit in which the area occupancy rate of a memory cell array is never reduced.例文帳に追加

メモリセルアレイの面積占有率を低下させることのない消去電圧制御回路を備えた不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory and its test method in which a temperature characteristic at the time of read-out of a bit line can be sufficiently guaranteed, over-erasion bits can be detected efficiently, and an over- erasion state for the bits can be stably prevented efficiently and in the best state.例文帳に追加

ビット線の読み出し時の温度特性を十分保証することができ、さらに過消去ビットを効率的に検出することができるとともに、それらのビットに対する過消去状態の回避を、効率的にかつ最良の状態で安定して行うことができる半導体記憶装置およびその検査方法を提供する。 - 特許庁

When a power source of the non-volatile memory is applied again, a state of a state display is checked by a state mechanism, when a state display displaying an interruption state exists, it is recognized that erasion of sectors relating it is not finished, erasion operation for the sector is performed again.例文帳に追加

不揮発メモリの電源が再投入された際に、状態機構で状態表示器の状態をチェックし中断状態を表示している状態表示器が存在する場合にそれに関連するセクタの消去が完了していないことを認識して再度そのセクタに対する消去操作を実施する。 - 特許庁

This device is characterized, in that the device is provided with a register specifying the propriety of erasure for each divided region provided in a flash EEPROM and a erasure control circuit controlling erasion by a value of a register, and the erasion protection region can be varied, and flexible measure for the coping with the change in program size of software can be performed.例文帳に追加

フラッシュＥＥＰＲＯＭ内に設けられた分割された領域毎に消去の可否を指定するレジスタとレジスタの値により消去の制御をする消去制御回路を備えたことを特徴とし、消去保護領域を可変にでき、ソフトウェアのプログラムサイズの変更に柔軟に対応できるという作用が得られる。 - 特許庁

To provide an oily marking pen ink composition for a writing board that permits sure erasion of handwriting even after a prolonged lapse of time regardless of the material of the writing board.例文帳に追加

筆記板の材質に関わらず、長期間を経過した後であっても筆跡を確実に擦過消去できる筆記板用油性マーキングペンインキ組成物を提供する。 - 特許庁

To provide a radiation image conversion panel for a method for reading through light condensation on both sides that gives radiation images of high picture quality and improves the efficiency of erasion.例文帳に追加

高画質の放射線画像を与え、かつ消去効率の改善された両面集光読取方法用の放射線像変換パネルを提供することにある。 - 特許庁

To provide an erasing method for a non-volatile semiconductor memory in which threshold voltage of an erased memory cell can be controlled uniformly and all erasion time can be shortened.例文帳に追加

消去されたメモリセルのしきい値電圧を均一に制御でき、かつ総消去時間を縮め得る不揮発性半導体メモリ装置の消去方法を提供すること。 - 特許庁

When a specific start instruction 31 is inputted, a CPU 2 erases all data of a flash ROM 8 and writes a erasion discriminating code all minimum blocks 82.例文帳に追加

ＣＰＵ２は、特殊起動指示３１が入力された場合には、フラッシュＲＯＭ８のデータを全て消去して、最小ブロック８２全てに消去識別コードを書込む。 - 特許庁

To provide a non-volatile semiconductor memory in which data can be read out from a different bank during write-in/erasion and the next command can be waited in a chip.例文帳に追加

書き込み／消去中に異なるバンクからデータ読み出し可能で、次のコマンドをチップ内に待機させることができる不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a non-volatile semiconductor memory in which a circuit is simplified, erasion control of a memory cell can be stably performed, and usability is improved.例文帳に追加

回路の簡素化を図りつつ、メモリセルの消去制御を安定的に行うこと及び使い勝手を良くしたができる不揮発性半導体記憶装置を提供する。 - 特許庁

In a memory cell array 1, a memory cell range being a unit of data erasion is made one block, and assembly of one block to plurality of blocks is made one core and the plurality of cores are arranged.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

To provide a favorably light-resisting reversible thermosensitive recording material, in which the formation and erasion of a high contract recording image extending over so many times can be possible.例文帳に追加

高コントラストな記録画像の形成あるいは消去が多数回にわたって可能であり、耐光性の良好な可逆性感熱記録材料を提供すること。 - 特許庁

Referring to Fig.4 and 5, advanced row erasion is realized by adding a transistor 72 to a row RAMWIPE transistor (e.g. transistor 69) in each row in series.例文帳に追加

図４および図５を参照して、トランジスタ７２を各行内の行RAMWIPEトランジスタ（たとえばトランジスタ６９）に直列に追加することで、前進的行消去が実現される。 - 特許庁

To respond addition or erasion of ECUs easily synchronously among the ECUs, when an on-vehicle communication network requires cycle as in a turn hazard function.例文帳に追加

車載通信ネットワークにおいて、ターンハザード機能のように周期を必要とする場合、各ＥＣＵ間で容易に同期をとって、ＥＣＵの追加、削除にも対応できるようにする。 - 特許庁

To provide a recording and erasing method of a non-contact type re-writing thermal label, in which a residual image can be substantially perfectly erased after its erasion and its repeated re-writing can be possible.例文帳に追加

消去後の残存画像を実質的に完全に消去でき、繰り返しリライトが可能な非接触型リライトサーマルラベルの記録及び消去方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device, in which the variations of threshold voltage of a memory cell during erasion are suppressed more appropriately and surely, with respect to micronizing of a memory cell.例文帳に追加

メモリセルの微細化に対して、より適切、確実に、消去時のメモリセルの閾値電圧のばらつきを抑制する不揮発性半導体記憶装置を提供する。 - 特許庁

Thus, the channel is functioned as a reception compensating mechanism so that gain change caused by a strength fluctuation in the input of the optical amplifier, for example, the addition or erasion of the traffic channel is suppressed.例文帳に追加

付加される光チャネルは、光増幅器への入力強度の変化によって引き起こされる利得変化を補償する“緩衝（リザボワ）”チャネルのように機能する。 - 特許庁

This execution method for program verification operation or erasion verification operation has a step in which a reference memory cell is programmed, a step in which a memory cell is programmed, a step in which a set signal is generated using the contents of the reference memory cell, and a step in which program verification operation or erasion verification operation of a memory cell is started by using the set signal.例文帳に追加

基準メモリセルをプログラムするステップと、メモリセルをプログラムするステップと、基準メモリセルの内容を用いてセット信号を生成するステップと、セット信号を用いて、メモリセルのプログラム検証動作または消去検証動作を開始するステップとを有するプログラム検証動作または消去検証動作の実施方法を提供する。 - 特許庁

To provide an optical disk device which can read again user data when user data are desired to read again user data by a user after high speed erasion processing of BD-RE.例文帳に追加

ＢＤ−ＲＥの高速消去処理後、ユーザがユーザデータを再度読み取り可能にしたい場合、再度ユーザデータを読み取り可能とすることができる光ディスク装置を提供する。 - 特許庁

When the sector 1 has no idle capacity to store the history data, data whose erasion flag is set to '1' is once copied to a RAM 19, and stored in a sector 2 in pair with the sector 1.例文帳に追加

セクタ１に履歴データを記憶する空き容量が無くなると、消去フラグが“１”のデータを一旦ＲＡＭ１９に複写した後、セクタ１の対のセクタであるセクタ２に記憶する。 - 特許庁

To provide a reversible heat-sensitive recording material, which requires a small application energy at the erasion and writing with a thermal head or the like and to provide a reversible heat-sensitive recording medium.例文帳に追加

サーマルヘッド等を用いて消去・書込みする際に、印加エネルギーの少ない可逆性感熱記録材料を提供すること、および可逆性感熱記録媒体を提供すること。 - 特許庁

To provide a printing method for a leuco type re-writing card, the image quality of which is sharp and stable and, at the same time, by which the number of repeating times of an image formation and an image erasion is raised, and its device.例文帳に追加

画像品質がシャープで安定し、かつ画像形成と消去の繰り返し回数を向上せしめるロイコ型リライトカードの印字方法とその装置の提供にある。 - 特許庁

Thereby, as distribution width of threshold voltage is made narrow and the number of memory transistors to which over- erase-verify must be performed is decreased, total erasion time can be reduced.例文帳に追加

これによりしきい値電圧の分布幅が狭くなり、オーバイレースベリファイを行なわなければならないメモリトランジスタの数が減少するため、合計の消去時間を少なくすることができる。 - 特許庁

To provide a semiconductor storage apparatus in which erroneous writing by influence of parasitic capacity of wiring of peripheral circuits, occurrence of erroneous erasion operation, or the like can be effectively suppressed.例文帳に追加

周辺回路の配線の寄生容量の影響による誤書き込み、誤消去動作等の発生を効果的に抑制することができる半導体記憶装置を提供する。 - 特許庁

A range of operation guarantee power source voltage about read-out of data is set to lower one than a range of operation guarantee power source voltage about erasion operation of data and write-in operation.例文帳に追加

データの読み出しに関する動作保証電源電圧の範囲を、データの消去動作、及び書き込み動作に関する動作保証電源電圧の範囲より低く設定する。 - 特許庁

The erasion operation control device 10 of a flash memory is provided with a common discharge circuit section 20 connecting electrically and directly at least one out of a source part CSL, a drain part CBL, and a substrate part CWL constituting respective cell MC00-MCmn constituting a cell array 9 of a flash memory circuit, and a gate part WL during erasion operation in the flash memory.例文帳に追加

フラッシュメモリ回路のセルアレイ９を構成するそれぞれのセルＭＣ００〜ＭＣｍｎを構成するソース部ＣＳＬ、ドレイン部ＣＢＬ及び基板部ＣＷＬの少なくとも一つと、ゲート部ＷＬとを当該フラッシュメモリに於ける消去動作中に電気的に直接接続させる共通放電回路部２０が設けられているフラッシュメモリの消去動作制御装置１０。 - 特許庁

In a flash memory, when plural sectors are erased, erasing stress being strong as normal erosion processing utilizing boosting voltage cannot be applied to the other sectors to be erased by performing pre-erasion processing for the other sectors to be erased while normal erasion processing is performed for a sector having an object to be erased, but erasing stress being weaker than the above can be applied.例文帳に追加

フラッシュメモリにおいて、複数のセクタをイレーズする場合、イレーズ対象のあるセクタに通常のイレーズ処理している間に、他のイレーズ対象セクタにプリイレーズ処理を行うことにより、当該他のイレーズ対象セクタには、昇圧電圧を利用する通常のイレーズ処理ほど強いイレーズストレスをかけることはできないが、それより弱いイレーズストレスをかけることができる。 - 特許庁