「Integrated」に関連した英語例文の一覧と使い方(895ページ目) - Weblio英語例文検索

The organic light emitting element array includes an organic light emitting film 4, sheet shape of lower electrodes 3 connected to the organic light emitting film 4, upper electrodes 5 connected to the organic light emitting film 4 along with the lower electrodes 3, and a driving integrated circuit 2 connected to the organic light emitting film 4 through the lower electrodes 3 and applying power to the organic light emitting film 4 to drive it.例文帳に追加

有機発光素子アレイは、有機発光膜４と、この有機発光膜４に接続されたアレイ状の下部電極３と、この下部電極３と共に前記有機発光膜４を挟むように接続された上部電極５と、前記下部電極３を介して前記有機発光膜４に接続され、有機発光膜４に電圧を印加して発光させる駆動用集積回路２とを有する。 - 特許庁

In detecting a wobble signal from such an optical disk and demodulating the address information, a wobble information detecting method generates an even- ordered harmonic signals and a data clock, multiplies a reproduced wobble signal by the generated even-ordered harmonic signals, accumulates signals obtained by multiplication in each data clock and determines the code of digital information on the basis of an integrated value at the end edge of the data clock.例文帳に追加

ウォブル情報検出方法では、このような光ディスクからウォブル信号を検出してアドレス情報を復調する際に、偶数次の高調波信号及びデータクロックを生成し、再生したウォブル信号に対して生成した偶数次の高調波信号を乗算し、乗算して得られた信号をデータクロック毎に積算し、データクロックの終了エッジでの積算値に基づきデジタル情報の符号を判断する。 - 特許庁

The method includes a step (100) for generating all or part of dynamic cell identifiers or dynamic location area codes from the static cell identifiers or the static location area codes by means of a masking module (11) integrated in equipment belonging to the architecture of a network under consideration, thereby disabling geographical conversion of a mobile terminal (1) for an outside service other than services authenticated by an operator.例文帳に追加

前記方法は、モバイル端末（１）に関して、検討中のネットワークのアーキテクチャに属する装置において統合されるマスキングモジュール（１１）の手段により、静的セル識別子または静的ロケーションエリアコードから、動的セル識別子または動的ロケーションエリアコードの全てまたは一部を生成するステップ（１００）を具備することによって、オペレーターによって認証されたサービス以外の外部サービスに対して地理的変換を不可能にする。 - 特許庁

In the semiconductor light-receiving element with an integrated waveguide, light transmitted via a ridge type optical waveguide 120 in the direction parallel to a surface of a semiconductor substrate is entered in a semiconductor light-receiving element 110, and is reflected downward on a forward mesa reflecting surface 130B opposite from a surface 130A where the semiconductor light-receiving element 110 is in contact with the optical waveguide 120.例文帳に追加

本実施形態による導波路一体型半導体受光素子においては、リッジ型光導波路１２０を経由して半導体基板表面に平行な方向に伝送された光は、半導体受光素子１１０に入射され、半導体受光素子１１０と光導波路１２０とが接する面１３０Ａと反対側の面である順メサ反射面１３０Ｂにて下方向に反射される。 - 特許庁

This keyboard power generator 12 which is constituted so that generated power is taken out from a piezoelectric element 21 by pressurizing the piezoelectric element 21 by a key 16 when the key 16 is pressed by arranging the piezoelectric element 21 under the key 16 of a keyboard 4 is integrated inside the information equipment and the information equipment is driven by using the power supplied from the keyboard power generator 12 as a power source.例文帳に追加

キーボード４のキー１６の下に圧電素子２１を配置し、キー１６を押したときにそのキー１６で圧電素子２１に圧力を加えることによりこの圧電素子２１から発電電力が取り出される構造のキーボード発電装置１２を情報処理機器の内部に組み込み、このキーボード発電装置１２から供給される電力を電源として情報処理機器を駆動させるようにする。 - 特許庁

In the method of forming a substrate-coupling equivalent circuit, a semiconductor chip formed with a semiconductor integrated circuit is divided into 2 or more horizontal portion chips horizontally sliced, the substrate-coupling equivalent circuit is derived by estimating each horizontal portion chip in resistance mesh approximation, and the substrate-coupling equivalent circuit of entire semiconductor chip is obtained by connecting these substrate-coupling equivalent circuits on a circuit net list.例文帳に追加

基板結合等価回路の生成方法は、半導体集積回路の形成された半導体チップを水平方向にスライスした２個以上の水平部分チップに分割し、それぞれの水平部分チップを抵抗メッシュ近似して基板結合等価回路を導出して、これらの基板結合等価回路を回路ネットリスト上で接続することにより半導体チップ全体の基板結合等価回路を得る。 - 特許庁

In the image forming apparatus provided with serial-parallel conversion means and serial controllers for controlling the serial-parallel conversion means, the serial-parallel conversion means are separately disposed for each of functionally integrated units within the main body of the image forming apparatus, and the serial-parallel conversion means separately disposed for each unit, and the serial controllers are connected by daisy chain connection, respectively.例文帳に追加

シリアルパラレル変換手段と、該シリアルパラレル変換手段を制御するシリアル制御装置とを備えた画像形成装置において、前記シリアルパラレル変換手段が画像形成装置本体内部に機能別にまとめたユニット毎に設置され、前記ユニット毎に設置した前記シリアルパラレル変換手段と、前記シリアル制御装置と、がそれぞれデージーチェーン接続されていることを特徴とする画像形成装置。 - 特許庁

The method of manufacturing the semiconductor integrated circuit by combining at least one standardized functional block and a newly developed custom functional block includes a step for forming a basic block chip that embodies the standardized functional block, a step for forming another custom block chip that embodies the custom functional block, and a step for coupling the basic block chip and the custom block chip.例文帳に追加

少なくとも一つの標準化された機能ブロックと、新たに開発したカスタム機能ブロックとを組み合わせて半導体集積回路を製造する方法において、前記標準化された機能ブロックを具現する基本ブロックチップを形成する工程と、前記カスタム機能ブロックを具現する別途のカスタムブロックチップを形成する工程と、前記基本ブロックチップと前記カスタムブロックチップとを結合する工程とを有する。 - 特許庁

Furthermore, when second log information indicating an updating history of information, stored in another image processing apparatus, about correspondence between an integrated application and a user is requested to the other image processing apparatus and received and synchronization with the information stored in the storage means is instructed, based on the first log information and the second log information, the information stored in the storage means is updated.例文帳に追加

また、他の画像処理装置に記憶された、組み込みアプリケーションとユーザの対応に関する情報の更新履歴を示す第２のログ情報を当該他の画像処理装置に対して要求し受信して、前記記憶手段に記憶された情報と同期させることが指示された場合に、第１のログ情報及び第２のログ情報に基づいて、前記記憶手段に記憶された情報を更新する。 - 特許庁

The flat plate display device includes: a flat panel including an effective display area and a peripheral area; the storage container for containing the flat panel; a driving chip integrated in the peripheral area, which supplies a signal for displaying an image to the effective display area through a conductive path; and a conductive elastic body which electrically connects the ground of the substrate to the storage container.例文帳に追加

有効表示領域と周辺領域を有する平板パネルと、前記平板パネルを収納する収納容器と、前記周辺領域に集積され、画像表示のための信号を導電性経路を通じて前記有効表示領域に提供する駆動チップと、前記周辺領域に形成されたグラウンドパターンと前記収納容器を電気的に連結する導電性弾性体を含む平板表示装置を提供する。 - 特許庁

This automobile door in which the resin panel member P to be mounted on the door inner panel D1 is provided to close the opening 3 formed in the door inner panel D1, on which door functioning parts are assembled to form the door, comprises the shock absorbing member 16 integrated or integrally formed on the panel member P for absorbing shock during the collision of the vehicle at its side.例文帳に追加

ドアインナパネルＤ１に形成した開口３を閉塞するように該ドアインナパネルＤ１に装着される樹脂製のパネル部材Ｐを設け、上記パネル部材Ｐにドア機能部品を組付けてドアを構成する自動車用ドアであって、上記パネル部材Ｐには車両の側面衝突時の衝撃を吸収する衝撃吸収部材１６が一体または一体的に形成されたことを特徴とする。 - 特許庁

These edges (3), (4), or (3a), (4a) are covered with a double-side cover (5) or (5a) having an oval-shaped cutout window (6) or (6a) at the lengthwise center, thus forming the key holder integrated with the ticket container.例文帳に追加

基盤（１）（１ａ）の縦中心に突条体（２）（２ａ）を設けて切符（８）の挿入に微少なる摩擦抵抗を付けて切符（８）の自然脱落を防ぎ、該基盤（１）（１ａ）の側面に切符収納に適する縁部（３）（４）（３ａ）（４ａ）を設けて、該接面に表裏カバー（５）（５ａ）の縦中央に略楕円の切り抜き窓（６）（６ａ）を開口したる該表裏カバー（５）（５ａ）を、縁部（３）（４）（３ａ）（４ａ）に貼設したるを以て一体となす切符収納容器付装のキーホルダーを提供する。 - 特許庁

The semiconductor integrated circuit includes an address control circuit that generates a carry on activation of a test mode signal according to a column instruction word when the least significant bit of an external address is fixed, latches an initial internal address to the external address, combines the latched initial internal address and the carry to output the address successively increasing from the initial internal address by the carry.例文帳に追加

本発明の半導体集積回路は、外部アドレスの最下位ビットが固定にされる場合に、コラム命令語に応じて、テストモード信号が活性化すればキャリーを生成し、前記外部アドレスを初期内部アドレスにラッチして、ラッチされた前記初期内部アドレスと前記キャリーとを組み合わせることで、前記キャリーにより前記初期内部アドレスから順次増加するアドレスを出力するアドレス制御回路を含む。 - 特許庁

To provide a semiconductor substrate in which a semiconductor layer formed on one substrate can be formed on other substrate by joining substrates with an insulating film disposed therebetween, and in this case the semiconductor substrate is manufacturable easily, while keeping a good crystalline structure without damaging the crystalline structure of the semiconductor layer, a field effect transistor, an integrated circuit and a method for manufacturing the semiconductor substrate.例文帳に追加

絶縁膜を介在させて基板同士を貼り合わせることで、一方の基板上に形成された半導体層を他方の基板に形成できると共に、この際に当該半導体層の結晶構造を損傷させることなく、高品質な結晶構造を維持したまま簡単に製造できる半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法を提案する。 - 特許庁

The semiconductor integrated circuit comprises first and second lines having specified line resistance and line capacitance, and a standard cell having a first cell terminal connectable with the output terminal of a first semiconductor circuit through the first line and a second cell terminal connectable with the input terminal of a second semiconductor circuit through the second line wherein the first cell terminal is connected with the second cell terminal.例文帳に追加

本発明に係る半導体集積回路は、所定の配線抵抗および配線容量を有する第１および第２配線と、第１の半導体回路の出力端子と第１配線を介して接続可能な第１のセル端子、および第２の半導体回路の入力端子と第２配線を介して接続可能な第２のセル端子を有し、第１のセル端子と第２のセル端子が接続されたスタンダードセルとを備える。 - 特許庁

This inspecting device is provided with an inspection measuring means measuring the scattering parameters in noncontact for individual inlets and an inspection determining processing means making measurement via the measuring means to determine whether the inlets are normal or defective on the card base sheet on which a plurality of noncontact IC card inlets each integrated with an IC chip and an antenna are aligned and arranged.例文帳に追加

ＩＣチップとアンテナとが一体化されてなる非接触ＩＣカード用インレットが基材シート上に複数個整列配置されたカード基材シートに、インレット毎に非接触で散乱パラメータを測定する検査用測定手段と、該測定手段を介して測定を行い、その結果から該インレットが正常品であるか不良品であるかを判定する検査用判定処理手段と、を具備した検査装置である。 - 特許庁

(2) In the case of an application for the registration of an aesthetic design and of a functional design which is not an integrated circuit topography, a mask work or a series of mask works, the definitive statement may be accompanied, on Form D6, by an explanatory statement relating to the design, which explanatory statement may refer to features of the article(s) to which the design is to be applied including the function and/or the method or principle of construction of the article(s).例文帳に追加

(2) 美的意匠及び機能的意匠であって集積回路の回路配置，マスクワーク又は連続マスクワークでないものの登録出願の場合は，様式D6による定義陳述書に，意匠に係る説明陳述書を付することができる。この説明陳述書においては，意匠が用いられる物品の特徴(物品の機能及び／又は構造の方法若しくは原理を含む)に言及することができる。 - 特許庁

All functions of a boiler, reforming, CO transforming and CO selective oxidation are integrated without separately mounting a heating or a cooling structure by performing the heat exchange properly inside of the reformer, and the energy for cooling or heating given from the outside is saved to improve the efficiency by using the heat generated by the exothermic reaction for the generation of steam.例文帳に追加

改質器の内部で適宜熱交換を行なわせる構成としたことから、個別に加熱や冷却機構を設置することなくボイラ、改質、ＣＯ変成、ＣＯ選択酸化の全ての機能を一体化でき、しかも、発熱反応で発生した熱を蒸気の発生に利用することとしたので、他から付与する冷却や昇温のためのエネルギーを省略でき、効率を向上させることができる。 - 特許庁

The apparatus 10 for joining tissue includes an elongated member 100 formed of a biocompatible material, and a rigidifying agent 200 integrated into a first end portion of the elongated member 100, wherein the rigidifying agent 200 increases the rigidity of the first end portion such that the first end portion defines a penetrating end 104 integrally formed with the elongated member 100.例文帳に追加

組織を接合する装置１０であって、生体適合性材料から形成された細長い部材１００と、細長い部材１００の第１の端部分に統合された硬化剤２００であって、硬化剤２００は、第１の端部分が細長い部材１００と統合的に形成された貫通端１０４を画定するように、第１の端部分の剛性を増加させる、硬化剤２００とを含む、装置１０。 - 特許庁

In the stacked package and the handle for the same of the invention related to Claim 1, at least two individual packages are stacked or juxtaposed to undergo the integrated shrink packaging, and a handle with both end portions of a cover film being integrally heat-bonded is formed on a shrink film to be used for the shrink packaging.例文帳に追加

上記課題を解決するため、本発明の請求項１記載の発明は、少なくとも２個以上の個包装体を積み重ね若しくは並べて、一体にシュリンク包装してなる集積包装体において、前記シュリンク包装に用いるシュリンクフィルムに、カバーフィルムの両端部分を、一体に熱溶着してなる持ち手を形成したことを特徴とする、集積包装体および集積包装体の持ち手である。 - 特許庁

The imaging device is provided with a plurality of pixels G11 to Gmn having photo diodes PD, logarithm conversion parts converting outputs of the photo diodes PD into electric signals proportional to logarithm values of incident light quantity and integrated circuits IT accumulating logarithm conversion part outputs, a voltage control part 10 controlling a voltage given to a transistor T2 and an output circuit 8 receiving signals from the respective pixels and outputting them.例文帳に追加

フォトダイオードＰＤ、フォトダイオードＰＤの出力を入射光量の対数値に比例する電気信号に変換するための対数変換部、対数変換部出力を蓄積する積分回路ＩＴを備える複数の画素Ｇ１１〜Ｇｍｎと、トランジスタＴ２に与える電圧を制御する電圧制御部１０と、各画素からの信号を受け取って出力するための出力回路８とを備えた撮像装置。 - 特許庁

Thus, within the high-frequency switch circuit 4-1 comprised of one semiconductor integrated circuit, the antenna switch 4a changes over frequency bands in accordance with a minimum component constant decreasing a compensation circuit, the demultiplexer circuit 4b, 4c demultiplexes transmission power for each frequency band and the detection circuit 4 detects the demultiplexed transmission power, thereby performing transmission power control.例文帳に追加

このような構成により、１つの半導体集積回路で構成された高周波スイッチ回路４−１内において、補償回路を減少させた最小限の部品定数により、アンテナスイッチ４ａが周波数帯域を切り替え、分波回路４ｂ，４ｃが各周波数帯域の送信電力を分波し、検波回路４が分波された送信電力の検波し、送信電力制御を行うことができる。 - 特許庁

The semiconductor integrated circuit is provided with the boosting circuit 2 where the boosting ratio can be switched and a voltage generation circuit 3 which operates with a boosted voltage supplied by the boosting circuit to generate output voltage stabilized based on a reference voltage or a reference current and which increases the absolute value of output voltage in a prescribed period after switching of the boosting ratio of the boosting circuit.例文帳に追加

半導体集積回路は、昇圧比が切換可能な昇圧回路２と、昇圧回路によって昇圧された電圧が供給されて動作し、基準電圧又は基準電流に基づいて安定化された出力電圧を発生する電圧発生回路であって、昇圧回路の昇圧比が切り換えられてから所定の期間において出力電圧の絶対値を増加させる電圧発生回路３とを具備する。 - 特許庁

In the support for the incense coil, a set of three plates 2, 2, and 2 are integrated by respective connection slits 2e and a connection pipe 3 consisting of an elastic material having cuttings 3a in an axial direction and fitted to the slits 2e.例文帳に追加

３枚一組の板状体２、２、２を、夫々の結合用スリット２ｅと、該結合用スリット２ｅに嵌める軸線方向の切目３ａを入れた弾性材からなる結合パイプ３とをもって一体化し、該３枚一組の板状体２、２、２を三方に放射状に開いた状態において、つき合わさった各三角状の突出片２ｄ、２ｄ、２ｄに中央部に三角状の穴４ａを設けた保形リング４を被せて保形するようにする。 - 特許庁

An aqueous slurry obtained by mixing powdery ceramic materials with an aqueous solution of an aluminum hydroxide sol is foamed to prepare a foamed slurry, this foamed slurry is filled into a mold, dried and calcined to form a calcined molding, a plurality of such calcined moldings are joined using the above foamed slurry to form an integrated molding, and this molding is fired to obtain the objective lightweight ceramic molding.例文帳に追加

セラミックス原料粉末と水酸化アルミニウムゾル水溶液を混合して得た水性スラリーを発泡させて発泡スラリーを作製し、該発泡スラリーを型に充填し、乾燥後仮焼することにより仮焼成形体を作製し、該仮焼成形体の複数個を上記発泡スラリーを用いて接合することにより一体の成形体を作製し、その後、該成形体を焼成して軽量セラミックス成形体を得る。 - 特許庁

The semiconductor integrated circuit device design support program causes a computer to function as a cell placement means 12 for placing cells included in a circuit subject to placement and routing, a net routing means 14 for routing nets included in the circuit subject to placement and routing, and a routing layout modification means 16 for modifying the routing layout of the nets according to the layout after placement and routing.例文帳に追加

本発明の半導体集積回路装置の設計支援プログラムは、配置配線の対象となる回路に含まれるセルを配置するセル配置手段１２と、配置配線の対象となる回路に含まれるネットを配線するネット配線手段１４と、配置配線後のレイアウトに基づいて、前記ネットの配線レイアウトを変更する配線レイアウト変更手段１６としてコンピュータを機能させる。 - 特許庁

To provide an integrated simulation system which can reduce failures due to transmission delay time to be generated in the case of data communication between simulators by taking synchronization in time on execution of the simulation based on time information including transmission delay time according to a connection state between the simulators and transmission delay time according to information communication quantity between the simulators and can also perform its verification.例文帳に追加

シミュレータ間の接続形態に応じた伝送遅延時間やシミュレータ間の情報通信量に応じた伝送遅延時間を含む時間情報を元にして、シミュレーションの実行上の時間的な同期をとることで、シミュレータ間のデータ通信時に生じる伝送遅延時間による不具合を低減することができると共に、その検証もすることができる統合シミュレーションシステムを提供する。 - 特許庁

In the electron device, for example, a gate insulating film 302 is formed on an integrated circuit substrate 300, and the source electrode 303 and the drain electrode 304 are formed on the gate insulating film 302 so as to face each other via the upper side of a gate electrode 301, while the organic molecule 305 is provided so as to connect the source electrode 303 to the drain electrode 304.例文帳に追加

電子デバイスの構成としては、例えば、集積回路基板３００の上にゲート絶縁膜３０２が形成され、該ゲート絶縁膜３０２の上に、ゲート電極３０１の上側部分を介して対向するようにソース電極３０３及びドレイン電極３０４が形成されていると共に、ソース電極３０３とドレイン電極３０４とを接続するように有機分子３０５が設けられている。 - 特許庁

The layout device for arranging and wiring a circuit part in the semiconductor integrated circuit based on circuit information is equipped with a means for recognizing the clock gating circuit inserted in a clock line, a means for arranging circuit parts except for the recognized clock gating circuit and a means for arranging the clock gating circuit and structuring a clock tree while adjusting clock skew in consideration of low electric power consumption.例文帳に追加

回路情報に基づいて半導体集積回路内の回路部分の配置・配線を行うレイアウト装置であって、クロックラインに挿入されているクロックゲーティング回路を認識する手段と、認識されたクロックゲーティング回路以外の回路部分の配置を行う手段と、クロックゲーティング回路の配置およびクロックツリー構築を、低消費電力化を考慮した上でクロックスキューを調整しつつ実施する手段とを備える。 - 特許庁

To provide an IC card, an information processing system, an integrated circuit chip, and a data processor that can restore a system memory having been rewritten to maintain it without complicating processing of a reader writer or host controller even if some of a plurality of system memories can not be rewritten owing to a disconnection of power etc. when the plurality of system memories are rewritten with one command.例文帳に追加

１つのコマンドにより複数のシステム内メモリを書き換える場合に，電源断などで一部のシステム内メモリが書き換えられないような状況が発生したときであっても，リーダライタまたはホストコントローラの処理を複雑にすることなく，すでに書き換えたシステム内メモリを元に戻し，以前の状態を保持することの可能なＩＣカード，情報処理システム，集積回路チップ，およびデータ処理装置を提供する。 - 特許庁

Two pieces of anisotropically orientated annular rings 2 are axially stacked, axially extending notches 2a of the same shapes are cyclically formed on external surfaces of a pair the rings 2 that are integrated by sintering, magnetic poles are formed between the notches 2a, and the position of the notch 2a is displaced at a prescribed angle in the circumferential direction between the pair of rings 2.例文帳に追加

リング状の異方性配向された２個のリング２が軸方向に積み重ねられ、焼結により一体化されリング２のペアには、その外周面に軸方向に延在する同一形状の切り欠き部２ａが周期的に形成され、切り欠き部２ａ間に磁極部が形成され、ペアのリング２相互間において切り欠き部２ａの位置が周方向に所定の回転角度でずれているものとする。 - 特許庁

In a manufacturing process of a multilayer printed wiring board wherein a lining substrate and prepreg laminated in an integrated body, a lining processing method of a printed wiring board is used which is provided with a process for coarsening a surface of a copper circuit formed on the lining substrate by using the chemistry coarsening liquid, and a process for treating the coarsened copper circuit surface by using silane coupling agent.例文帳に追加

内層回路基板とプリプレグとを積層一体化してなる多層プリント配線板の製造プロセスにおいて、内層基板に形成された銅回路表面を化学粗化液により粗化する工程、および粗化された銅回路表面をシランカップリング剤で処理する工程を少なくとも有することを特徴とする多層プリント配線板の内層処理方法を提供することで、課題を解決した。 - 特許庁

To provide a layout method for semiconductor integrated circuit in which integration of semiconductor chip can be enhanced while shortening the design period, by providing a processing step for performing automatic placement and routing of basic cells allowed to be placed in an automatic layout area including an area between megamacros by providing the basic cells additionally with information for allowing placement in an area prohibiting placement of basic cell except the megamacro.例文帳に追加

配置許容基本セルに対してはメガマクロを除いた基本セル配置禁止領域での配置を許可する情報を付加して、メガマクロ間の領域を含む自動レイアウト領域における配置許容基本セルの自動配置・配線を行う処理工程を備え、半導体チップの集積度を向上し、かつ設計期間を短縮することが可能な半導体集積回路のレイアウト方法を提供する。 - 特許庁

With such a constitution, by merely coupling the coupling part 22 of the switch cover 2 with the bearing part 13 of the cosmetic plate 1, the cosmetic plate 1 and the switch cover 2 can be unified and can be used as the integrated plate component 10, so that the installation for attaching a wiring device 100 to a wall, etc., can be improved.例文帳に追加

本実施形態によれば、軸受け部１３を有する化粧プレート１と、軸受け部１３と嵌合するように形成された嵌合部２２を有するスイッチカバー２とが軸受け部１３と嵌合部２２とを嵌合させるのみで化粧プレート１とスイッチカバー２とを一体としたプレート部材１０として取り扱うことができるので、配線器具１００を壁面等に取付ける際の施工性を向上させることができる。 - 特許庁

This reconfigurable integrated circuit device configured into an arbitrary arithmetic state on the basis of configuration data has: a reconfigure circuit unit 10 having a plurality of reconfigurable processor elements, and a processor element network connecting the processor elements in an arbitrary state; and a configuration control part 11 supplying the configuration data (CD) to the processor elements and the processor element network to configure the reconfigure circuit unit in the arbitrary state.例文帳に追加

コンフィグレーションデータに基づいて任意の演算状態に構築されるリコンフィグ可能な集積回路装置において，リコンフィグ可能な複数のプロセッサエレメントと，プロセッサエレメント間を任意の状態で接続するプロセッサエレメントネットワークとを有するリコンフィグ回路ユニット(10)と，プロセッサエレメントとプロセッサエレメントネットワークにコンフィグレーションデータ(CD）を供給して，リコンフィグ回路ユニットを任意の状態に構築するコンフィグレーション制御部(11)とを有する。 - 特許庁

In the method of connecting optical fibers 14A, 14B to the optical integrated device 11 which is structured integrally with the optical waveguide 17 formed with an optical waveguide core 18 in a substrate 16, the optical fibers are connected to the waveguide core at the end face 20A of the waveguide, nearly at right angles to the optical axis of an optical signal propagating in the waveguide core.例文帳に追加

基板１６に、導波路コア１８を形成した光導波路１７が一体に設けられて構成された光集積装置１１に光ファイバ１４Ａ、１４Ｂを接続する光集積装置への光ファイバ接続方式において、導波路の端面２０Ａにおける導波路コアに光ファイバが、導波路コア内を伝搬する光信号の光軸に対し略直角な方向に接続されたものである。 - 特許庁

The method of manufacturing a plurality of integrated photosensors arranged on the same substrate, each composed of at least a lower electrode layer 103, a semiconductor layer 105 and an upper electrode 107, comprises a step of forming an insulation film 108 on the surface of the electrode layer or the semiconductor layer and a step of scribing at least the electrode layer or the semiconductor layer, starting from the insulation film 108.例文帳に追加

少なくとも下部電極層１０３と、半導体層１０５と、上部電極層１０７とからなる光起電力素子を同一基板上に複数配列してなる集積型光起電力素子の製造方法において、電極層または半導体層の表面に絶縁膜１０８を形成する工程と、絶縁膜１０８側から少なくとも電極層または半導体層をスクライブする工程とを有する。 - 特許庁

To provide a method for manufacturing a small-sized antenna wherein an antenna conductor pattern 10 and a dielectric molded object are integrated, by setting the antenna conductor pattern 10 to the cavity formed by molds 22A and 22B to injection-mold a dielectric material so as not to generate a crack or deformation in the dielectric molded object, even if the ejection speed of the dielectric molded object from the molds is increased.例文帳に追加

アンテナ導体パターン10を金型22Ａ、22Ｂ内にセットし、誘電体材料を射出成形して、アンテナ導体パターン10と誘電体成形体が一体化された小型アンテナを製造する場合に、誘電体成形体の金型からの突き出し速度を速くしても、誘電体成形体にクラックが発生したり導体パターンに変形が発生したりすることの少ない小型アンテナの製造方法を提供する。 - 特許庁

The semiconductor integrated circuit device is provided with a first power source means equipped with a current supply element composed of a bipolar transistor for supplying a first potential required for operating the internal circuit and a second power source means for supplying a second potential set lower than the first potential, and when operating the internal circuit, the first potential is supplied but when not operating the internal circuit, the second potential is supplied.例文帳に追加

バイポーラトランジスタよりなる電流供給素子を含み、内部回路を動作させるために必要な第一の電位を供給する第一の電源手段と、前記第一の電位よりも低く設定された第二の電位を供給する第二の電源手段を備えており、前記内部回路を動作させる時には第一の電位を供給し、動作させない時には第二の電位を供給する。 - 特許庁

To execute accurate simulation by calculating an accurate delay time while appropriately reflecting the computation of the delay time with the effect of a gate delay saturation phenomenon due to the influence of wiring resistance when computing the delay time of a computing element gate unit in a logic cell of a semiconductor integrated circuit including an LSI or the like, regarding a method and apparatus for computing a delay time of a circuit.例文帳に追加

回路の遅延時間演算方法及び遅延時間演算装置に関し、ＬＳＩ等を含む半導体集積回路の論理セルにおける演算素子ゲート部の遅延時間を演算するに際し、配線抵抗の影響によるゲート遅延の飽和現象の効果を適切に当該遅延時間の演算に反映させ、正確な遅延時間の算出により正確なシミュレーションを実行させることを目的とする。 - 特許庁

In an integrated structure type catalyst having a catalyst component carrying layer, a first layer consisting essentially of zeolite is provided on a monolithic carrier, and a catalyst component layer consisting of at least one selected from a group consisting of palladium(Pd), platinum(Pt) and rhodium(Rh) is provided on the first layer as a catalyst component, and the first layer and/or the catalyst component layer contain a superhydrophobic material.例文帳に追加

触媒成分担持層を有する一体構造型触媒において、モノリス担体上にゼオライトを主成分とする第１層を設け、該第１層の上に触媒成分としてパラジウム（Ｐｄ）、白金（Ｐｔ）及びロジウム（Ｒｈ）からなる群より選ばれた少なくとも１種を含む触媒成分層を設けて成り、該第１層及び／又は触媒成分層が超高疎水性材料を含有する。 - 特許庁

A filter processing integrated circuit comprises: a storage circuit; a filter coefficient calculating unit which receives frequency information specifying a passing band of an output signal in filter processing and sets a filter coefficient calculated based upon the frequency information in a storage circuit; and a filter unit which performs the filter processing for an input signal based upon the filter coefficient set in the storage circuit and outputs the output signal.例文帳に追加

フィルタ処理集積回路は、記憶回路と、フィルタ処理における出力信号の通過域を特定する周波数情報を受信し、周波数情報に基づいて算出されるフィルタ係数を記憶回路に設定するフィルタ係数算出部と、記憶回路に設定されたフィルタ係数に基づいて、入力信号に対してフィルタ処理を施して出力信号を出力するフィルタ部と、を備える。 - 特許庁

A wiring substrate 3 is provided with output terminals supplied with the high potential source voltage and the low potential source voltage, and the liquid crystal driving integrated circuit 1 and the wiring substrate 3 are electrically connected by the relay substrate 2 dividing the potential between the high potential source voltage and the low potential source voltage, generating the middle reference voltage and inputting it to the reference voltage input terminal VREF.例文帳に追加

配線基板３は、高電位の電源電圧と低電位の電源電圧とが供給される出力端子を有し、液晶駆動用の集積回路１と配線基板３とは、高電位の電源電圧と低電位の電源電圧との間の電位を分圧して中間の基準電圧を生成し、基準電圧入力端子ＶＲＥＦに入力する中継基板２により電気的に接続される。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

To provide a pattern arrangement method for stencil masks which previously executes the optimum arrangement circuit patterns from a design stage so as to allow the efficient selection of the circuit patterns arranged on the stencil masks used for direct electron beam drawing technique and draws the circuit patterns of high throughput on a wafer with the least possible correction and exchange of the stencil masks and a method for manufacturing semiconductor integrated circuits using the same.例文帳に追加

本発明は、電子ビーム直接描画技術に用いられるステンシルマスクに配置される回路パターンを効率的に選択できるように、あらかじめ設計段階から回路パターンの最適配置を行うとともに、ステンシルマスクの修正や交換がなるべく少なくスループットの高い回路パターンをウエハー上に描画するステンシルマスクのパターン配置方法およびそれを用いた半導体集積回路製造方法を得る。 - 特許庁