1153万例文収録!

「Integrated」に関連した英語例文の一覧と使い方(894ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Integratedの意味・解説 > Integratedに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Integratedを含む例文一覧と使い方

該当件数 : 45087



例文

The semiconductor integrated circuit is further provided with plural power source lines for the cache memory, which comprises first metallic wiring layers 4AL extending at an arbitrary angle with respect to the direction of arrangement of the memory cells and plural power source lines for the cache memory, constituted of plural second metallic wiring layers 3AL which extend along the direction of arrangement of the memory cells.例文帳に追加

半導体集積回路11は更に、メモリセルの配列方向に対し任意の角度で傾斜して夫々延在する第1金属配線層(4AL)から構成されるキャッシュメモリの複数の電源線と、第1金属配線層(4AL)とメモリセルとの間に位置し、メモリセルの配列方向に沿って夫々延在する複数の第2金属配線層(3AL)から構成されるキャッシュメモリの複数の電源線とを備える。 - 特許庁

The semiconductor integrated circuit comprises a first combination circuit part; a first latching circuit part and a second latching circuit part to be connected to the first combination circuit part; a second combination circuit; a third latching circuit part connected to the first combination circuit part; and a majority circuit part which is to be connected to the first latching circuit part, the second latching circuit part and the third latching circuit part.例文帳に追加

第一の組み合せ回路部と、前記第一の組み合わせ回路部に接続される第一のラッチ回路部及び第二のラッチ回路部と、第二の組み合わせ回路部と、前記第一の組み合わせ回路部に接続される第三のラッチ回路部と、前記第一のラッチ回路部、前記第二のラッチ回路部、及び、前記第三のラッチ回路部に接続される多数決回路部と、を有する半導体集積回路とする。 - 特許庁

In the simulator 20 performing simulation using a model having an electrical characteristic section and a mechanical characteristic section, an integrating electrical simulation section 205 integrates the electrical characteristic sections of a plurality of models and simulates the integrated electrical characteristic sections, and a mechanical simulation section 2061 simulates the mechanical characteristic sections of a plurality of models corresponding to the electrical characteristic sections simulated at the integrating electrical simulation section 205.例文帳に追加

電気的特性部と機械的特性部を有するモデルを用いてシミュレーションするシミュレータ装置20であって、統合電気シミュレーション部205は、複数のモデルの電気的特性部を統合し、統合した電気的特性部をシミュレーションし、機械シミュレーション部2061は、統合電気シミュレーション部205によってシミュレーションされた電気的特性部に対応する複数のモデルの機械的特性部をシミュレーションする。 - 特許庁

This reciprocating compressor 1 has a motor having a motor shaft 2s, four cylinders 4 arranged along the orthogonal direction to the axial direction of the motor shaft 2s, and four pistons 5 respectively integrated with a piston head part 5h reciprocatably fitted to the respective four cylinders 4 and a rod part 5R rotatably fitted to an eccentric shaft 17 fixed to the motor shaft 2s.例文帳に追加

往復動圧縮機1は、モータ軸2sを有するモータと、モータ軸2sの軸方向に対して直交する方向に沿うように配置される4つのシリンダ4と、4つのシリンダ4のそれぞれに往復動可能に嵌合されたピストンヘッド部5hと、モータ軸2sに固定された偏心軸17に回転可能に嵌合されたロッド部5Rとがそれぞれ一体になっている4つのピストン5とを有している。 - 特許庁

例文

The semiconductor integrated circuit device having a main circuit comprising MOSFET and a substrate bias circuit for supplying positive bias voltage to a semiconductor region in which the MOSFET is formed, is provided with a current limiting circuit for limiting current being supplied to the semiconductor region in response to a substrate current flowing between the semiconductor region where the MOSFET is formed and the source.例文帳に追加

MOSFETで構成される主回路と、上記MOSFETが形成される半導体領域に対して正のバイアス電圧を供給する基板バイアス回路とを有する半導体集積回路装置において、上記MOSFETが形成される半導体領域とソースとの間に流れる基板電流に応答して上記半導体領域に供給される電流を制限する電流制限回路を設ける。 - 特許庁


例文

In this circulation type heating/cooling system with which a thermal fluid is circulated and heated/cooled, and the temperature of a temperature controlled system is controlled while using this thermal fluid, a heat storage tank 20 for storing the thermal fluid, a fluid circulation feed pump 2 for circulating the thermal fluid and tungsten halogen lamp heater 30 for heating the thermal fluid are linked by integrated aluminium blocks at least.例文帳に追加

温度流体を循環させて加熱および冷却し、この温度流体を用いて温度制御対象の温度制御を行う循環式加熱冷却システムにおいて、少なくとも、前記温度流体を蓄積する蓄熱タンク20、前記温度流体を循環させる流体循環供給ポンプ2、および前記温度流体を加熱するハロゲンランプヒータ30をアルミブロックによる一体のアルミブロックで連結して構成する。 - 特許庁

The collating unit includes: a storage means of storing the identification information of an integrated circuit as collation information in advance; a collating means of collating the identification information transmitted from the transmission means with the collation information stored in the storage means; and a reply means of returning the collation result by the collating means to the game device along with the inquiry information transmitted from the transmission means.例文帳に追加

照合装置は、集積回路の識別情報を照合用情報として予め記憶する記憶手段と、送信手段から送信された識別情報と記憶手段が記憶する前記照合用情報とを照合する照合手段と、照合手段による照合の照合結果を送信手段から送信された問い合わせ情報とともに遊技用装置に返信する返信手段と、を備える。 - 特許庁

In this case, each of the two or more license number detectors are arranged at a prescribed point of a road network, detects license number information of a target vehicle from the target vehicle travelling through the point, and transmits vehicle information containing the license number information, point information showing the point and time information showing time when the license number is detected to the integrated control device.例文帳に追加

ここで、前記複数の車両番号検出装置の各々は、道路網の所定の地点に配置され、前記地点を通行する対象車両から前記対象車両の車両番号情報を検出し、前記車両番号情報と、前記地点を示す地点情報と、前記車両番号を検出した時刻を示す時刻情報とを含む車両情報を前記統合管理装置に対して送信する。 - 特許庁

To provide a high-speed, low power consumption logic device capable of reducing a power consumption and making the speed of operation higher by controlling the operation modes of respective transistors constituting a logic device, while coping with the operating condition of respective transistors upon constituting the logic device, when the logic device is constituted of a master slice type integrated circuit, capable of reducing a cost and a time for designing a mask.例文帳に追加

マスク設計のための費用と期間を短縮できるマスタースライス型集積回路により、論理装置を構成する場合に、その論理装置を構成するそれぞれのトランジスタの動作モードを、論理装置を構成した場合のそれぞれのトランジスタの動作状態に対応して制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

例文

A high efficient and inexpensive waste treatment device provided which has a simple processing tank 7 integrated with a compact crushing mechanism 11 and a stirring mechanism, and facilitating handling operation control, and installation and use anywhere and by anyone, while efficiently performing treatment during travel by effectively fully using a necessary collecting time for wastes dispersed in a vast range, by a mobile waste treatment device loading the former device.例文帳に追加

簡潔な破砕機構と攪拌機構を一体化した単純な処理槽を持ち、取扱い運転管理が容易で、どこでも誰でも容易に設置使用できる高能率で安価な廃棄物処理装置を提供する一方、この装置を搭載した自走式廃棄物処理装置により、広範囲に分散した廃棄物の収集所要時間を有効に活用して走行中にも能率的に処理する。 - 特許庁

例文

To provide a corrosion inhibitor using an oxindole compound, which prevents corrosion caused by the oxidation or the like of corrosive metals such as copper, aluminum and the alloys thereof in the production process for a semiconductor integrated circuit, a printed circuit board, a liquid crystal or the like, and to provide a composition jointly having corrosion inhibition performance and peeling performance which is composed of the compound and a compound having peeling performance.例文帳に追加

本発明は、半導体集積回路、プリント配線基板、液晶等の製造工程における銅、アルミニウム及びこれらからなる合金等の腐食性金属の酸化等による腐食防止を特徴とするオキソインドール化合物を用いた防食剤及び同化合物と剥離性能を有する化合物とからなる防食性能と剥離性能とを併せ持つ組成物の提供を課題とする。 - 特許庁

A semiconductor device includes: a semiconductor substrate 10 having an electrode 14 electrically connected to an integrated circuit 12; a first resin layer 18 formed on a surface where the electrode 14 of the semiconductor substrate 10 is formed; wiring 20 that is electrically connected to the electrode 14 and is formed on the first resin layer 18; a metal layer 22 formed on the first resin layer 18; and a second resin layer 24.例文帳に追加

半導体装置は、集積回路12に電気的に接続された電極14を有する半導体基板10と、半導体基板10の電極14が形成された面に形成された第1の樹脂層18と、電極14に電気的に接続されて第1の樹脂層18上に形成された配線20と、第1の樹脂層18上に形成された金属層22と、第2の樹脂層24と、を有する。 - 特許庁

The field sequential system drive circuit, that consists of an analog/digital converter circuit that converts at least a video signal consisting of R, G, B signals into digital signals, of a field memory to which the converted digital signal is written by each field, and of a field sequential control circuit controlling a color decoder, the analog/digital converter circuit and the field memory, is integrated into one chip.例文帳に追加

少なくとも、ビデオ信号からR、G、Bの映像信号に分割された映像信号をデジタル信号に変換するA/D変換回路と、変換されたデジタル信号を1フィールド毎書込むフィールドメモリと、カラーデコーダ、A/D変換回路、フィールドメモリを制御するフィールドシーケンシャル制御回路で構成されるフィールドシーケンシャル方式駆動回路を1チップに集積したフィールドシーケンシャル方式駆動回路用集積回路とする。 - 特許庁

The electronic device has a semiconductor substrate 10 having an integrated circuit 12 formed internally, an insulating layer 20 formed on the semiconductor substrate 10 and having an elastically deformable part 24, an electrode 34 formed on the elastically deformable part 24 while being connected electrically with the interior of the semiconductor substrate 10, and a substrate 58 on which a wiring pattern 62 is formed oppositely to the electrode 34 while being connected electrically therewith.例文帳に追加

電子装置は、集積回路12が内部に形成された半導体基板10と、半導体基板10上に形成されて弾性変形可能部24を有する絶縁層20と、半導体基板10の内部に電気的に接続されて弾性変形可能部24上に形成されてなる電極34と、電極34と対向して電気的に接続された配線パターン62が形成されてなる基板58と、を有する。 - 特許庁

A lithium secondary cell has opposing positive electrode and negative electrode, and a separator situated between the positive electrode and the negative electrode, such that a separator is used in which an adhesive resin that develops adhesiveness by heating the resin exists an at least one surface, and at least one of the positive electrode and the negative electrode and the separator are integrated by the adhesive resin.例文帳に追加

対向する正極および負極と、前記正極と前記負極との間に位置するセパレータとを有するリチウム二次電池であって、少なくとも片面に、加熱することで接着性が発現する接着性樹脂が存在するセパレータを使用し、前記正極および前記負極の少なくとも一方の電極と前記セパレータとが、前記接着性樹脂により一体化していることを特徴とするリチウム二次電池である。 - 特許庁

In an automatic tracking system 10, an analysis PC 22 uses the product of an echo top height and a vertical integrated rainwater amount based on echo intensity data of a weather phenomenon observed by a weather Doppler radar 23 to automatically determine the echo of interest as a tracking target, and automatically calculates an azimuth angle when performing the RHI observation for the weather phenomenon corresponding to the determined echo of interest.例文帳に追加

自動追尾システム10において、解析用PC22は、気象ドップラレーダ23が観測した気象現象のエコー強度データに基づくエコー頂高度及び鉛直積算雨水量のプロダクトを用いて、注目したいエコーを追尾対象として自動的に決定し、決定した注目エコーに応じた気象現象に対してRHI観測を行うときの方位角を自動的に算出する。 - 特許庁

The semiconductor integrated circuit device is equipped with: first and second cells having an identical layout structure; a constant first power wiring which is disposed to a power layer and is fed with a first power voltage constantly; a provisional first power wiring disposed to the power layer; and a switch cell switching conduction and non-conduction between the constant first power wiring and the provisional first power wiring.例文帳に追加

半導体集積回路装置は、同一のレイアウト構造を有する、第1セル及び第2セルと、電源層に配置され、第1電源電圧が常時印加される、常時第1電源配線と、前記電源層に配置された、一時的第1電源配線と、前記常時第1電源配線と前記一時的第1電源配線との間の導通及び非導通を切り替える、スイッチセルとを具備する。 - 特許庁

To provide a glass film laminate capable of improving handling performance when manufacturing-related processing is performed for a glass film, preventing shifting or the like during positioning or patterning, easily peeling the glass film from a supporting glass when the glass film is integrated into various devices after the manufacturing-related processing, and surely preventing remaining of adhesives on the glass film after the peeling.例文帳に追加

ガラスフィルムに対して製造関連処理を行う際の取り扱い性を向上させ、位置決め時やパターニング時のずれ等の問題も生じず、製造関連処理後にガラスフィルムを各種デバイスに組み込む際には、支持ガラスからガラスフィルムを容易に剥離させることを可能にしつつ、且つ剥離後において粘着剤がガラスフィルムに残存することを確実に防止することを可能とするガラスフィルム積層体を提供する。 - 特許庁

To provide a photosensitive paste for forming a plasma display panel electrode, wherein the photosensitive paste can form a bus electrode of a plasma display panel where a black layer and a conductive layer are integrated, can reduce manufacturing cost and bake at low temperature by reducing usage of a black pigment, can form a high resolution electrode pattern, and can improve degree of blackness of the plasma display panel without increasing resistance.例文帳に追加

黒色層と導電層が一体化したプラズマディスプレイパネルのバス電極を形成することができ、黒色顔料使用量の減少で製造費用節減と共に低温焼成が可能であり、高解像度電極パターン形成が可能であり、抵抗の増加なしにプラズマディスプレイパネルの黒色度を改善させることができるプラズマディスプレイパネル電極形成用感光性ペーストを提供する。 - 特許庁

A printer monitor 17, a port monitor 18 of a PC 1, or a print controller 38 of an image forming apparatus 2 collects determination information for determining whether to integrate print data included in each of the plurality of print jobs into one print job, and the print data included in the plurality of print jobs having the same content of the collected determination information are integrated into one print job.例文帳に追加

PC1のプリンタモニタ17,ポートモニタ18,あるいは画像形成装置2の印刷コントローラ38において、複数の印刷ジョブにそれぞれ含まれる各印刷データから1つの印刷ジョブに統合するか否かを判断する判断情報を収集し、その収集した判断情報の内容が一致する複数の印刷ジョブに含まれる各印刷データを1つの印刷ジョブに統合する。 - 特許庁

A semiconductor integrated circuit 100 includes power supply wiring 181 for functional macrocell formed at the functional macrocell 110, power supply wiring 261 formed in the functional macrocell 110, a contact 170 formed in the functional macrocell 110 and electrically connecting the power supply wiring 181 for functional macrocell and the power supply wiring 261 to each other, and power supply wiring electrically connecting the contact 170 and a logic cell to each other.例文帳に追加

半導体集積回路100は、機能マクロセル110に形成される機能マクロセル用電源配線181と、機能マクロセル110の内部に形成される電源配線261と、機能マクロセル110の内部に形成され、機能マクロセル用電源配線181と電源配線261とを電気的に接続するコンタクト170と、コンタクト170と、論理セルとを電気的に接続する電源配線とを備える。 - 特許庁

A structure includes a solder element 102 for electrically coupling a substrate 104 of an integrated circuit (IC) chip package 106 and a printed circuit board (PCB) 108; and a first electrical property altering, substantially planar member 130C, 130P positioned between the solder element 102 and at least one of a landing pad 120C of the substrate 104 and a landing pad of the PCB 108.例文帳に追加

構造は、集積回路(IC)チップ・パッケージ106の基板104とプリント回路基板(PCB)108を電気的に結合するための半田要素102と、基板104のランディング・パッド120CおよびPCB108のランディング・パッド120Pのうちの少なくとも1つと半田要素102の間に位置決めされた第1の電気特性変更用実質平面部材130C,130Pとを含む。 - 特許庁

Integrated methods for producing an alkyl carboxylate and alkenyl carboxylate, comprise oxidation of the 2C-4C alkane to produce the corresponding alkene and carboxylic acid, separation of the alkene from the mixture of the alkene, the alkane and oxygen by absorption in the metallic salt solution, and recovery of the alkene-rich stream from the metallic solution for use in production of the alkyl carboxylate or alkenyl carboxylate.例文帳に追加

アルキルカルボキシレート及びアルケニルカルボキシレート生成のための統合的方法であって、本方法はC_2乃至C_4アルカンを酸化して対応するアルケン及びカルボン酸を生成し、アルケン、アルカン及び酸素の混合物からアルケンを金属塩溶液中での吸収により分離し、そしてアルケンの豊富な流れをアルキルカルボキシレート又はアルケニルカルボキシレートの生成において使用される金属塩溶液から回収することからなる。 - 特許庁

The database integration reference apparatus 20 integrates data distributed into a plurality of databases including XML-DB and RDB by using the integrating metadata, makes a user recognize the distributed data as one virtual XML file to the data, receives an inquiry described by an XML inquiry language XQuery, extracts the integrated data by an XML form, and outputs the extracted data to a user terminal 10.例文帳に追加

そして、かかる統合用メタデータを利用し、XML−DB及びRDBを含む複数のデータベースに分散しているデータを統合して1つの仮想的なXMLファイルとしてユーザに意識させ、そのデータに対してXQueryというXML問い合わせ言語で記述された問い合わせを受け付け、統合されたデータをXML形式で取り出してユーザ端末10に出力する。 - 特許庁

The testing device of the semiconductor integrated circuit includes a first waveform generator 1a for supplying a first test clock generated by masking an optionlal clock pulse of a clock having a first frequency to a first clock domain and a second waveform generator 1b for supplying a second test clock generated by masking an optional clock pulse of a clock having a second frequency to a second clock domain.例文帳に追加

本発明にかかる半導体集積回路の試験装置は、第1の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第1のテストクロックを第1のクロックドメインに供給する第1の波形生成器1aと、第2の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第2のテストクロックを第2のクロックドメインに供給する第2の波形生成器1bと、を備える。 - 特許庁

To ensure the reliability and authenticity of storage data owing to the irreversibility of a fuse element without much increase in the circuit scale of a storage circuit and an inspection circuit and without increase in the process time of data verification by storing target data and logical NOT data of the target data as inspection data in a semiconductor integrated circuit which uses the fuse element for a nonvolatile storage element.例文帳に追加

不揮発性記憶素子にフューズ素子を用いた半導体集積回路において、目的とするデータと、検査データとしての目的とするデータの論理否定データとを記憶し、フューズ素子の不可逆性を利用することで、記憶回路と検証回路の回路規模をあまり大きくすることなく、またデータ検証の処理時間の増大を招くことなく、記憶データの信頼性と正真性を保証する。 - 特許庁

To provide a board for a probe card constituting a probe card and a laminate for a probe card which accurately detects the predetermined position of a wafer and accurately inspects electric characteristics through electrode pads arranged on a semiconductor device such as a highly integrated LSI chip, a probe card having the laminate for a probe card and a probe, and a semiconductor wafer inspection apparatus using the probe card.例文帳に追加

ウエハの所定位置を正確に検出するともに、高集積化が進んだLSIチップ等の半導体素子上に配列された電極パッドを介して電気的特性を正確に検査できるプローブカードを構成するプローブカード用基板およびプローブカード用積層体、さらにこのプローブカード用積層体とプローブとを備えてなるプローブカードならびにこのプローブカードを用いた半導体ウエハ検査装置を提供する。 - 特許庁

The integrated circuit intermittently operates the shortcut links while the basic links are in operation, and performs data transfer by selectively using a route of the minimum cost or a route along the basic network, wherein the route of the minimum cost is based on a routing algorithm that prohibits data transfer from a basic link to a shortcut link and permits data transfer in the reverse direction thereof and a routing algorithm that performs routing using node characteristics in data transfer between shortcut links.例文帳に追加

集積回路は、基本リンクの稼働中にショートカットリンクを間欠稼働させ、基本リンクからショートカットリンクへのデータ転送を禁止し且つその逆方向のデータ転送を許可するルーティングアルゴリズムと、ショートカットリンク間のデータ転送の際にノードの特性を用いてルーティングを行うルーティングアルゴリズムとに基づく最小コストの経路と基本ネットワークに沿った経路とを選択的に用いてデータ転送する。 - 特許庁

The method for manufacturing a non-contact type data receiver/transmitter includes steps of: previously applying a protective agent onto a release layer; forming a laminate including a coating material 12 and an inlet 11 on a protective film 20 using a release base material on which the protective film 20 is formed by curing the protective agent; integrating the laminate and the protective film 20; and then cutting the integrated one into a prescribed inlet shape.例文帳に追加

本発明の非接触型データ受送信体の製造方法は、予め剥離層の上に保護剤を塗布し、この保護剤を硬化させて保護膜20を形成した剥離基材を用いて、その保護膜20上に、被覆材12およびインレット11からなる積層体を形成して、この積層体と保護膜20を一体化した後、この一体化されたものを所定のインレット形状に裁断することを特徴とする。 - 特許庁

The semiconductor integrated circuit 100 includes a power amplifier 15, the thermal protection circuit sensing an abnormal heating of the power amplifier 15 and protecting the power amplifier 15, a test circuit 10 having a test terminal for applying a test voltage and performing the operation test of the thermal protection circuit according to the test voltage, and a control circuit 16 having a control terminal for applying a control voltage and performing a control on an internal circuit according to the control voltage.例文帳に追加

半導体集積回路100は、パワーアンプ15と、パワーアンプ15の異常発熱を検知してパワーアンプ15を保護する熱保護回路と、テスト電圧を印加するテスト端子を有し、テスト電圧に応じて熱保護回路の動作テストを行うテスト回路10と、制御電圧を印加する制御端子を有し、制御電圧に応じて内部回路の制御を行う制御回路16と、を備える。 - 特許庁

This pollution-free mine safety disposal device is an integrated device capable of burning a mine in safety from a far distance by utilizing a solar energy collecting lens, converting the collected light beam into parallel light beam, and generating a focusing region of ultrahigh temperature on the mine itself from a high-temperature solar beam by controlling a light collecting lens system, and utilizes heat of elemental particle from the solar light.例文帳に追加

太陽光エネルギー集光レンズを活用し、集光光線を平行光線に変換し高温の太陽光線から更に、集光レンズシステムのコントロールによって地雷そのものに超高温の焦点領域を発生させ、遠い距離から安全に焼却処理する事の出来る一体化した装置であり、太陽光からの素粒子熱を活用した公害の無い地雷安全処理装置である。 - 特許庁

To provide a pattern forming method for forming a pattern having a large depth of focus (DOF), small line width roughness (LWR) and reduced bridge defects, in order to more stably form a high-accuracy fine pattern for manufacturing a highly integrated and accurate electronic device, and to provide a chemical amplification resist composition used in the method and a resist film formed from the chemical amplification resist composition.例文帳に追加

高集積かつ高精度な電子デバイスを製造するための高精度な微細パターンをより安定的に形成するために、フォーカス余裕度(DOF)が広く、線幅バラツキ(LWR)が小さく、更にはブリッジ欠陥が低減されたパターンを形成できるパターン形成方法、これに用いる化学増幅型レジスト組成物、及び、該化学増幅型レジスト組成物により形成されるレジスト膜を提供する。 - 特許庁

A graphic logic of an integrated LSI includes a command decoding part 20 for decoding a command of a host CPU 10, and an image decoding part 22 for executing decoding processing, and the image decoding part 22 includes a plurality of image decoders 30 for decompressing compressed image data as the decoding processing, a plurality of α-decoders 31 for blending transparent and translucent image data, and a bus control part 32.例文帳に追加

統合化LSIのグラフィックス用ロジックは、上位CPU10の命令を解読する命令解読部20と、デコード処理を行う画像デコード部22とを備え、画像デコード部22は、前記デコード処理として、圧縮された画素データの伸長処理を行う複数の画素デコーダ30と、透明、半透明の画像データをブレンドするブレンド処理を行う複数のαデコーダ31と、バス制御部32とを備える。 - 特許庁

This power consumption verification method of an integrated circuit is achieved by making a computer execute an operation rate calculation procedure for calculating the data toggle rate of each logical circuit module described with circuit data and a power total sum calculation procedure for calculating the data power by using a data toggle rate with respect to an element for which a data power is required, and for calculating the total sum of the power of all elements.例文帳に追加

上記課題は、集積回路の消費電力検証方法であって、回路データで記述される論理回路モジュール毎のデータトグル率を算出する動作率算出手順と、データ電力を要する素子に対しては前記データトグル率を用いて該データ電力を算出して、全素子の電力の総和を算出する電力総和算出手順とをコンピュータが実行することにより達成される。 - 特許庁

A computer executes the following processes: reading data showing the execution procedure of processing steps to be executed by each function unit in the integrated circuit; reading a coefficient for each of the processing steps; calculating a power consumption index value on the basis of the coefficient for the processing step included in unit procedures obtained by dividing the execution procedure into a plurality of units; and outputting the index value for each unit procedure.例文帳に追加

コンピュータに、集積回路の各機能単位が実行する処理ステップの実行手順を示すデータを読み出し、前記各処理ステップに対する係数を読み出し、前記実行手順を複数に分割した単位手順ごとに、当該単位手順に含まれる前記処理ステップに対する前記係数に基づいて消費電力の指標値を算出し、該指標値を前記単位手順ごとに出力する処理を実行させる。 - 特許庁

An integration processing part 242 calculates a distance between sensors and the reliability of the distance between the sensors in each extracted local region, performs weighting according to the reliability of the distance between the sensors, calculates the distance between the sensors subjected to weighting correction, and calculates the position coordinate of each sensor in the coordinate system wherein local regions are integrated based on the weighted average of the distance between the sensors subjected to weighting correction.例文帳に追加

統合処理部242は、抽出された局所領域それぞれにおいて、センサ間距離及びセンサ間距離の信頼度を算出し、センサ間距離の信頼度によって重み付けを行なって重み付け補正後のセンサ間距離を算出し、前記重み付け補正後のセンサ間距離の加重平均に基づいて、局所領域を統合した座標系における各センサの位置座標を算出する。 - 特許庁

A semiconductor integrated circuit 20 includes: the functional blocks 24 to be reset by the supply of a clock signal 35 and a reset signal 36; a reset signal output part 21 for outputting the reset signal 36 to reset the functional block 24; a clock mask circuit 23 for stopping the clock signal 35 to be supplied to the functional block 24; and a clock mask control circuit 22 for controlling the clock mask circuit 23.例文帳に追加

本発明にかかる半導体集積回路20は、クロック信号35及びリセット信号36が供給されることでリセットされる機能ブロック24と、機能ブロック24をリセットするリセット信号36を出力するリセット信号出力部21と、機能ブロック24に供給するクロック信号35を停止するクロックマスク回路23と、クロックマスク回路23を制御するクロックマスク制御回路22を有する。 - 特許庁

In a cell library that is used for layout design of a semiconductor integrated circuit and is a library of design data of cells each achieving a unit function; each of the design data comprises an attribute value indicating whether the cell easily causes a defect in a cell adjacently placed across the edge and whether a defect is easily caused by a cell adjacently placed across the edge, and attribute information that is associated with the attribute value.例文帳に追加

半導体集積回路のレイアウト設計に用いられる、単位機能を実現するセル毎の設計データのライブラリであるセルライブラリにおいて、セル毎の設計データは、セルが備える端部と、該端部を介して隣接するセルに欠陥を生じせしめやすいか否か、および隣接するセルから欠陥を生じせしめられやすいか否か、を示す属性値と、の対応付けである属性情報を夫々含む。 - 特許庁

A continuous member 20 includes a first substrate 21; a second substrate 22 juxtaposed with the first substrate; a first electrode pattern 23 formed within an area of the first substrate and a second electrode pattern 24 formed within an area of the second substrate 22; electrode wiring sections 26 and 27 connected to the electrode patterns respectively; and a connecting section 25 protruded from a side surface of the second substrate in an integrated manner.例文帳に追加

第1基材21と、第1基材と並設された第2基材22と、第1基材の領域内に形成された第1電極パターン23及び第2基材22の領域内に形成された第2電極パターン24と、各電極パターンに接続された電極配線部26,27と、第2基材の側面から一体となって突出した接続部25と、を有して連設部材20が構成されている。 - 特許庁

An expanding apparatus 10 that processes a semiconductor wafer W including a plurality of chips C integrated with an inner circumferential side of a ring frame RF via an adhesive sheet S as a processing target object W1, includes a supporting means 12 for supporting the processing target object W1, an abutting means 13 capable of abutting on the undersurface side of the adhesive sheet S, and a driving means 14 for lifting and lowering the supporting means 12.例文帳に追加

リングフレームRFの内周側に接着シートSを介して一体化された複数のチップCを含む半導体ウエハWを処理対象物W1とするエキスパンド装置10であって、同装置は、処理対象物W1を支持する支持手段12と、接着シートSの下面側に当接可能な当接手段13と、支持手段12を昇降させる駆動手段14とを含む。 - 特許庁

The integrated circuit device 1 includes: a non-volatile memory 10 which includes a plurality of blocks 100 and 102 in which input data 400 are written; a plurality of registers 20 and 22 which are associated with the blocks and stores data (memory data) written in the blocks in a predetermined timing; and a comparison part 30 which receives the memory data and the data (register data) written in the registers, and compares them.例文帳に追加

集積回路装置1であって、入力データ400が書き込まれる複数のブロック100、102を含む不揮発性メモリー10と、ブロックのそれぞれに対応付けられ、ブロックに書き込まれたデータ(メモリーデータ)のそれぞれが所与のタイミングで書き込まれる複数のレジスター20、22と、メモリーデータおよびレジスターに書き込まれたデータ(レジスターデータ)を受け取り、比較処理を行う比較部30とを含む。 - 特許庁

The system is structured as follows: necessary and sufficient conditions in a designing structure using plants are classified as items integrated into rules, and further presented as optimum patterns in every classification for enabling share of the necessary information between a person who involves production and the user, so as to enable information exchange/detection and supply of plants based on the items mutually common to the fields relating to the user and the person who involves production.例文帳に追加

生産に関わるものとユーザーとが必要とする情報を共有することを可能とするために、植物を用いたデザイン構成に於ける必要十分条件をルール化した項目として分類し更に分類毎に最適なパターンとして現すことによって、ユーザー及び生産に関わる分野相互に共通する項目による情報交換・検索及び植物の提供を可能とする。 - 特許庁

The finger ring includes: a base trim that can support jewelry under the stationary condition; a semicircular arc stationary ring member integrated into one body to project downward from one of the bottom faces of this base trim; and a semicircular arc movable ring member mounted with a mounting means that can be adjustably mounted onto the root part of the stationary ring member with a bolt and a nut to oppose the stationary ring member.例文帳に追加

宝飾品を固定状態で支持することができる土台飾りと、この土台飾りの一方の底面より下方へ突出するように一体形成された半円弧状の固定リング部材と、この固定リング部材の根元部分にボルト、ナットで寸法調整可能に取付けることができる取付手段で取付けられた、該固定リング部材と対向する半円弧状の可動リング部材とで指輪を構成している。 - 特許庁

To provide a dicing tape-integrated film for a semiconductor back surface, the film which keeps a good detachability when a semiconductor element is picked up, prevents generation of chip scattering and chipping of the semiconductor element when dicing a semiconductor wafer, and prevents cutting water used in dicing from intruding between an adhesive layer and a flip-chip film used for a semiconductor back surface when dicing the semiconductor wafer, and to provide method for producing a semiconductor device.例文帳に追加

半導体素子のピックアップの際の良好な剥離性を維持しつつ、半導体ウェハのダイシングの際の半導体素子のチップ飛びやチッピングの発生、ダイシングの際に用いる切削水が粘着剤層とフリップチップ型半導体裏面用フィルムとの間に進入するのを防止することが可能なダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法を提供する。 - 特許庁

An integrated circuit for detecting output voltage is a means for reducing power consumption under no lead condition by increasing a current that is caused to flow through the diode of a photocoupler for output voltage detection signal feedback when an output voltage drops to be less than a tolerance and by reducing the current that is caused to flow through the diode of the photocoupler for output voltage detection signal feedback when the output voltage rises to be the tolerance or higher.例文帳に追加

出力電圧検出用集積回路は、出力電圧が許容値未満になると、出力電圧検出信号フィードバック用フォトカプラのダイオードに流す電流を増加させ、出力電圧が許容値以上になると、出力電圧検出信号フィードバック用フォトカプラのダイオードに流す電流を低減させることにより、無負荷時の消費電力を低減させる手段。 - 特許庁

The sheet for crosslinking density measurement is constituted as a composite sheet including a support and a rubber sheet member integrated with the support, and the manufacturing conditions of the laminator for manufacturing the solar cell module are determined in a short time by estimating the crosslinking density of a sealing material in the solar cell module from a change in the crosslinking density of the rubber sheet member before and after laminate processing by the laminator for manufacturing the solar cell module.例文帳に追加

架橋密度測定用シートを支持体と、前記支持体と一体となったゴムシート部材とを備えた複合シートとして構成し、太陽電池モジュール製造用ラミネータでのラミネート処理する前後のゴムシート部材の架橋密度変化から太陽電池モジュール内の封止材の架橋密度を見積もることで太陽電池モジュールを製造するラミネータの製造条件を短時間で決定することができる。 - 特許庁

A sampling probe of a sample suction type analyzer is integrated into a mounting flange where a measuring unit of this light transmission type analyzer is mounted on a pipe through which gas to be measured flows, and when a suction pump of a gas analyzer is operated during measurement by the sample suction type analyzer, exhaust gas passing through a mesh filter 13 of the sampling probe is sucked into a heating conduit 20 and introduced into the gas analyzer.例文帳に追加

光透過型分析計の測定ユニットを被測定ガスが流れる配管に取り付ける取付フランジ部に、試料吸引方式分析計のサンプリングプローブが組み込まれており、試料吸引方式分析計の測定時、ガス分析計の吸引ポンプを作動させると、サンプリングプローブのメッシュフィルタ13を透過した排ガスが加熱導管20内に吸引されガス分析計に導入される。 - 特許庁

A system 100 for recognizing an application state includes: a UI component recognition part 110 which acquires image data of a display screen of an application and divides the image data and identifies UI components, characters, and layout from respective divided pieces of image data; and a state integrated recognition part 120 which calculates a graph structure with identified UI components or characters as nodes and identifies a state of the application on the basis of the graph structure.例文帳に追加

アプリケーション状態認識システム100は、アプリケーションの表示画面の画像データを取得し、該画像データを分割し、各分割画像データからUI部品及び文字並びにレイアウトを識別するUI部品認識部110と、識別した各UI部品又は文字をノードとしたグラフ構造を算出し該グラフ構造に基づきアプリケーションの状態を識別する状態統合認識部120とを備える。 - 特許庁

In drawing a plane (one byte) representing a pixel attribute and a destination transmission plane (one byte) representing a translucent value for a translucent drawing process in addition to a color plane (four bytes) representing a color value as pixel data of point sequence by a multiple-value drawing process based on intermediate data of PDL, an integrated plane for collectively storing both the planes of the pixel attribute and the destination transmission in two bytes per pixel is drawn.例文帳に追加

PDLの中間データをもとに多値描画処理で点順次のピクセルデータとして、色値を表すカラープレーン(4バイト)の他に、ピクセル属性を表すプレーン(1バイト)と半透明描画処理用の半透明値を表すディスティネーション透過プレーン(1バイト)を描画する際、ピクセル属性とディスティネーション透過の両プレーンをまとめて1ピクセルあたり2バイトで保存する統合プレーンを描画する。 - 特許庁

例文

To provide a new system for acquiring fluorescence images using integration of internal fluorescence intensity over a broad range of wavelength to integrate a well-defined internal fluorescence image with a reradiation light image to obtain an integrated image in which diseased and normal tissues are readily distinguishable.例文帳に追加

本発明は、病気の組織と正常な組織とを容易に区別できる組み合わせられた画像を生成するために再放射光の画像と組み合わせられた輪郭の明らかな内部蛍光画像を得るように広帯域の波長にわたって内部蛍光強度の積分を使用する蛍光画像を捕捉する新しいシステムを提供することによって従来技術の問題を解決する装置および方法を提供すること。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS