「Read-write」に関連した英語例文の一覧と使い方(75ページ目) - Weblio英語例文検索

In a semiconductor integrated circuit device, a data signal DO is read from the selected memory cell MC while maintaining the word line WL corresponding to the selected memory cell MC at an "H" level during an RMW operation, a data signal read from a register 4 is added to the data signal DO to generate a write data signal DI, and the data signal DI is written in the selected memory cell MC.例文帳に追加

この半導体集積回路装置では、ＲＭＷ動作時に、選択メモリセルＭＣに対応するワード線ＷＬを「Ｈ」レベルに維持したまま、選択メモリセルＭＣからデータ信号ＤＯを読み出し、そのデータ信号ＤＯにレジスタ４から読み出したデータ信号を加算して書込データ信号ＤＩを生成し、そのデータ信号ＤＩを選択メモリセルＭＣに書き込む。 - 特許庁

A data save unit 3, which is a digital circuit for processing a data read request or write request to be transmitted from a CPU 2 to a first memory area 4, reads data from a storage device inside the data save unit 3 or the first memory area 4 and transmits the data to the CPU 2, when the CPU 2 requires to read data.例文帳に追加

データ退避装置３は、ＣＰＵ２から第１のメモリ領域４に送られるデータの読み出し要求及び書き込み要求を処理するデジタル回路であり、ＣＰＵ２からデータの読み出し要求があると、データ退避装置３は、当該データ退避装置３内部の記憶装置又は第１のメモリ領域４から該当するデータの読み出しを行い、そのデータをＣＰＵ２に送る。 - 特許庁

An MPEG code feeder 1 logically constitutes the same number of FIFO buffers as the number of channels of a picture stream in a buffer memory 5, inputs and writes code data 170-172, in addresses indicated by write address pointers 31-33 of corresponding channels, and outputs code data 139 read from an address indicated by a read address pointer 34 to an MPEG video decoder in the latter stage.例文帳に追加

ＭＰＥＧ符号供給装置１は、画像ストリームのチャネル数と同数のＦＩＦＯバッファをバッファメモリ５内に論理的に構成し、符号データ１７０〜１７２を入力して対応するチャネルの書込アドレスポインタ３１〜３３の指すアドレスに書き込み、読出アドレスポインタ３４の指すアドレスから読み出した符号データ１３９を後段のＭＰＥＧビデオデコーダへ出力する。 - 特許庁

The identification member body 822 is provided with an IC chip having a storage means capable of writing and reading the identification information, executes the processing of writing the identification information in the storage means corresponding to a request using radio by a write means, and executes the processing of transmitting the identification information to a read means corresponding to the request using the radio by the read means.例文帳に追加

識別用部材本体８２２が、識別情報の書き込み及び読み出しが可能な記憶手段を有するＩＣチップを具備し、書き込み手段の無線を用いた要求に応じて識別情報を記憶手段に書き込む処理を実行し、読み取り手段の無線を用いた要求に応じて識別情報を読み取り手段に送信する処理を実行する。 - 特許庁

Further, the data stored in the data storage part 4a are read out and outputted to an output terminal 2, and delayed by ≥1 bits through the write address delay circuit 8, and a parity matching circuit 11 compares the parity generated by the parity generating circuit 10 with the parity read out of the parity storage part 4b and outputs the parity comparison result from a comparison result output terminal 3.例文帳に追加

また、データ記憶部４ａの記憶データを読み出して出力データを出力端子２に出力すると共に、書き込みアドレス遅延回路８で１ビット以上遅延させて、パリティ生成回路１０で生成したパリティと、パリティ記憶部４ｂから読み出したパリティをパリティ照合回路１１で照合してパリティ照合結果を照合結果出力端子３から出力する。 - 特許庁

This communication between partitions comprises permitting each of two partitions to read from each accessible memory area of the other of the two partitions, but not to write in each accessible memory area, and holding a pointer indicating the position to which that partition has read the accessible address area of the other partition in each memory area thereof.例文帳に追加

本発明は、パーティション間の通信は、２つのパーティションのそれぞれが、２つのパーティションの他方の各アクセス可能なメモリ領域から読み出すことを許可するが、各アクセス可能なメモリ領域に書き込むことを許可しないこと、およびそのパーティションが他方のパーティションのアクセス可能なアドレス領域を読み出した位置を示すポインタをそれらのメモリ領域のそれぞれに保持することを含む。 - 特許庁

Only a trailing edge is delayed only by two delay buffer steps from each input signal by supplying an OR output between a chip specification signal and a write display signal to the circuit 1, a glitch is removed by generating an OR output between an output of an address decoder 3 and an output signal from the OR gate 203 and the OR output is supplied to the write/read control terminal of the storage element 4.例文帳に追加

そして、チップ指定信号と書き込み表示信号との論理和出力をライトパルス生成回路１に供給することで立ち下がりエッジのみ各入力信号よりディレイバッファ２段分だけ遅延させると共に、アドレスデコーダ３の出力とＯＲゲート２０３の出力信号との論理和出力を生成することで、グリッジを除去し、この出力を記憶素子４の書き込み／読み出し制御端子に供給する。 - 特許庁

To the processor Pj for which a selection signal SLj is activated and the access right to the coprocessor is provided, the access right is continuously imparted while the processing request signal RQj is active, that is, until a series of operations (date write, processing execution and resultant data read) to the coprocessor CP are completed.例文帳に追加

選択信号ＳＬｊがアクティブにされコプロセッサへのアクセス権を有するプロセッサＰｊには、処理要求信号ＲＱｊがアクティブである間、即ちコプロセッサＣＰに対する一連の動作（データ書込，処理実行，結果データ読出）が完了するまで連続してアクセス権が付与される。 - 特許庁

This RFID communication system is provided with: an antenna 21 for performing the read/write communication with an RFID tag 3 mounted on an object; and a reflector 28 installed at a position where an electromagnetic wave 6 from the antenna 21 is received so as to be rotated for reflecting the electromagnetic wave 6 toward the RFID tag 3.例文帳に追加

対象物に取り付けられたＲＦＩＤタグ３とリードライトの通信を行うアンテナ２１と、前記アンテナ２１からの電磁波６を受ける位置に設置され、回転して前記電磁波６を前記ＲＦＩＤタグ３に向けて反射する反射板２８を有している。 - 特許庁

When change to the condition D1 or D2, in which the relationship based on the FIFO read access or the FIFO write access alone is carried out, is carried out, occurrence of buffer full or buffer underrun can be prevented surely, and reduction in performance of another memory access is also prevented.例文帳に追加

設定部３１および３２により、ＦＩＦＯリードアクセスおよびＦＩＦＯライトアクセスのみの関係を変更した条件Ｄ１およびＤ２に変更することにより、バッファフルやバッファアンダーランの発生を確実に防止でき、他のメモリアクセスの性能低下も防ぐことができる。 - 特許庁

When a header information write section 233b judges a received packet as a multicast packet, information of output ports is acquired from a multicast ID of the packet by a multicast table 235, and output requests as many as the number of output ports are issued to a data read section 234 based on the information of the output ports.例文帳に追加

ヘッダ情報ライト部２３３ｂは、受信したパケットがマルチキャスト・パケットであると判定すると、マルチキャストテーブル２３５により該パケットのマルチキャストＩＤから出力ポートの情報を取得し、この出力ポートの情報に基づいて、データリード部２３４に出力ポート数分の出力依頼をする。 - 特許庁

A plurality of bit lines are separated into first and second bit line groups at the border of a selected memory cell column in a memory array at data write and read, and one of first and second voltages and the other are applied to the first and second bit lines groups, respectively.例文帳に追加

データ書込および読出時において、メモリアレイ内の選択メモリセル列を境界として複数のビット線を第１および第２のビット線群に分割し、第１のビット線群と第２のビット線群とをそれぞれ第１および第２の電圧の一方および他方と接続する。 - 特許庁

Also, when the image is moved except downward, the address selection part 14 selects a read address and a write address set by an address setting part 13, and the memory control part 15 controls the display picture memory 5 so that images in the destination are moved in order from the upper lines.例文帳に追加

又、画像を下側以外に移動する際、アドレス選択部１４がアドレス設定部１３で設定された読み出しアドレス及び書き込みアドレスを選択し、移動先の画像が上側ラインから順に移動されるように、メモリ制御部１５が表示画面用メモリ５の制御を行う。 - 特許庁

A control part 33 converts an inputted access request into a read or write request against a disk array 2 having a prescribed priority and puts this request into a request queue 36 based on a prescribed priority.例文帳に追加

制御部３３は、入力されたアクセス要求を、所定の優先度を有するディスクアレイ２に対する読出し要求又は書込み要求に変換して作成して、作成された読出し要求又は書込み要求を、要求キュー３６に、所定の優先度に従ってキューイングする。 - 特許庁

Thus, as the widths of data lines are designed according to their characteristics by providing the pair of read global data line used during the reading operation and the pair of write global data line used during the writing operation, the operation performance of the semiconductor memory device is improved.例文帳に追加

従って、リード動作時に使用する一対のリードグローバルデータラインとライト動作時に使用する一対のライトグローバルデータラインを具備することによって、各データラインの幅をそれぞれの特性に合わせて設計することができるので、半導体メモリ装置の動作性能を改善することができる。 - 特許庁

This state machine includes a precharge state to periodically maintain data in the memory 100, a state to synchronously transmit data from the memory to plural rendering pipelines, a read state to asynchronously transmit data from the memory to a host computer, and a write state to asynchronously transmit from the host computer to the memory.例文帳に追加

このステートマシンは、メモリにおいて周期的にデータをメンテナンスするためのプレチャージステートと、複数のレンダリングパイプラインへメモリからデータを同期伝送するステートと、メモリからホストコンピュータへデータを非同期伝送する読み出しステートと、ホストコンピュータからメモリへデータを非同期伝送する書き出しステートとを含む。 - 特許庁

By using a servo wedge to provide both an initial head position on disk spin up and a head position during a read or write operation, one can increase a disk's data-storage capacity by reducing the number of, or altogether eliminating, spin-up wedges.例文帳に追加

ディスクスピンアップ時の初期的ヘッド位置及び読取又は書込動作期間中のヘッド位置の両方を供給するサーボウェッジを使用することによって、スピンアップウェッジの数を減少させるか又は完全に取除くことによってディスクのデータ記憶容量を増加させることが可能である。 - 特許庁

CD-DA write control programs 132a and 132b control the temporary storage of voice data, recorded on a plurality of recording media, in a buffer, buffer readout control programs 133a and 133b read the respective voice data stored in the buffer, and a mixing program 134 performs specified voice processing.例文帳に追加

CD-DA書込制御プログラム１３２ａ，１３２ｂが、複数の記録媒体に記録された音声データのバッファへの一時的な記憶を制御し、バッファ読出制御プログラム１３３ａ，１３３ｂがバッファに記憶された、それぞれの音声データを読出し、ミキシングプログラム１３４が所定の音声加工処理を施す。 - 特許庁

To provide a memory device provided with SDRAM in which access speed is increased by setting the number of times of burst access at the time of initialization at which burst access based on burst length for performing burst access is set in a read/write cycle, in a memory device provided with SDRAM performing burst access.例文帳に追加

バーストアクセスを行うＳＤＲＡＭを備えたメモリ装置において、バーストアクセスを行うためのバースト長に基づくバーストアクセスをリード／ライトサイクルで設定する初期化時にそのバーストアクセスの回数を設定するようにして、アクセスの高速化を図ったＳＤＲＡＭを備えたメモリ装置を提供する。 - 特許庁

When receiving an access request such as a write request or a read request from an upper device, by executing control so as to access a storage device other than the storage device where the backup processing is performed, the storage device of a backup object and the storage device of an access object do not compete.例文帳に追加

上位装置からライト要求やリード要求などのアクセス要求を受け付けた場合に、バックアップ処理が行われている記憶装置以外の記憶装置に対してアクセスするように制御することで、バックアップ対象の記憶装置と、アクセス対象の記憶装置とが競合しないようにする。 - 特許庁

To easily read/write a lot of kinds of data groups in spite of the capacity limit of a memory provided inside a device and to easily prepare filing data in a program expression display device capable of displaying corresponding to the control state of an external device.例文帳に追加

外部装置１０の制御状態に対応した表示を可能とするプログラム式表示装置にあって、装置内部に備えたメモリ１５の容量制限にかかわらず、多数種類のデータ群を容易に読み書きできる様にするとともに、ファイリングデータの作成を容易にする。 - 特許庁

A data transfer system is composed of a memory column having a first memory 1 and a second memory 2, a data bus 3 transferring data between both the memories, a controller 4 individually transmitting read signals or write signals to both the memories and address buses 7 and 8 controlled by the controller 4 and individually transmitting addresses to both the memories.例文帳に追加

第１メモリ１と第２メモリ２を備えるメモリ列と、両メモリ間でデータを転送するデータバス３と、両メモリに個別的にリード信号又はライト信号を送信するコントローラ４と、コントローラ４に制御されて両メモリに個別的にアドレスとを送信するアドレスバス７，８とからなる。 - 特許庁

The card access control part 37 disallows the host device to write a file to the memory card 5 when some button of a console panel 3 is operated, i.e., when stand-alone printing wherein a JPEG image file is read in from the memory card 5 and printed is performed possibly performed.例文帳に追加

カードアクセス制御部３７は、操作パネル３で何らかのボタン操作がされたとき、すなわち、メモリカード５からＪＰＥＧ画像ファイルが読み込まれて印刷されるというスタンドアロン印刷が行われる又は行われる可能性があるときは、ホスト装置７がメモリカード５にファイルを書き込めないようにする。 - 特許庁

Also, each voltage difference (Margin ΔVm) between write discrimination voltage Va for each data value and read voltage Vr being adjacent to the lower potential side of Va is set so that ΔVm at higher threshold voltage Vtm which tends to drop easily owing to deterioration of electric charge holding is made higher.例文帳に追加

また、各データ値に対する書き込み判定電圧Ｖa とその低電位側に隣接する読み出し電圧Ｖr との各電圧差（マージンΔＶm ）を、電荷保持劣化によるしきい値電圧Ｖtmの低下が生じ易いしきい値電圧Ｖtmの高いものほど順次大きくなるように設定する。 - 特許庁

In the case of an excessive jitter which causes the overflow of the data storage quantity in the main buffer means, output of a write clock to the main buffer means and output of a read clock to the auxiliary buffer means are halted to absorb the jitter by the auxiliary buffer means.例文帳に追加

そして、主バッファ手段のデータ蓄積量がオーバーフローするような過大なゆらぎに対しては、主バッファ手段への書き込みクロックの出力停止と、補助バッファ手段への読み出しクロックの出力停止により、補助バッファ手段でゆらぎの吸収を行うようにする。 - 特許庁

A circuit 30 for controlling write/read of data into/from storage units 21-28 delivers a clock signal SCK and a reset signal RST to each storage unit 21-28 through a clock signal line CL and a reset signal line RL, respectively.例文帳に追加

記憶装置２１〜２８に対するデータの書き込み、および記憶装置２１〜２８からのデータの読み出しを制御する制御回路３０は、クロック信号線ＣＬ、リセット信号線ＲＬを介してクロック信号ＳＣＫ、及びリセット信号ＲＳＴを各記憶装置２１〜２８に送出する。 - 特許庁

To reduce the failure in a magnetic disk device by reducing vibrations/ shocks applied to the magnetic disk device, when exchanging a control board for composing the electronic equipment device and preventing the read/write error of the data of the magnetic disk device accompanied by the vibration/ shock from occurring easily.例文帳に追加

電子機器装置を構成する制御ボードを交換する際、磁気ディスク装置に加わる振動／衝撃を軽減することができ、この振動／衝撃に伴う磁気ディスク装置のデータの読み書きエラーを発生し難くして、磁気ディスク装置の故障を低減することができる。 - 特許庁

The selection device is operative to (a) select the magnetic bit for a spin-torque transfer (STT) write operation when the at least two transistors are in a first state, and (b) select the magnetic bit for a read operation when the at least two transistors are in a second state.例文帳に追加

選択デバイスは、(a)少なくとも2つのトランジスタが第1の状態にあるとき、回転-トルク転送（STT）書き込みオペレーションのための磁気ビットを選択し、（b）少なくとも2つのトランジスタが第２の状態にあるとき、読み込みオペレーションのための磁気ビットを選択する、ように作動する。 - 特許庁

When the QoS factor measurement value is smaller than the first and second thresholds, second storage tier data are mirrored to the first storage tier (414), when mirroring is synchronized, read commands are directed to the second storage tier, and write commands are synchronized between the first storage tier and the second storage tier (416, 418).例文帳に追加

測定値＜第１及び第２の閾値の時、第２のストレージ階層のデータを第１のストレージ階層にミラーリングし（４１４）、ミラーリングを同期させるときに、読み取りコマンドを第２のストレージ階層に発し、第１及び第２のストレージ階層の間で書き込みコマンドを同期させる（４１６、４１８）。 - 特許庁

In this case, the power consumption can be reduced without affecting read or write by the magnetic head by lowering the voltage at the timing (timing not reading or writing information and not reading servo marks) not requiring an RDC to function.例文帳に追加

この場合、ＲＤＣを機能させる必要がないタイミング（情報の読み出し又は書き込みやサーボマークの読み取りが行われないタイミング）で電圧を降下させることで、磁気ヘッドによる読み出し又は書き込みに影響を与えることなく、低消費電力化を図ることができる。 - 特許庁

Only if the FIFODREQ signal is a signal indicating that the difference between the Read address and the Write address is smaller than a predetermined value, the PCI side control part 11 continues the data burst transfer without releasing the PCI bus even after the transfer of the predetermined burst number of data.例文帳に追加

ＰＣＩ側制御部１１は、ＦＩＦＯＤＲＥＱ信号が、ＲｅａｄアドレスとＷｒｉｔｅアドレスとの差が所定値より小さいことを示す信号であったときのみ、所定バースト数のデータ転送が完了していても、ＰＣＩバスを解放せずに、データのバースト転送を続行する。 - 特許庁

A status register 149 may comprise state machine busy bits, in a dual-channel memory, either interface may read the status register 149 at any time, whereas only the interface having a relatively high privilege level to access the memory array 143 may write to the status register 149.例文帳に追加

ステータスレジスタ１４９はステートマシーンビジービットを含み、デュアルチャネルメモリにおいて、どちらかのインターフェースは、ステータスレジスタ１４９をいつでも読み出してもよく、一方では、メモリアレイ１４３にアクセスする比較的高い特権レベルを有するインターフェースのみが、ステータスレジスタ１４９に書き込んでもよい。 - 特許庁

To prevent the receiver for substantially receiving the data from being cut off from the global data bus by using a data driving pulse activated when a read or write command is applied, a data capture signal used for latching the received data is used.例文帳に追加

このために、本発明では、リードまたはライトコマンドの印加時活性化されるデータ駆動パルスを用い、実質的にデータを受信する受信機がグローバルデータバスから遮断されることを防止するために、受信されたデータをラッチするのに使用されるデータキャプチャー信号を用いる。 - 特許庁

To provide an endoscope image filing system which preserves an image photographed with an electronic endoscope in the storage means of a computer as digital image data, which prevents the read/write error of the storage means and which prolongs the life of the storage means.例文帳に追加

電子内視鏡が撮影した画像をデジタル画像データとしてコンピュータのストレージ手段に保存する内視鏡画像ファイリングシステムであって、ストレージ手段のリード／ライトエラーを防止し、かつストレージ手段の長寿命化が可能な内視鏡ファイリングシステムを提供することである。 - 特許庁

A turbo decoder 50 of the read/ write channel 5 has a end bit processing function of adding a necessary irreducible end bit array for ending decoding processing using a trellis to an RSC series and deleting the end bits from an APP decoded series.例文帳に追加

リード／ライトチャネル５のターボコーデック５０は、データ記録再生時に、ＲＳＣ系列に対してトレリスを利用した復号化処理を終了させるための必要最小限の終端ビット列を付加し、またＡＰＰ復号化系列から当該終端ビットを削除する終端ビット処理機能を有する。 - 特許庁

The hard disk data protection device includes: a first generation module provided with only command code and for generating a hard disk attribute setting command for setting read/write attributes of a hard disk storage area; and a transmission module for transmitting the hard disk attribute setting command.例文帳に追加

本発明におけるハードディスクデータ保護装置は、唯一のコマンドコードを備え、ハードディスク記憶領域のリード・ライト属性を設定するためのハードディスク属性設定コマンドを生成するための第一生成モジュールと、上記ハードディスク属性設定コマンドを送信するための送信モジュールとを含む。 - 特許庁

This optical information recording medium is provided with a transparent substrate 1 for light to read or write information, the particulates 2 each corresponding to one piece of bit information are arrayed on the substrate and a distance between the substrate 1 and the particulates 2 is the wavelength of the light or shorter.例文帳に追加

本発明の光情報記録媒体は、情報の読み出し又は書き込みを行う光に対して透明な基１板を有し、一粒子が一ビット情報に対応する微粒子２が基板上に配列され、基板１と微粒子２との距離が光の波長以下である。 - 特許庁

To provide a current sampling circuit which is not affected by variations in a drain voltage of a current output MOS transistor during write and read or dispersion in characteristics of loads and furthermore which is not affected even in a wide output current range.例文帳に追加

書き込み時と読み出し時における電流出力用MOSトランジスタのドレイン電圧の変動や、負荷の特性のばらつきによる影響を受けることがなく、しかも、出力電流範囲に幅がある場合においてもその影響を受けることがない電流サンプリング回路を提供する。 - 特許庁

If an undelivered content ID is registered in an IC tag 6 detected by any information reading/writing device 2, the information read/write device 2 writes content corresponding to the undelivered content ID to the IC tag 6 and then deletes the undelivered content ID.例文帳に追加

さらに、いずれかの情報読書き装置２が検出したＩＣタグ６に未配信コンテンツＩＤが登録されているならば、当該情報読書き装置２により未配信コンテンツＩＤに対応するコンテンツをＩＣタグ６に書込み、その後、この未配信コンテンツＩＤを削除する。 - 特許庁

The read/write control circuit 6 receiving the trigger from the coincidence comparing circuit 5 writes the quality judgment result judged by a judging circuit 2 at the address in the memory specified by an address pointer 7 together with the address and data for the device 20 under test.例文帳に追加

そして、一致比較回路５より上記トリガが入力されたリード／ライト制御回路６は、判定回路２にて判定された良否判定結果を、前記被試験デバイス２０に対するアドレスおよびデータとともに、アドレスポインタ７に指定されるメモリ４内のアドレスに書き込む。 - 特許庁

This circuit includes a register for storing a semaphore address and a semaphore control circuit for asserting a control signal in accordance with read access of a processor to the semaphore access stored by the register and also negates the control signal in accordance with write access of the processor to the semaphore address stored by the register.例文帳に追加

セマフォアドレスを格納するレジスタと、該レジスタが格納する該セマフォアドレスに対するプロセッサのリードアクセスに応じて制御信号をアサートすると共に、該レジスタが格納する該セマフォアドレスに対する該プロセッサのライトアクセスに応じて該制御信号をネゲートするセマフォ制御回路を含む。 - 特許庁

To enable a single X-Y address input to perform both burst read access and burst write access, and also to simultaneously perform the input and output of data having the same X-Y address, in a memory apparatus used for digital processing of moving images.例文帳に追加

動画のディジタル処理に用いられるメモリ装置において、単一のＸ−Ｙアドレス入力で、バースト読み出しアクセス及び書き込みアクセスの双方を行うことができるようし、また同じＸ−Ｙアドレスを有するデータの入力及び出力を同時に行えるようにする。 - 特許庁

The storage medium processing method and its device to execute read processing and write processing for the storage medium are constituted with a compressed storage means, to store a file required for the processing as a compressed file and a decompression means to decompress the compressed file to execute the processings.例文帳に追加

記憶媒体の読込処理又は／及び書込処理を実行する記憶媒体処理方法又はその装置に対して、処理に必要なファイルを圧縮ファイルとして記憶可能な圧縮記憶手段と、該圧縮ファイルを前記処理の実行が可能に解凍する解凍手段とを備えた。 - 特許庁

The semiconductor memory having an input buffer (202) which performs buffering by inputting write data from the outside, and control circuits (501 to 506) which disable the input buffer during reading operation, and enable the input buffer when read data mask signals are inputted thereafter, is provided.例文帳に追加

ライトデータを外部から入力してバッファリングするための入力バッファ（２０２）と、リード動作中は入力バッファを非活性状態にし、その後にリードデータマスク信号が入力されると入力バッファを活性状態にする制御回路（５０１〜５０６）とを有する半導体記憶装置が提供される。 - 特許庁

The serial communication controller for performing read/write access to a plurality of registers on the basis of an address to be applied from a host is provided with a batch processing circuit for simultaneously performing access to the plurality of registers on the basis of the address assigned from the host.例文帳に追加

ホストから与えられるアドレスに基づいて、複数台のレジスタに対してリード／ライト・アクセスを行うシリアル通信コントローラにおいて、前記ホストから与えられたアドレスに基づいて、複数の前記レジスタを同時にアクセスする一括処理回路を備えたことを特徴とするシリアル通信コントローラ。 - 特許庁