「array operation」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a method for producing one wide-angle image combining a plurality of images, an image calibration method of a wide-angle sensor array module, an operation method and application.例文帳に追加

複数のイメージを組み合わせて１つの広角イメージを作成する方法、広角センサーアレイモジュールのイメージキャリブレーション方法、動作方法、及びアプリケーション提供する。 - 特許庁

According to one embodiment, a semiconductor storage device is provided, which has a memory cell array, a storing part, a selecting part, a start processing part and an operation control part.例文帳に追加

１つの実施形態によれば、メモリセルアレイと記憶部と選択部と起動処理部と動作制御部とを有することを特徴とする半導体記憶装置が提供される。 - 特許庁

This device is provided with a low potential supply circuit SUPG shifting a power source potential or a ground potential of a memory cell array MARY1 in a static operation mode such as a read-write mode or the like.例文帳に追加

リード・ライトモードなどの静的動作モードにおいてメモリセルアレイＭＡＲＹ１の電源電位または接地電位をシフトさせる低電位供給回路ＳＵＰＧを備える。 - 特許庁

The accumulation-proof flushing operation is performed by discharging ink while moving a nozzle array N7 to each accumulated ink deposited on an absorber 45.例文帳に追加

堆積防止フラッシング操作では、吸収体４５上に堆積した各堆積インクに対して、ノズル列Ｎ７を移動させながらインクを吐出させることで実行される。 - 特許庁

Thus, defective regions 10, 11, 12, and 13 of arbitrary numbers wherein its array and weighing are arbitrarily selected are generated at a single particle-irradiation operation.例文帳に追加

それによって、単一の粒子照射操作で、その配列及びウェート付けが任意に選択できる任意の数の欠陥領域（１０，１１，１２，１３）を生成することが可能である。 - 特許庁

To provide a nonvolatile memory array which can implement high cell density and higher operation speed caused by lower bit line resistance, and is hardly influenced by disturbance to a stored content at reading and writing.例文帳に追加

高セル密度化と、ビットラインの低抵抗化による高速化が両立し、読み出し、書き込み時の記憶内容への擾乱を受けにくい不揮発性メモリアレイを提供する。 - 特許庁

This memory is provided with monitor terminals for test 1, 2, 3, 4 connecting directly output signals of a plurality of sense amplifiers 7 performing read operation of each memory array 8 to a test circuit 16.例文帳に追加

各メモリアレー８の読み出し動作を行う複数のセンスアンプ７の出力信号を直接検査回路１６へ接続する検査用モニター端子１、２、３、４を設ける。 - 特許庁

Since the different row addresses are assigned for every function of the operation setting information, stress is not applied to the cell array 4 for a CAM of a unselected function at programming.例文帳に追加

動作設定情報の機能毎に異なるローアドレスを割り付けるので、プログラム時に、選択されていない機能のＣＡＭ用セルアレイ４にストレスを与えることがない。 - 特許庁

To provide a high level synthesizer or the like which facilitates memory sharing by revising mounting of a memory to an array variable part corresponding to a memory of an operation level circuit.例文帳に追加

動作レベル回路のメモリに該当する配列変数部分に対してどのように実装するかでメモリの共有化を容易にする高位合成装置等を提供すること。 - 特許庁

To provide a semiconductor memory which can be easily adapted to change in bank structure and array structure, and can perform high-speed and stable operation with low current consumption.例文帳に追加

バンク構成およびアレイ構成の変更に容易に対応することができかつ低消費電流で安定に高速動作する半導体記憶装置を提供する。 - 特許庁

The maintenance control block 212 executes a reading/writing operation when the CAM array 210 reads or writes a specified data through a third port 264.例文帳に追加

メンテナンス制御ブロック２１２は、第３のポート２６４を経て、指定されたデータをＣＡＭアレイ２１０で読み出しまたは書き込みすることによって読み出し／書き込み動作を実行する。 - 特許庁

While the data is output in such a manner, a next reading operation may be started by precharging the potential of the bit line BL2 of the top block array.例文帳に追加

このようにしてデータを出力している間に、トップアレイブロックのビット線ＢＬ２の電位のプリジャージを行って、次の読み出し動作を開始することも可能である。 - 特許庁

When the address during the read operation is matched with the stored address of address FIFO, the data of memory cell array is not outputted and the stored write data of the data FIFO is outputted.例文帳に追加

そして、読出動作中のアドレスがアドレスFIFOの貯蔵アドレスと一致する場合には、メモリセルアレーのデータを出力せずにデータFIFOの貯蔵書込データを出力する。 - 特許庁

In this gate array, a logic cell that configures a logical operation circuit and a program setting light receiving element for setting an arithmetic program to this logic cell are mounted on a planar chip.例文帳に追加

論理演算回路を構成するロジックセルと、このロジックセルに演算プログラムを設定するプログラム設定用受光素子とを平面状のチップ上に搭載したゲートアレイ。 - 特許庁

The lens holder 5 has an operating part 8 consisting of a screw to make an adjusting operation of the interval between the light-emitting part 2 and the lens array 4 and to fix the lens holder 5 to the case 6.例文帳に追加

レンズホルダ５は、発光部２とレンズアレイ４との間隔を調整操作するため、及びレンズホルダ５を筐体６に固定するためのネジから成る操作部８を有する。 - 特許庁

In a main arithmetic circuit 20 for executing a parallel arithmetic operation in a parallel arithmetic processing device, a DRAM cell array 30 having a dynamic memory cell, DRAM cell is arranged for storing data.例文帳に追加

並列演算を実行する主演算回路（２０）において、データを記憶するために、ダイナミック型メモリセル（ＤＲＡＭセル）を有するＤＲＡＭセルアレイ（３０）を配置する。 - 特許庁

The control signal C1 is outputted from the section 5 and the section 4 outputs the second signal S2 to a memory cell array 3, whereby the second operation is performed.例文帳に追加

モード制御部５からは制御信号Ｃ１が出力され、信号出力部４が第２信号Ｓ２を記憶セルアレイ３に出力して第２動作が行なわれる。 - 特許庁

To provide a semiconductor storage device and its control method which enable realization of approval or rejection control in access operation for each block of a memory cell array with compact circuitry.例文帳に追加

メモリセルアレイのブロック毎にアクセス動作の許否制御をコンパクトな回路構成で実現することができる半導体記憶装置及びその制御方法を提供すること - 特許庁

To provide an integrated circuit apparatus including a memory cell array block in which power consumption at the time of erasing operation can be lightened, and memory resources can be utilized effectively.例文帳に追加

消去動作時の消費電力を軽減することができ、かつ、メモリ資源を有効に活用することが可能なメモリセルアレイブロックを含んだ集積回路装置を提供する。 - 特許庁

When an operation mode specification signal specifies a refresh mode, a refresh region specification address specifying a region to be refreshed in a memory array is stored in an address register (87).例文帳に追加

動作モード指示信号がリフレッシュモードを指定するときにメモリアレイのリフレッシュを行なう領域を指定するリフレッシュ領域指定アドレスをアドレスレジスタ（８７）に格納する。 - 特許庁

A lower-limit stopper 5 is an operation restricting member which extends in the array direction of keys, stored in an extension restricting member 10, and disposed at a front portion 3d of a keyboard frame.例文帳に追加

下限ストッパ５は、鍵の配列方向に延在する動作規制部材であって、拡張規制部材１０に収容され、鍵盤フレームの前部３ｄに配置されている。 - 特許庁

The control system is able to efficiently control various aspects of the image array sensor such as windowing, mode of operation, sensitivity as well as other parameters in order to reduce the data throughput.例文帳に追加

制御システムはデータスループットを減小するため他のパラメータと同様のウィンドウ機能、動作モード、感度等の画像アレイセンサの各種特性を有効に制御することができる。 - 特許庁

For a gate array 42, logical constitution among gate circuits 42a is attained according to an FPGA data module stored in an FPGA data memory 41 and an arithmetic operation is performed in terms of the hardware.例文帳に追加

ゲートアレイ４２は、ＦＰＧＡデータメモリ４１に記憶されたＦＰＧＡデータモジュールに従ってゲート回路４２ａ間の論理構成がなされ、ハードウェア的に演算を行う。 - 特許庁

This cause an application of high power, via a sense line (302, 303), to an addressed bit (320) in the memory array (325) and causes write operation to be applied to the addressed bit.例文帳に追加

これにより、メモリアレイ(325)のアドレス指定されたビット(320)にセンス線(302,303)を介して大電力が印加され、そのアドレス指定されたビットに対して書き込み操作が行われる。 - 特許庁

The medium detection switch also controls the feed operation of the medium, and the edges of the printing medium can be set to the detection visual field of the linear array optical detector.例文帳に追加

媒体検出スイッチはあまた、媒体の送り出し操作を制御し、線形アレイ光学検出器の検出視野にプリント媒体の縁を設定することができる。 - 特許庁

To provide a key backlight control method and a control circuit capable of reducing electric power consumption for a key array by lighting up keys objective of key operation only.例文帳に追加

キー操作の対象となるキーのみを照明し、キー配列部における消費電力を削減できるようにしたキーバックライト制御方法及び制御回路を提供する。 - 特許庁

To provide a semiconductor memory apparatus in which erroneous sensing caused by offset of a sense amplifier can be prevented when operation of a N channel preferential sensing system is performed using a low array voltage.例文帳に追加

低いアレイ電圧を用いてＮチャネル先行センス方式の動作を行う場合、センスアンプのオフセットに起因する誤センスを防止し得る半導体記憶装置を提供する。 - 特許庁

The word line decoder 103 changes the address of each memory cell constituting the memory cell array 101 by this information, and reverses a writing order at the time of writing operation.例文帳に追加

ワード線デコーダ１０３はこの情報によってメモリセルアレイ１０１を構成する各メモリセルのアドレスを変更し、書き込み動作時の書き込み順を反転させることができる。 - 特許庁

A read operation can be performed on the synchronous memory device 300 while the write data is transferred from the write latch 304 to the memory cells of the memory array 310.例文帳に追加

書き込みデータが書き込みラッチ３０４からメモリアレイ３１０のメモリセルに転送されている間にシンクロナスメモリ３００に対する読み出し処理を実行することができる。 - 特許庁

The DPLA (Dynamic Programmable Logic Array) uses enable devices, each of which outputs the result of an OR operation to each output line eliminating the clock signal within the OR plane.例文帳に追加

本発明のＤＰＬＡ（Ｄｙｎａｍｉｃ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ）はＯＲプレーン内のクロック信号を除去して各出力ラインにＯＲ演算の結果を提供するイネーブル装置が使用される。 - 特許庁

To provide a semiconductor device that prevents a precharge speed from decreasing owing to a wiring layout when a memory cell array having a hierarchical bit line configuration is in precharge operation.例文帳に追加

ビット線構成が階層化されたメモリセルアレイのプリチャージ動作時に配線レイアウトに起因するプリチャージ速度の低下を防止可能な半導体装置を提供する。 - 特許庁

To provide a method for setting a threshold voltage for a reference cell in a core array, for the optimum readout allowance and for performing the best memory operation.例文帳に追加

本発明は、最適な読み出しマージン及び最良のメモリ動作を行うための、コアアレイ内の基準セルの電圧閾値を設定する手法を提供することを目的とする。 - 特許庁

A light emitting part 10 is provided with: LED arrays 21 to 26 which make the blades 11 perform color development; and an LED array 27 for making an operation display part 12 perform color development, the operation display part 12 being positioned at the upper part of the display unit 3a in the main body of the ticket issuing machine 1.例文帳に追加

発光部１０は、ブレード１１を発色させるＬＥＤアレイ２１〜２６と、券売機１本体における表示器３ａの上方に位置する稼働表示部１２を発色させるＬＥＤアレイ２７と、を有している。 - 特許庁

To provide a discharge circuit of nonvolatile semiconductor memory, which can shorten discharge time to prevent excess and latch up of withstand pressure by a constant current circuit which simultaneously discharges each terminal of a memory array with discharge operation after erase operation.例文帳に追加

消去動作後の放電動作で、メモリアレイの各端子を同時に放電する定電流回路により、放電時間を短縮し、耐圧のオーバーおよびラッチアップが防止できる不揮発性半導体メモリの放電回路を提供する。 - 特許庁

To provide a virtual tape device for efficiently reducing power consumption by performing switching control of ON/OFF of power supply to each physical disk in a disk array at proper time, and an operation control method and an operation control program thereof.例文帳に追加

ディスクアレイにおける各物理ディスクの電源のオン／オフを適正なタイミングで切替制御して、消費電力を効率的に削減できる仮想テープ装置及びその動作制御方法，動作制御用プログラムを提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device in which increasing erasing operation speed can be achieved by optimizing erasing operation in memory array constitution in which a plurality of pages are connected respectively to respective word lines of a plurality of word lines.例文帳に追加

複数のワード線の各ワード線に複数のページが対応して接続されるメモリアレイ構成での消去動作の最適化を図り、また消去動作の高速化を実現できる不揮発性半導体記憶装置を提供する。 - 特許庁

To realize a DRAM which is provided with a plurality of discrete operation circuits performing an access operation to a memory cell array in accordance with the detected transition of an input signal and which prevents a critical malfunction from occurring even though a glitch takes place in the input signal.例文帳に追加

入力信号の遷移の検出に応じてメモリセルアレイへのアクセス動作を行う複数の個別動作回路とを備え、入力信号にグリッチが発生しても致命的な誤動作が発生しないＤＲＡＭの実現。 - 特許庁

Data transfer is executed by the one bit unit or by the two or more bit units between the DRAM cell array 30 and an arithmetic circuit 32 in which arithmetic elements are arranged according to the pairs of the prescribed number of bit lines of the DRAM cell array, and an arithmetic operation corresponding to an instruction is executed in the arithmetic element.例文帳に追加

ＤＲＡＭセルアレイの所定数のビット線対に対応して演算エレメントが配置された演算回路（３２）との間で１ビット単位または複数ビット単位でデータ転送を実行し、演算エレメント内で命令に応じた演算を実行する。 - 特許庁

This method comprises a step for accepting an operation input defining a plurality of setting information associated with a disk array device as a command in a batch, a step for storing the defined setting information as a file, and a step for transmitting the file to the disk array device.例文帳に追加

ディスクアレイ装置に関する多数の設定情報をコマンドとして一括して定義する操作入力を受け付けるステップと、前記定義された設定情報をファイルとして記憶するステップと、前記ファイルを前記ディスクアレイ装置に送信するステップとを備える。 - 特許庁

At the time of reading, the circuit 7 detects the size of compressed data stored in the array 2 based on the compression information and the circuit 6 and the array 2 are driven only for a period necessary for reading operation to read out the compressed data to the outside.例文帳に追加

データサイズ検出回路７は読出し時に圧縮情報を基にメモリセルアレイ２に保存されている圧縮データの大きさを検出し、読出し動作に必要な期間だけデータ入出力回路６及びメモリセルアレイ２を動作させて外部に圧縮データを読出す。 - 特許庁

The disk array system 103 connected to a master apparatus 101 determines a system operation state of the master apparatus 101 by performing monitor and control of a communication state of the disk array system 103 with an OS driver which resides in a system memory of the master apparatus 101.例文帳に追加

上位装置１０１に接続されたディスクアレイシステム１０３は、上位装置１０１のシステムメモリに常駐しているディスクアレイシステム１０３のＯＳドライバとの疎通状態の監視制御を行うことで、上位装置１０１のシステム動作状態を判断する。 - 特許庁

By this resistance control, the PMOS transistor 15m makes output from the memory cell array 16m as voltage and can input it to a sense amplifier circuit 18 so that degradation of threshold voltage difference of the memory cell of the memory cell array 16m due to repetition of rewriting operation is corrected.例文帳に追加

この抵抗制御により、ＰＭＯＳトランジスタ１５ｍは、書き換え動作の繰り返しによるメモリセルアレイ１６ｍのメモリセルの閾値電圧差の低下を補正するように、メモリセルアレイ１６ｍからの出力を電圧にして、センスアンプ回路１８に入力できる。 - 特許庁

Verified basic operating programs are stored in the first memory array block during the manufacturing process, and operation programs to be corrected or added are stored in the second memory array block after the manufacturing process to reduce the total time taken to store the programs and facilitate the correction and addition of the programs.例文帳に追加

検証された基本的な動作プログラムは製造工程中に第１群メモリに保存し、修正または追加される動作プログラムは製造工程後に第２群メモリに保存して、全体プログラム保存時間を減らし、プログラムの修正及び追加を容易にする。 - 特許庁

This device is constituted of a memory cell array, and a differential amplifier and a latch circuit in which for first waiting time operation, each of a pair of signal outputted from the memory cell array is latched an outputted responding to an enable-signal, for second waiting time operation, voltage difference of each of a pair of signal outputted from the memory cell array is amplified and outputted responding to an enable-signal.例文帳に追加

半導体メモリ装置及びそのデータ読出し方法であって、メモリセルアレイ、及び第１待ち時間動作の場合にはイネーブル信号に応答してメモリセルアレイから出力される信号対の各々をラッチして出力し、第２待ち時間動作の場合にはイネーブル信号に応答してメモリセルアレイから出力される信号対の各々の電圧差を増幅して出力するための差動増幅及びラッチ回路で構成されている。 - 特許庁

In this refresh control method of a graphics memory provided with a memory cell array 50 which is separated into a frame buffer area 40 performing a screen refresh operation and a DRAM refresh data storage area 42 performing a DRAM refresh operation, the memory array of the DRAM refresh data storage area 42 other than the frame buffer area 40 is refreshed in accordance with a DRAM refresh control signal REF.例文帳に追加

スクリーンリフレッシュ動作を行うフレームバッファ領域４０とDRAMリフレッシュ動作を行うDRAMリフレッシュデータ貯蔵領域４２に分離されたメモリセルアレイ５０を具備したグラフィックメモリ装置のリフレッシュ制御方法であって、DRAMリフレッシュ制御信号ＲＥＦに応じてフレームバッファ領域４０を除いたDRAMリフレッシュデータ貯蔵領域４２のメモリセルアレイをリフレッシュする。 - 特許庁