「array operation」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To exclusively drive a couple of LEDs and make larger a degree of freedom in layout of each configuration element while controlling reduction in operation characteristic as much as possible on the occasion of configurating the element with a gate array or the like.例文帳に追加

２つのＬＥＤを排他的に駆動できる上に、ゲートアレイなどで構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくする。 - 特許庁

To provide a microelectromechanical modulation device enabled to actively reduce the oscillation of a movable portion, to provide a microelectromechanical modulation device array, and to provide an image forming apparatus, and thereby to speed up a switching operation.例文帳に追加

可動部の振動をアクティブに減少させることのできる微小電気機械式変調素子及び微小電気機械式変調素子アレイ並びに画像形成装置を得、スイッチング動作の高速化を図る。 - 特許庁

Next, data is written in a memory array during second write-in operation by using a row enable signal and a write-in data signal (write-in driver 315) generated at a second phase (a second clock phase) of a clock signal.例文帳に追加

次いで、クロック信号の第２の位相（第２のクロック位相）において発生される行イネーブル信号及び書き込みデータ信号を用いて、データが第２の書き込み動作中にメモリアレイに書き込まれる。 - 特許庁

The personal digital assistant 1 is provided with: a display 4; a storage part 32 for storing a plurality of array tables for displaying the list of characters for every type of character; an operation part 17 for enabling a user to operate; and a control part 30 for making the display 4 display the array tables, and for controlling the input processing of characters.例文帳に追加

携帯情報端末１は、ディスプレイ４と、複数の文字種ごとに文字を一覧表示するための複数の配列表を記憶する記憶部３２と、ユーザが操作するための操作部１７と、ディスプレイに配列表を表示させ、文字の入力処理を制御するための制御部３０とを備える。 - 特許庁

The display device is constituted in such a manner that the operation of successively writing blanking data of lowering the luminance of a pixel array is repeated M times (M is a natural number smaller than N) into the pixel array every time the video data inputted by every one line in response to a horizontal synchronizing signal is successively written N times (N is a natural number of ≥2).例文帳に追加

水平同期信号に呼応して１ライン毎に表示装置に入力される映像データを表示装置の画素アレイに１ラインずつＮ回（Ｎは２以上の自然数）順次書き込む毎に画素アレイの輝度を下げるブランキング・データをＭ回（ＭはＮより小さい自然数）順次書き込む動作を繰り返す。 - 特許庁

In the semiconductor memory device composed of a memory cell array including a plurality of regular memory cells and a plurality of sense amplifier circuits, the memory cell array has regular memory cells MC to be used for write and read operation of desired data and a smoothing capacitor (specifically, dummy cells DMC to be used for smoothing capacitor) for reducing power source noise.例文帳に追加

複数の正規メモリセルを含むメモリセルアレイと複数のセンスアンプ回路からなる半導体記憶装置において、メモリセルアレイには、所望のデータの書込み及び読出し動作に利用する正規メモリセルＭＣと、電源ノイズを低減するための平滑容量（具体的には平滑容量に利用するダミーセルＤＭＣ）を有する。 - 特許庁

Each small heat exchanger 20, 22, 24 for cooling has the pedestal array 34, and at least one structural member 36 provided in the pedestal array 34 for inhibiting mode crossing within an operation range, inhibiting swelling of the panel, and/or connecting the passage wall to at least one outer diameter support structure.例文帳に追加

各冷却用小型熱交換器２０，２２，２４は、ペデスタル列３４と、運転範囲内におけるモード交差を阻止し、パネルの膨出を阻止し、および／または流路壁を少なくとも１つの外径支持構造に接続するために、ペデスタル列３４内に設けられた少なくとも１つの構造部材３６と、を有する。 - 特許庁

If a recovery request is given in such a manner that a user operates an operation panel 128, the microprocessor 125 reads RAID configuration information of a designated disk array 11-i from the recovery table 126a, returns the array 11-i to the state just before the blockage according to the information and overwrites the information on the current table 126b.例文帳に追加

ユーザが操作パネル１２８を操作することでリカバリ要求が与えられた場合、マイクロプロセッサ１２５はリカバリテーブル１２６ａから指定のディスクアレイ１１-iのＲＡＩＤ構成情報を読み出し、当該情報に従ってアレイ１１-iを閉塞直前の状態に戻し、当該情報をカレントテーブル１２６ｂに上書きする。 - 特許庁

The redundant memory cell array selection circuit 140 selects, during erasure operation, a redundant memory cell array according to a priority of a block unit obtained by dividing an erasure unit among a plurality of redundant memory cell arrays determined in the erasure unit on the basis of input address information and defective memory information.例文帳に追加

冗長メモリーセルアレイ選択回路１４０は、消去動作時において、入力アドレス情報と不良メモリー情報とに基づいて消去単位で決定される複数の冗長メモリーセルアレイの中から、消去単位を分割したブロック単位の優先順位に従って冗長メモリーセルアレイを選択する。 - 特許庁

To enable an array processor to operate good even when a plurality of operation states are set to a part of a plurality of contexts at the array processor in which many processor elements executing data processing corresponding to instruction codes set as data are arranged in matrix form and a state management part makes operation states of these many processor elements transit in order at every cycles by contexts consisting of instruction codes.例文帳に追加

データ設定される命令コードに対応してデータ処理を実行する多数のプロセッサエレメントが行列形状に配列されており、これら多数のプロセッサエレメントの動作状態を状態管理部が命令コードからなるコンテキストにより動作サイクルごとに順次遷移させるアレイ型プロセッサにおいて、複数のコンテキストの一部に複数の動作状態を設定しても良好に動作可能とする。 - 特許庁

A nonvolatile semiconductor memory device 10 comprises: a memory cell array 11 having multiple pages which are provided in a common semiconductor region and respectively including multiple electrically-rewritable memory cells; a control circuit 23 for applying erasing operation to a selected page; and a verification circuit 18 for determining whether or not the memory cell array 11 has an excessively-erased memory cell after the erasing operation.例文帳に追加

不揮発性半導体記憶装置１０は、共通の半導体領域に設けられた複数のページを有し、複数のページの各々は電気的に書き換え可能な複数のメモリセルを有する、メモリセルアレイ１１と、選択ページに対して消去動作を行う制御回路２３と、消去動作後に、メモリセルアレイ１１に対して消去し過ぎたメモリセルが存在するか否かを判定するベリファイ回路１８とを含む。 - 特許庁

This array type processor independently has a data bus part 102 which has an array of processors connected by a programmable switch and mainly performs operation and a state transition management part 101 which facilitates the actualization of a state transition means and performs control and then they are actualized by constitution specified corresponding to the purposes of the processes, so that both operation and control are efficiently mounted and processed.例文帳に追加

プロセッサをアレイ状に並べたものをプログラマブルなスイッチで接続した構成をとり演算を主体として行うデータパス部１０２と、状態遷移手段の実現を容易とした構成をとり制御を行う状態遷移管理部１０１と、の二つを独立して持つことで、それぞれを処理目的に応じて特化した構成で実現し、演算と制御との両者を効率良く実装及び処理する。 - 特許庁

The asynchronous FIFO 12 is provided between a decode stage for decoding the instruction code into at least one instruction by the sequence controller 20 and an execute stage for executing the decoded instruction by the operation array 21 and the asynchronous FIFO 12 executes control in such a way that the read timing and the execute timing of the decoded instruction are different from each other, and the decoded instruction is continuously executed by the operation array 21.例文帳に追加

非同期ＦＩＦＯ１２は、命令コードを少なくとも１つの命令にシーケンスコントローラ２０によりデコードするためのデコードステージと、デコードされた命令を演算アレイ２１により実行するための実行ステージとの間において、デコードされた命令の読み出しタイミングと実行タイミングとが互いに異なりかつデコードされた命令が演算アレイ２１において連続的に実行されるように制御する。 - 特許庁

With an image of array of operations keys being displayed, and if it is determined that half-depression or contact operation has been made with an operation key based on an input signal from the half-depression sensor or the touch sensor, a process is performed which changes display of an image corresponding to the operation key by a control part incorporated in the portable information terminal.例文帳に追加

操作キーの配列のイメージを表示し、半押しセンサまたはタッチセンサからの入力信号から操作キーに対して半押しまたは接触の操作が行われたことが判定された場合、その操作キーに対応するイメージの表示を変化させる処理が、携帯情報端末に内蔵された制御部によって実行される。 - 特許庁

To realize low consumption power and high speed operation by suitably controlling operation mode of a basic logic cell circuit of a field programmable gate array in accordance with operating condition of each of the basic logic cell circuits at the time of constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

A correction value operation unit 36 registers the difference as a correction value in a memory array 37 associatively with the rotational frequency before the variation and identification information for identifying an air capacity calculation module among 10-1 to 10-N which outputs an air capacity value that the rotational frequency operation unit 21 uses to calculate the rotational frequency.例文帳に追加

補正値演算部３６は、変化前の回転数と、回転数演算部２１が回転数の算出に用いた風量値を出力した風量算出モジュール１０−１〜１０−Ｎを識別する識別情報とに対応付けて、前記差分を補正値としてメモリアレイ３７に登録する。 - 特許庁

When a request to read the data (a) out is made in the head landing operation of, for example, the drive 1, the array controller 5 restores the data (a) by using the data (b) and (c) recorded in the drives 2 and 3 and the operation result recorded in the parity drive 4 and outputs the data to the requesting source without any delay.例文帳に追加

例えばドライブ１がヘッドランディングしている時にデータａの読み出し要求があった場合、アレイコントローラ５はドライブ２、３に記録されているデータｂ、ｃとパリティードライブ４に記録されている演算結果とからデータａを復元して、要求元に遅滞なく出力する。 - 特許庁

To enable high-speed operation in less circuit resources by employing a circuit configuration and a process system suitable for the function expansion of a FPGA (field programmable gate array) in an encryption circuit processing encryption algorithm by remainder operation, and moreover, to enhance versatility of the circuit.例文帳に追加

剰余演算を行って暗号アルゴリズムを処理する暗号処理回路において、ＦＰＧＡの機能拡張に適応した回路構成及び処理方式を採ることで、より少ない回路リソースでの高速動作を可能とし、さらに、回路の汎用性を高めることを目的とする。 - 特許庁

A disk array device is provided with a disk module group 16 for storing data, first to fourth memory modules 11 to 14 for temporarily storing data in operating the write or read operation of data in the disk module group, and a director module group 15 for controlling the write or read operation.例文帳に追加

ディスクアレイ装置は、データを蓄積するディスクモジュール群１６、ディスクモジュール群に対してデータの書き込み又は読み出し動作を行う際データを一旦蓄える第１乃至第４のメモリモジュール１１乃至１４、書き込み又は読み出し動作を制御するディレクタモジュール群１５を備えている。 - 特許庁

To solve the problem that when a personal computer etc., which employs keyboard input changes its input system to a touch panel system and thereby has a different character array and input operation, it is deniable that some users still prefer input operation by a familiar keyboard and have some hindrance in business.例文帳に追加

将来、キーボード入力によるパソコン等がタッチパネル式に移行し、それによって文字配列や入力操作が一変した場合、これまで使い慣れたキーボードによる入力操作を好む人がいることは否定出来ず、業務に支障が生じることも否定出来ない。 - 特許庁

To provide a controller for detecting a setting state of a programmable device such as an FPGA(Field Programmable Gate Array) that detects the configuration of the programmable device as a whole circuit so as to control the operation of the circuit thereby enhancing the surety of the circuit operation and minimizing wasteful works of a user.例文帳に追加

ＦＰＧＡ等のプログラマブルデバイスのコンフィグレーションを回路全体で検出して回路の動作を制御することにより回路の動作の確実性を向上させるとともに、ユーザの無駄な作業を極力減らすことができるプログラマブルデバイスの設定検出制御装置を提供する。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

The RFID reader 100 includes a gate frame 101 set on both sides of an entrance separated by a fixed space; an envelope-shaped reflecting plate 130 provided vertically inside the gate frame; an array antenna 150, arranged on the reflecting plate to receive tag information transmitted from an RFID tag 1; and an RFID reader unit 170, which controls the operation of the array antenna and converts the tag information received by the array antenna to tag data.例文帳に追加

リーダ機１００を、出入り口の両側に一定の距離をおいて設置されるゲートフレーム１０１、ゲートフレームの内側に垂設される包絡面形態の反射板１３０、反射板に配列されて、ＲＦＩＤタグ１から送出されるタグ情報を受信するアレイアンテナ１５０、及びアレイアンテナの動作を制御し、アレイアンテナに受信されたタグ情報をタグデータに変換するＲＦＩＤリーダ部１７０を含む構成とする。 - 特許庁

At an initial write-in operation, of which data are written into the main memory cell array 10, the first area SP1 is selected as the data writing end, and the reference cell 12 for main memory is selected as the reference data writing end.例文帳に追加

メインメモリセルアレイ１０にデータが書き込まれる初回の書込み動作時には、データ書込み先として第１領域ＳＰ１が選択され、リファレンスデータの書込み先としてメインメモリ用リファレンスセル１２が選択される。 - 特許庁

To enable data input or setting by a simple rolling operation with the fingertip, and to detect the angle of rotation in the case of rolling the device main body, by a change in the contact state of an inexpensive electrode array.例文帳に追加

指先による単純な転がし操作によってデータ入力や設定が可能であり、装置本体を転がしたとき回転角度を安価な電極配列の接触状態の変化によって検出すること。 - 特許庁

To provide a circuit composition for a searcher in order to make improvements of a path detection characteristic in a base band processing part of a receiver using an array antenna, realize stable operation of a system, and improve system capacity.例文帳に追加

アレーアンテナを用いた受信装置のベースバンド処理部におけるパス検出特性の改善を行って、システムの安定動作を実現しシステム容量改善を図るためのサーチャの回路構成を提供する。 - 特許庁

To provide a radar device of a phased array system having a multiple face structure, which is reliable enough to respond to malfunction of any of the radiation faces, and is multifunctional in its operation.例文帳に追加

多面構造を有するフェーズドアレイ方式のレーダ装置において、いずれかの放射面が故障した場合等にも対処可能な高信頼性や運用面における多機能性を備えたレーダ装置を提供する。 - 特許庁

A design apparatus for a semiconductor device includes an extraction-direction operation part 9 that operates an extraction direction of wirings connected to connecting pins on the basis of pin-assignment information of the connecting pins arranged in an array form.例文帳に追加

半導体装置の設計装置は、アレイ状に配置される接続ピンのピン割当て情報に基づいて、接続ピンに接続される配線の引出し方向を演算する引出し方向演算部９を備える。 - 特許庁

This disk array device has: a RAID controller constructing a RAID system, and controlling operation of a plurality of hard disks; and a management agent updating the firmware to an updated hard disk among the plurality of hard disks.例文帳に追加

ＲＡＩＤシステムを構築して、複数のハードディスクの動作を制御するＲＡＩＤコントローラと、前記複数のハードディスクのうちの被更新ハードディスクに対して、ファームウェアの更新を行う管理エージェントと、を具備する。 - 特許庁

To stabilize and compact the circuit operation of a semiconductor memory device, in which memory elements are arranged in the shape of an array such as a memory or the like and a multitude of transistors are arranged regularly around the memory elements.例文帳に追加

本発明の目的は、メモリ等の様にアレイ状に記憶素子が配置され、その周囲にトランジスタが規則的に多数配置された半導体記憶装置の回路動作の安定化およびコンパクト化を図ることである。 - 特許庁

To provide an array substrate for an in-plane switching mode liquid crystal display exhibiting improved display quality by allowing a repair pattern to act the same operation as a defective pixel under the repair pattern in a repairing step using the repair pattern.例文帳に追加

本発明の目的は、リペアパターンを利用したリペア工程で不良画素の下部に位置した画素と同一な動作をさせ表示品質が向上した横電界型の液晶表示装置用アレイ基板を提供する。 - 特許庁

This flash memory device includes a cell array including a plurality of word lines, and a voltage supplying and selecting portion for supplying at least two voltages different from each other to the plurality of word lines during the erasing operation.例文帳に追加

本発明のフラッシュメモリ装置は、複数のワードラインを有するセルアレイと、消去動作時に、前記複数のワードラインに少なくとも２個の互いに異なる電圧を提供する電圧供給及び選択部と、を備える。 - 特許庁

The information collecting unit 221 collects first apparatus information obtained through exposure operation by the exposure apparatus with respect to each of a plurality of first regions which constitute a first array defined on a substrate.例文帳に追加

情報収集部２２１は、基板の上に定義される第１配列を構成する複数の第１領域のそれぞれについて該露光装置の露光動作を通して得られた第１装置情報を収集する。 - 特許庁

To continue the operation of a system even in case a fault takes place in one data disk in a disk array including a plurality of data disks and a parity disk corresponding to them and also to prevent the decrease of its performance.例文帳に追加

複数のデータディスクとこれに対応するパリティディスクとを含むディスクアレイ中の１つのデータディスクに障害が発生した場合でもシステムの運用を続けることができ、然も性能の低下を防止できるようにする。 - 特許庁

The nonvolatile semiconductor memory system includes a memory chip 21 including a memory cell array formed by arraying electrically rewritable nonvolatile memory cells, and a memory controller 22 for controlling each operation in the nonvolatile memory.例文帳に追加

この不揮発性半導体記憶システムは、電気的に書き換え可能な不揮発性メモリセルを配列してなるメモリセルアレイを備えたメモリチップ２１と、不揮発性メモリでの各動作の制御を行うメモリコントローラ２２とを備えている。 - 特許庁

An analog/digital switching circuit outputs a video signal to a pixel array, as it is, when the video signal has analog value and to a circuit which performs digital operation, such as a latch circuit, when the video signal has digital value.例文帳に追加

アナログデジタル切り替え回路において、ビデオ信号がアナログ値の場合は、そのまま画素配列に信号を出力し、ビデオ信号がデジタル値の場合は、ラッチ回路などのデジタル動作をする回路に出力する。 - 特許庁

Pitch of the dot arrays 103 in the main scanning direction is set such that the nozzles 101 arranged in the main scanning direction of the matrix head 102 perform ejecting operation at a different timing when dots of the dot array 103 are formed.例文帳に追加

そして、ドットアレイ１０３の主走査方向のピッチを、ドットアレイ１０３のドットを形成する際、マトリクスヘッド１０２の主走査方向に配されたノズル１０１が異なるタイミングで吐出動作を行うようなピッチとする。 - 特許庁

To provide a semiconductor memory that optimum burn-in operation is performed to realize shortening of a process burn-in time and a selection test time by providing plural test modes improving access duty for a memory array system.例文帳に追加

メモリアレイ系へのアクセスデューティを上げるテストモードを複数搭載することで、最適なバーンインオペレーションを行い、工程バーンイン時間の短縮、選別試験時間の短縮を実現できる半導体記憶装置を提供する。 - 特許庁

Each set of writeback data preferably comprises a plurality of contiguous data blocks, and are preferably written (flushed) to the storage in conjunction with the operation of a separate access command within a selected proximity range of the data with respect to the storage array.例文帳に追加

好ましくは、各ライトバックデータは複数の隣接データブロックを含み、好ましくは記憶アレイに関してデータの選択された近接範囲内の別個のアクセスコマンドの操作と共に記憶装置に書き込まれる（フラッシュされる）。 - 特許庁

For example, at the time of erasure operation, erasure voltage from a boosting circuit is applied respectively to all word lines WL0-WL31 of a memory cell array, selecting gate lines SSL, GSL, and a (p) type well 12.例文帳に追加

たとえば、消去動作時には、メモリセルアレイの全ワード線ＷＬ０〜ＷＬ３１、選択ゲート線ＳＳＬ，ＧＳＬおよびｐ型ウェル１２に、それぞれ、昇圧回路からの消去電圧Ｖｅｒａを印加する。 - 特許庁

Two types of prize winning combinations with a smaller number of tokens to be putout array figures at positions that allows the mutual retraction of no figure thereby making winning odds common to chance odds when the stop operation is detected at a timing of making the individual winning combinations fail to win.例文帳に追加

払出数が低い２種類の入賞役を互いに引き込めない位置に図柄を配列し、各々の入賞役を取りこぼすタイミングで停止操作が検出されたときの出目をチャンス目と共通にする。 - 特許庁

Therefore, in a memory array configuration in which a bit line is formed on the side of the lower diffusion layers 108, a reduction in bit line resistance can reduce power consumption, and also can achieve high-speed operation.例文帳に追加

したがって、下部拡散層１０８側をビット線としたメモリセルアレイを構成した場合、ビット線抵抗の低減によって消費電力を低減することができるとともに、高速動作を行うことが可能となる。 - 特許庁

An operation part 1 computes the directivity to a communication partner for every pattern of combination of antennas which constitutes an antenna array, and also compares the directivity for every pattern and selects a pattern used for communication with the communication partner.例文帳に追加

演算部１は、アンテナアレイを構成するアンテナの組合せのパターン毎に、通信相手に対する指向性を算出すると共に、パターン毎の指向性を比較し、通信相手との通信に用いるパターンを選択する。 - 特許庁

To improve accuracy of prototyping verification using an FPGA (Field Programmable Logic Array) by creating a state wherein an indefinite value is substituted in a flip-flop to allow reset operation verification in prototyping verification using the FPGA.例文帳に追加

ＦＰＧＡを用いたプロトタイピング検証において、フリップフロップに不定値が代入されている状態を作り出すことでリセット動作検証を可能にし、ＦＰＧＡを用いたプロトタイピング検証の精度を向上させる。 - 特許庁

A row of normal cell array block BLK1 to BLK 16 is selected by 13-bit row address RA1 to RA13 corresponding to respective refresh cycles of 8K cycle, and refresh operation of the selected row is carried out sequentially.例文帳に追加

ノーマルセルアレイブロックＢＬＫ１〜ＢＬＫ１６はそれぞれ８Ｋサイクルのリフレッシュ周期に対応する１３ビットのロウアドレスＲＡ１〜ＲＡ１３により行選択がなされ、選択された行のリフレッシュ動作が順次行われる。 - 特許庁