「array operation」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

A memory device is such of a constitution that the device is provided with an array of resistive memory cells, including multi-bit storage, a counter having an increment step based on ambient temperature during operation, and a refresh circuit refreshing the memory cell, in response to the counter exceeding the preset value, and damages to storage data can be prevented.例文帳に追加

メモリ装置は、マルチビット記憶を含む抵抗メモリセルのアレイと、動作時の周囲温度に基づいた増加幅を有するカウンタと、上記カウンタが予め定められた値を超えたことに応じて、上記メモリセルをリフレッシュする回路とを備え、記憶データの破損を回避できる構成としている。 - 特許庁

A plurality of lower-limit stoppers 5_1 to 5_3 are long-sized operation restricting members which are disposed on the top surfaces of a horizontal portion 3a of a keyboard frame and extend in the array direction of a plurality of white key body portions 1 and a plurality of black key body portions 2, and arrayed successively along the length of the keys.例文帳に追加

複数の下限ストッパ５_1〜５_3は、鍵盤フレームの水平部３ａの上面に配置され、複数の白鍵本体部１及び複数の黒鍵本体部２に関し、その配列方向に延在する長尺の動作規制部材であって、鍵の長手方向に並設されている。 - 特許庁

The operation of the memory array is thereby programmed by a method for injecting holes generated by the avalanche phenomenon into multi-dielectric layers of respective memory cells and performed by a method for injecting electrons existing in channels through F-N tunneling into the multi-dielectric layers of respective cells at the time of erasing.例文帳に追加

従って、メモリアレイの動作は、前記アバランシュ現象により生成されたホールを各メモリセルの多重誘電層に注入させる方式でプログラムし、イレース時にはＦ−Ｎトンネルリングによりチャンネルにある電子を前記各セルの多重誘電層に注入させる方式で行うことになる。 - 特許庁

A nonvolatile semiconductor memory 100 is provided with multiple write-in pipe lines 110-1 to 110-N respectively having a memory array, a timing circuit 140 successively starting write-in operation in these pipe lines and a shared charge pump and voltage adjustment circuit 150 operating the circuits by a programmed memory cell.例文帳に追加

不揮発半導体メモリが、それぞれがメモリアレイを有する多重書込みパイプラインと、前記パイプラインにおいて書込み動作を逐次開始するタイミング回路と、プログラムされたメモリセルによって回路を作動させる共有された電荷ポンプ及び電圧調節回路とを有する。 - 特許庁

A semiconductor memory device comprises: a memory cell array in which a plurality of memory cells are arranged in a matrix shape; a decoder selecting a memory cell to perform operation from among the plurality of memory cells depending on a control signal; and a control circuit selecting whether to output the control signal to the decoder.例文帳に追加

半導体記憶装置に、複数のメモリセルがマトリクス状に配設されたメモリセルアレイと、制御信号に応じて、複数のメモリセルの中から動作を行うメモリセルを選択するデコーダと、デコーダに対して制御信号を出力するか否かを選択する制御回路と、を設ける。 - 特許庁

Profile information on the equipment which receives the services is sent to the service provider side and according to the profile information (terminal type, key array, etc.), authentication information is generated which consists of characters and symbols easily inputted through the equipment to facilitate the operation for inputting authentication information.例文帳に追加

サービス提供を受ける機器のプロファイル情報をサービスプロバイダ側に送り、このプロファイル情報（端末型格、キー配列など）に基づき、この機器からの入力操作の容易な文字、記号から構成した認証情報を生成して、認証情報入力時の操作の容易化を図る。 - 特許庁

To provide a spectral measurement array, a spectral image measurement device provided with the same, and a spectral image measurement method provided with a spectral element, capable of simultaneously observing temporal change and the spatial change of the spectrum, capable of separation of light by a pixel unit, and capable of high-speed operation with a small/simple structure.例文帳に追加

画素単位での分光が可能になるとともに、小型・簡素な構造で高速の作動が可能となり、スペクトルの時間的変化と空間的な変化とを同時に観測可能な分光素子アレイ及びこれを備えた分光画像測定装置並びに分光画像測定方法を得る。 - 特許庁

A nonvolatile semiconductor storage device relating to one embodiment includes a memory cell array provided with a plurality of memory cells, and a control circuit for applying read-out voltage to a selected memory cell and also applying read-out pass voltage to a non-selected memory cell to execute read-out operation.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを備えたメモリセルアレイと、選択メモリセルに読み出し電圧を印加するとともに、非選択メモリセルに読み出しパス電圧を印加して読み出し動作を実行する制御回路とを備える。 - 特許庁

In a calibration operation, the azimuth of the radio transmitter measured by a laser radar 5 and the parameter equivalent to the array response vector output from the antenna 21 are written in a parameter storage part so as to be associated with each other in such a status that the antenna 21 is put in a specific positional relation with the radio wave transmitter.例文帳に追加

キャリブレーション動作では、アンテナ２１が電波発信器に対して規定の位置関係である状態で、レーザレーダ５により実測した電波発信器の方位とアンテナ２１から出力されているアレイ応答ベクトルに相当するパラメータとを対応付けてパラメータ格納部に書き込む。 - 特許庁

A reel symbol array capable of avoiding a stop pattern form displayed when the reels are stopped being the arrangement of winning patterns corresponding to the plurality of winning kinds in the case that the stop operation is performed in a range capable of drawing patterns corresponding to the winning kind won by internal drawing is applied.例文帳に追加

内部抽選にて当選した当選種類に対応した図柄を引き込み可能な範囲で停止操作が行なわれた場合、リール停止時に表示される停止図柄態様が複数の当選種類に対応した当選図柄の揃いとなることを回避できるリール図柄配列を適用する。 - 特許庁

In a magnetic memory device having a memory cell array 2 provided with a plurality of memory cells 60 having a magneto resistive element 61, the device is provided with a refresh control section reading information stored in the memory cell and performing refresh operation rewriting the information immediately after the information is read out.例文帳に追加

磁気抵抗効果素子６１を有する記憶セル６０を複数個備えた記憶セルアレイ２を有する磁気記憶装置において、記憶セルに格納された情報を読み出し、この読み出した情報をその直後に再書き込みするリフレッシュ動作を行うリフレッシュ制御部を備えている。 - 特許庁

To realize an adaptive array antenna system that can efficiently eliminate interference waves without the need for an arithmetic operation in proportion to the number of the interference waves even under an environment where the power of the interference waves is stronger than that of a desired wave and a plurality of the interference waves are arriving.例文帳に追加

本発明は干渉波の電力が所望波よりも大きくしかも干渉波が複数到来する環境下においても、干渉波の数に比例した演算を行うことなく効率的に干渉波を除去することが可能な適応アレーアンテナ装置を実現することを目的とする。 - 特許庁

The failures of all light sources within the laser diode array are detected in image writing operation by successively performing light emission while switching the light source to be detected for failures one by one between scanning after generating a synchronous detection signal, and performing failure detection of the light source by a synchronous detection signal generation means.例文帳に追加

同期検出信号生成後に、故障検出を行う光源を走査間で一つずつ順次切り換えて発光し、同期検出信号生成手段にて、光源の故障検出を行うことで、画像書き込み動作時にレーザダイオードアレイ内の全光源の故障を検出する。 - 特許庁

A plurality of light emitting diodes are arranged in a two dimensional array on a single substrate as a unit, and voltage between the opposite ends of the light emitting diode formed on the substrate is raised by connecting unit chips in series to assure the use of high operation voltage and improve light emission brightness.例文帳に追加

同一基板上に複数の発光ダイオードをユニットとして二次元アレイ状に配列し、各ユニットチップを直列に接続することにより、該基板上に形成した発光ダイオード両端の電圧を高くして高い動作電圧の使用を可能とし、且つ発光輝度を向上する。 - 特許庁

The semiconductor memory device is provided with a memory cell array 123 including a plurality of memory cells, an AL setting register 132 specifying timing from supply of an operation start command to supply of a column command, and timing adjusting circuits 124, 125 delaying a column address in accordance with a setting value of the AL setting register 123.例文帳に追加

複数のメモリセルを含むメモリセルアレイ１２３と、動作開始コマンドの投入からカラムコマンドの投入までのタイミングを指定するＡＬ設定レジスタ１３２と、ＡＬ設定レジスタ１２３の設定値に応じて列アドレスを遅延させるタイミング調整回路１２４，１２５とを備える。 - 特許庁

In another method, bit line capacity is made approximately twice as much as capacity at the time of normal use and minute potential difference between a pair of bit lines is made approximately the same as that of a normal DRAM circuit having a single array by turning on all four bit line separating switches 23-26 and performing read-out operation.例文帳に追加

他の方法では、４つのビット線分離スイッチ２３〜２６を全てオンにして読み出し動作を行うことにより、ビット線容量を通常使用時の約２倍にしてビット線対間微小電位差を、シングルセルアレイを有する通常のＤＲＡＭ回路の場合と同程度にする。 - 特許庁

When the node A is at an H-level, it is in a second recording state, erase pulses are applied to the transistor 34, a threshold voltage is made low, the reference voltage Vrefsa is set at a first reference voltage Vrefsa 1, and, in addition, the erasing operation of a memory cell array is performed.例文帳に追加

そして、第２の記録状態に遷移する時は、第２の基準電圧を利用することにより、第１の記録状態にあった全てのセルトランジスタが、第２の基準電圧より低い閾値電圧となり、実質的に第２の基準電圧に対して消去動作が行われたことになる。 - 特許庁

The phase change memory apparatus is provided with a memory array provided with a plurality of phase change memory cells, word lines connected to respective phase change memory cells, a voltage of the word line connected to a selected phase change memory cells, at the time of read operation, is transitioned between at least two voltage stages having different voltage levels.例文帳に追加

相変化メモリ装置は、複数の相変化メモリセルを備えるメモリアレイと、それぞれの相変化メモリセルに接続されるワードラインと、を備え、読み出し動作時に、選択された相変化メモリセルに接続されたワードラインの電圧レベルは、相異なる少なくとも２段階の電圧レベルを有する。 - 特許庁

A drop forming function is positioned so as to correlate to the nozzle array, and a drop which moves along a diameter and has a first capacitor is formed in a first state and an operation for forming a drop which moves along the same diameter and has a second capacitor is possible in a second state.例文帳に追加

滴形成機能は、ノズル列に相関して位置しており、第一状態において径に沿って移動する第一容量を有する滴を形成し、第二状態において同一径に沿って移動する第二容量を有する滴を形成するために作動可能である。 - 特許庁

To provide a variable dielectric phase shifter, realizing a simple/low loss dielectric phase shifter which simultaneously gives appropriate phase differences to a plurality of power feeders of a phased array antenna and in which the works of the attachment/removal and exchange of parts are omitted in the operation of phase control.例文帳に追加

本発明の課題は、フェーズドアレーアンテナの複数の給電線路に同時に適切な位相差を与え、位相制御の操作に部品の着脱や交換の作業を省いた簡易・低損失な誘電体移相器を実現する可変型誘電体移相器を提供することにある。 - 特許庁

In a page copying operation, if the error detection circuit 11b detects an error in page data read out from a copy source Pa, the page data read out is transferred to the controller 12 and error-corrected in the ECC circuit 12a before being copied to a copy destination Pb of a memory cell array.例文帳に追加

ページコピー動作において、コピー元Ｐａより読み出したページデータの誤りが誤り検出回路１１ｂによって検出された場合には、その読み出したページデータをコントローラ１２に転送し、ＥＣＣ回路１２ａによる誤り訂正処理を行った後、メモリセルアレイのコピー先Ｐｂにコピーする。 - 特許庁

The control circuit 22 evaluates the output performance of the solar battery array 2 according to received solar radiation intensity Eo, cell operation temperature Tc, and short-circuit current Isc in a normal time, and measured output power maximum value Pa[max], maximum voltage value Va[max], and maximum current value Ia[max].例文帳に追加

制御回路２２において定格時の受光日射強度Ｅｏ、セル動作温度Ｔｃ、短絡電流Ｉscと計測した出力電力の最大値Ｐａ_[max] 、最大電圧値Ｖａ_[max] 、最大電流値Ｉａ_[max] によって太陽電池アレイ２の出力性能評価を行う。 - 特許庁

To provide a process for manufacturing a liquid ejection head in which durability against punching operation of interconnecting holes is enhanced and ejecting function of the liquid ejection head is also enhanced by arranging the end parts of an array of grooves entirely and linearly, and to provide a liquid ejection head obtained by that process.例文帳に追加

列設された溝状窪部の端部全域を直線的に揃えて、連通口の穴あけパンチの耐久性を向上し、しかも液体噴射ヘッドの噴射機能を向上させる液体噴射ヘッドの製造方法およびそれによって得られた液体噴射ヘッドを提供する。 - 特許庁

A level control signal /CS[0] is set to an H level in conjunction with a level control signal /CS[1] for setting the potential of power supply lines VM[0], VM[1] lower than power supply potential VDD, thus sharply reducing a gate leak current when a memory cell array 110A is at standby and in write operation.例文帳に追加

レベル制御信号／ＣＳ［０］，／ＣＳ［１］を共にＨレベルに設定して電源線ＶＭ［０］，ＶＭ［１］の電位を共に電源電位ＶＤＤより低くすることにより、メモリセルアレイ１１０Ａの待機時および書込み動作時におけるゲートリーク電流を大幅に低減することができる。 - 特許庁

When performing reading operation in which the bit lines of a memory cell array 100 are discharged by a bit line charge/discharge part 101, a counter performs counting of a count value representing a conducting period for a bit line potential to turn into a predetermined potential based on a result of the comparison by a comparator for comparing the bit line potential with a reference potential.例文帳に追加

ビット線充放電部１０１によりメモリセルアレイ１００のビット線の放電を行う読み出し動作時に、ビット線の電位と基準電位とを比較する比較器の比較結果に基づいて、カウンタは、ビット線の電位が所定の電位になる放電期間を表すカウント値を計数する。 - 特許庁

To provide an imaging element for supplying a read current to a pixel circuit to read an output potential, that suppresses variation in the operation of a read current source circuit provided to each array of the pixel circuit so as to reduce stripe noise from an imaged image.例文帳に追加

画素回路に読み出し電流を供給して出力電位を読み出す撮像素子において、画素回路のアレイ列毎に備えられる読み出し電流源回路の動作ばらつきを抑制し、撮像した画像から筋状ノイズを減少させる撮像素子を提供する。 - 特許庁

While a read-out command for designating a band BK0 is inputted externally and read-out operation is being performed to a data buffer 13a from a memory array 10a in the bank BK0, a read-out command for designating a bank BK1 can be inputted externally.例文帳に追加

バンクＢＫ０を指定した読み出しコマンドが外部から入力され、バンクＢＫ０においてメモリアレイ１０ａからデータバッファ１３ａへの読み出し動作を行っている間に、バンクＢＫ１を指定した読み出しコマンドを外部から入力することが可能であるものである。 - 特許庁

In response to a specific signal PRE supplied from the outside when a power source is applied, the control circuit 120 executes the automatic reading operation of data from the specific address (0-order address) of the nonvolatile memory array so that the automatic reading data from this specific address are output to the outside.例文帳に追加

電源投入時に外部から供給される特定信号ＰＲＥに応答して、制御回路１２０は不揮発性メモリアレイの特定のアドレス(アドレス０番地)からデータの自動読み出しの動作を実行して、この特定のアドレスからの自動読み出しデータを外部へ出力するようにした。 - 特許庁

To provide a liquid detergent that exhibits excellent deterging-removability of stains such as a development residue, is free from environmental problems and does not deteriorate even by an air shower operation without, a method for forming a colored image using the liquid detergent, a manufacturing method of a color filter, and a manufacturing method of an array substrate with a color filter.例文帳に追加

現像残渣等の汚れの洗浄除去性に優れ、環境問題が無く、空シャワー運転でも劣化しない洗浄処理液、該洗浄処理液を用いた着色画像の形成方法、カラーフィルターの製造方法、及び、カラーフィルター付きアレイ基板の製造方法を提供。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array in which electrically re-writable nonvolatile memory cells are arranged, a first register group 9-1 holding control data used for operation control, an adjusting data storing region storing adjusting data for finely adjusting the control data set in the memory cell array, and a second register group 9-2 holding the adjusting data read from the adjusting data storage region.例文帳に追加

不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、動作制御に用いられる制御データを保持する第１のレジスタ群９−１と、前記メモリセルアレイ内に設定された、前記制御データを微調整するための調整データを記憶する調整データ記憶領域と、前記調整データ記憶領域から読み出された調整データを保持する第２のレジスタ群９−２と、を有する。 - 特許庁

In the case of storing a VLIW instruction 110 from a secondary cache 401 to an instruction cache 400 in the instruction cache control system for the VLIW processor for executing a plurality of arithmetic operation instructions included in one VLIW instruction in parallel, an instruction cache block in the secondary cache 401 is directly stored in a data array of the instruction cache 400 without inserting an invalid operation instruction.例文帳に追加

１つのＶＬＩＷ命令中に含まれる複数の演算操作命令を並列実行するＶＬＩＷプロセッサにおける命令キャッシュ制御システムであって、２次キャッシュ４０１から命令キャッシュ４００へＶＬＩＷ命令１１０を格納する際に、無効演算命令を挿入することなく、２次キャッシュ４０１内の命令キャッシュブロックをそのまま命令キャッシュ４００のデータアレイに格納する構成とする。 - 特許庁

The NAND flash memory device includes: a cell array including a plurality of pages; a page buffer storing program data of the plurality of pages; a data storage circuit providing program verification data to the page buffer; and a control unit programming the plurality of pages without program verification operation and performing a program verification operation on the plurality of pages by using the program verification data.例文帳に追加

本発明によるＮＡＮＤフラッシュメモリ装置は、複数のページを有するセルアレイと、前記複数のページのプログラムデータを格納するページバッファと、プログラム検証データを前記ページバッファに提供するためのデータ格納回路と、プログラム検証動作なしに前記複数のページをプログラムし、前記プログラム検証データを用いて前記複数のページに対するプログラム検証動作を行うための制御ユニッと、を含む。 - 特許庁

To solve the problem of disturbing a high-speed operation due to a mixture of an interference noise generated at one bit line of adjacent bit lines to each other with the other bit line in a semiconductor device only by a memory cell layout without increasing the area of a memory cell array.例文帳に追加

半導体装置において、互いに隣接するビット線どうしのうちの一方のビット線で発生する干渉ノイズが他方のビット線に混入しないようにして、この混入により高速動作を阻害するという問題を、メモリセルアレイ部における面積を増大させることなく、メモリセルレイアウトのみで解決する。 - 特許庁

The pieces of the PGC information are of an original type and a user-definition type; and respective pieces of cell information of the PGC information of the user-definition type specify extracts as editing raw materials from partial sections in the AV data and their array order is reproduction order temporarily determined by video editing operation.例文帳に追加

PGC情報には、オリジナルタイプのものとユーザ定義タイプのものとがあり、ユーザ定義タイプのPGC情報におけるそれぞれのセル情報は、AVデータ内の部分区間のうち編集素材として抜擢されたものを指定しており、その配列順序は、映像編集作業によって仮決めされた再生順序を示したものである。 - 特許庁

The sensor pressing part 24 easily makes a seesaw movement on the fulcrum member 41 as a fulcrum by rotating on an axis along the length of the keys due to a shift in pressing position in a key array direction at the end of the pressing operation of the white key 21, and a force corresponding to the pressing position is transmitted to the pressure sensors 42L and 42R.例文帳に追加

白鍵２１の押下操作終了状態時における押圧位置の鍵並び方向への変化によって、センサ押圧部２４が、支点部材４１を支点として鍵長手方向に沿う軸を中心に回転する方向にシーソー運動しやすく、押圧位置に応じた力が、感圧センサ４２Ｌ、４２Ｒに伝わる。 - 特許庁

When recording time sequential data groups, such as video and music data, on a disk array part 30 capable of random access, file management information which shows the relation of a plurality of time-ordered data groups from a time code of the time-ordered data group is prepared by a file unit and is stored in an SRAM 405 of an operation management part 40.例文帳に追加

映像や音楽データ等の時間順データ群をランダムアクセス可能なディスクアレイ部３０に記録する際に、時間順データ群のタイムコードから複数の時間順データ群のつながりを示すファイル管理情報をファイル単位で作成して動作管理部４０のＳＲＡＭ４０５に記憶させる。 - 特許庁

The intermediate part 20 includes an intermediate authentication means 22 for collating the correlation of the packet information included in the received operation inspection value with an expectation value and also collating the array order or the like of the function number with the expectation value, adds a collated result and the individual inspection value to the data signals, and transmits them to the peripheral part 30.例文帳に追加

中間部２０は、受信した動作検査値に含まれるパケット情報の相関関係を期待値と照合するとともに機能番号の配列順等を期待値と照合する中間認証手段２２を備え、照合結果と個体検査値とをデータ信号に付加して周辺部３０に送信する。 - 特許庁

The three-dimensional memory device includes: a memory cell array in which a plurality of word line planes are stacked; a write-read circuit that programs memory cells of at least two or more pages, which are provided on the selected word line plane at the same time; and a control circuit that controls a program operation of the write-read circuit.例文帳に追加

本発明の３次元メモリー装置は、複数のワードライン平面が積層されたメモリーセルアレイ、選択されたワードライン平面に具備された少なくとも２以上のページのメモリーセルを同時にプログラムする書込み読出し回路、そして前記書込み読出し回路のプログラム動作を制御する制御回路を含むことができる。 - 特許庁

Then negative pressure is produced in the plurality of pin insertion holes through exhausting operation from the reverse surface side of the pin insertion substrate, and the holding member is moved on the principal surface in a predetermined direction to insert the plurality of pins into the plurality of pin insertion holes, thus fabricating a pin array substrate.例文帳に追加

次いで、前記ピン挿入基板の裏面側から排気操作を施して前記複数のピン挿入孔内を負圧にするとともに、前記保持部材を前記主面上で所定の方向に移動させ、前記複数のピンを、前記複数のピン挿入孔に対して挿入し、ピン配列基板を作製する。 - 特許庁

This circuit is provided with the control I/F of a synchronous mask ROM 403 at the time of performing access by a CPU 401, an IC 405 for monitoring a power source, and a gate array 402 for generating a system reset signal for preventing the operation of this system until the end of setting in an MR, and for setting the optimal value in the MR.例文帳に追加

ＣＰＵ４０１のアクセスによるシンクロナスマスクＲＯＭ４０３の制御Ｉ／Ｆと、電源を監視する電源監視用ＩＣ４０５と、ＭＲ（モードレジスタ）に設定終了までにシステムを動作させないためのシステムリセット信号を生成して、ＭＲに最適な値をセットするゲートアレイ４０２とを有する。 - 特許庁

During normal operation of a plurality of disks of a disk array part 3, data stored in one disk among the disks is copied to a reserve disk, the failure risk rate of each of a copy source disk and a copy destination disk is calculated and compared after the copying, and the disk of lower failure risk rate of the copy source disk or copy destination disk is employed.例文帳に追加

ディスクアレイ部３の複数個のディスクが正常に動作している間に、そのうちの１つのディスクに格納されているデータを予備ディスクに複写し、複写後に複写元と複写先の各ディスクの故障危険率を算出・比較し、複写元と複写先の故障危険率の低いディスクを採用する。 - 特許庁

A vertical selection decoder 223 generates an address signal specifying pixels, in a row where a signal of the pixels is to be read out from among respective pixels of a pixel array 221 and an address signal specifying pixels, in a row where shutter operation is to be performed for the pixels and supplies the generated signal to a vertical driver circuit 222 under the control of a sensor controller 241.例文帳に追加

垂直選択デコーダ２２３は、センサコントローラ２４１の制御に基づいて、画素アレイ２２１の各画素のうち、画素の信号を読み出すべき行の画素を特定するアドレス信号、画素のシャッタ動作を行うべき行の画素を特定するアドレス信号を生成して垂直駆動回路２２２に供給する。 - 特許庁

The cleaning mechanism 80 includes a cleaning pad 80B functioning as a cleaning member at the edge of an operation rod 80A, and performs cleaning by moving along a guide groove 37 formed on the side surface of the head main body 31 and making the cleaning pad 80B abut on the light exit surface 38 being the upper surface of a rod lens array 33.例文帳に追加

清掃機構８０は、操作ロッド８０Ａの先端にクリーニング部材としてのクリーニングパッド８０Ｂを備えており、ヘッド本体３１の側面に形成されたガイド溝３７に沿って移動し、クリーニングパッド８０Ｂがロッドレンズアレイ３３の上面の光射出面３８に当接してクリーニングするように構成されている。 - 特許庁

The fuse-free non-volatile memory system includes a switch constituted to be electrically turned on or off according to the fuse information stored in a memory cell array and an internal control circuit executing the same operation as that when the fuse is connected or cut off by the on or off of the above switch.例文帳に追加

本発明によるヒューズフリー不揮発性メモリ装置はメモリセルアレイに貯蔵されたヒューズ情報に応じて電気的にオンまたはオフされるように構成されたスイッチ、および前記スイッチのオンまたはオフによってヒューズを連結または切断する時と同一の動作を実行する内部調節回路を含む。 - 特許庁

Thereby, pixel patterns of wirings, TFT elements and the like formed on the TFT array substrate 11 of the liquid crystal display panel 10 can be made easy to be seen and when the defect existing in the pixel patterns is detected or repaired, the operation to peel or to re-stick the polarizing plate 11a is unnecessitated.例文帳に追加

これにより、液晶表示パネル１０のＴＦＴアレイ基板１１に形成されている配線やＴＦＴ素子などの画素パターンが見え易くなり、画素パターンに存在する欠陥検出の際あるいは欠陥リペアの際に、偏光板１１ａを剥がしたり貼り直したりする作業が不要になる。 - 特許庁