「buffer state」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

A capacity of the display list is changed by a vacancy state of the memory of the render buffer 215 of Fig. 1 of the printing processing system, thereby effectively utilizing an unused memory, the incidence of fallback is reduced.例文帳に追加

印刷処理システムの図１レンダーバッファ２１５のメモリの空き状態によってディスプレイリストの容量を変更し、使用していないメモリを有効利用する事によりフォールバックの発生率を減らす。 - 特許庁

Based on a strobe signal, the control signal generation circuit generates the first and second control signals and a third control signal that brings outputs of the first and second buffer circuits into high impedance state.例文帳に追加

制御信号生成回路は、第１および第２の制御信号と、第１および第２バッファ回路の出力をハイインピーダンス状態にする第３の制御信号とをストローブ信号に基づいて生成する。 - 特許庁

When a normal flash memory is constituted using one chip of a non-volatile semiconductor memory, an input buffer 13 and an address signal A19 processing logic circuit 14 are set to a disable-state.例文帳に追加

不揮発性半導体記憶装置を１チップ用いて、通常のフラッシュメモリを構成する場合は、入力バッファ１３及びアドレス信号A19加工論理回路１４がディスエーブル状態に設定される。 - 特許庁

The scanning line driving circuit 30 is equipped with a buffer circuit 33 to blunt the voltage waveform of the selection voltage to be supplied to the scanning lines 110 in order to select the pixels by holding the switching elements in the ON state.例文帳に追加

走査線駆動回路３０は、スイッチング素子をオン状態にして画素を選択するために走査線１１０に供給する選択電圧の電圧波形を鈍らせるバッファ回路３３を備える。 - 特許庁

When the timer interruption is inputted, the microprocessor 1 starts a corresponding device 4 according to the on/off states of the switches S1 to Sn as the contents of the switch state storage buffer 6 at the moment of time.例文帳に追加

マイクロプロセッサ１は、タイマ割り込みが入力されると、その時点におけるスイッチ状態記憶バッファ６の内容であるスイッチＳ１〜Ｓｎのオン／オフ状態に従って、対応するデバイス４を起動する。 - 特許庁

To re-modulate a received packet stream signal, without requiring the perfect demodulation, decoding, encoding and re-modulation of a component signal by generating a control signal according to the state of an input packet buffer.例文帳に追加

コンポーネント信号の完全な復調、復号、符号化、再変調を必要とすることなく、受信したパケットストリーム信号を再変調でき、そして、正しいパケットタイミングを維持できるシステムを提供する。 - 特許庁

The tri-state buffer has the small area, in addition to that, has an ability for compensating delay difference between rise and fall of a signal and delay of the entire circuit is reduced by using the ability.例文帳に追加

本トライステートバッファは、面積が小さことに加えて、信号の立ち上がりと立ち下がりの遅延差を補償する能力を有しており、この能力を使って、回路全体の遅延も低減できる。 - 特許庁

When the device is in a turn-on state, if a voltage is applied between the source and the drain, the concentration of an electric field in the edge of the n-type buffer layer 13 can be reduced than in the conventional method.例文帳に追加

したがって、素子がターンオフしている状態において、ソース・ドレイン間に電圧を印加した場合に、バッファ層１３のエッジ部での電界集中を従来に比べて一層防止することができる。 - 特許庁

To provide an envelope with air cushion (cushion envelope) which is capable of surely protecting packaged articles, while having an air cushion which does not roughen the envelop in a concavo-convex state even if air is fed into an air cushion member (buffer sheet).例文帳に追加

梱包品を確実に保護できるとともにエアクッション部材（緩衝シート）にエアを供給しても封筒を凸凹状に変形させないエアクッション付き封筒（緩衝封筒）を提供すること。 - 特許庁

The AV clips are generated by use of a multiplexer which has a buffer state retaining means and a buffer control means which input AV clip connection information indicating the relationship between the blocks, so that when a part of the AV clips is updated, the reproduction of the AV clips can be minimized to update the AV clips.例文帳に追加

そして、ブロック間の関係を示したＡＶクリップ接続情報を入力とし、バッファ状態保持手段と、バッファ管理手段を持つマルチプレクサを用いてＡＶクリップの作成を行うことで、ＡＶクリップの一部更新などの際に、ＡＶクリップの再度の作成を最小限にしてＡＶクリップの更新を行うことができる。 - 特許庁

The device is provided with a latch circuit latching that the device is in a burst write operation state and a first buffer circuit taking in a first control signal while being synchronized with the synchronizing signal, the first control signal is the signal which commands the exit of the burst write operation, and is taken-in in the first buffer circuit to perform resetting of the latch circuit.例文帳に追加

バースト書き込み動作の状態にあることをラッチするラッチ回路と、第１制御信号を同期信号に同期して取り込む第１バッファ回路とを備えて、第１制御信号はバースト書き込み動作のイグジットを指令する信号であり、第１バッファ回路に取り込まれてラッチ回路をリセットする。 - 特許庁

The semiconductor heterostructure comprises a support substrate with a first in-plane lattice parameter, a buffer structure formed on the support substrate and having on top in a lattice relaxed state a second in-plane lattice parameter, and a multi-layer stack of ungraded layers formed on the buffer structure.例文帳に追加

本発明は、第１の面内格子定数をもつ支持基板と、該支持基板上に形成されていて、上部に格子緩和状態おいて第２の面内格子定数をもつ緩衝構造と、および該緩衝構造上に形成された組成非傾斜層の多層積層とを備えた半導体ヘテロ構造に関するものである。 - 特許庁

When the bank with data written thereon comes into a memory full state in the buffer 2 or there is no data input till a predetermined time passes after the data is written in this bank, a buffer control part 3 makes readable a writing bank and also makes a next bank for use in writing.例文帳に追加

バッファ２内でデータが書き込まれているバンクがメモリフルの状態になったとき、又は、このバンクにデータが書き込まれてから所定時間が経過するまでにデータの入力がないとき、バッファ制御部３が、この書き込み用のバンクを読み出し可能とするとともに、次のバンクを書き込み用のバンクとする。 - 特許庁

When a data recording side becomes a buffer under run approach state, both sides of data recording and plotting are interrupted, after recording data is supplied to a buffer memory for recording data, data recording is restarted from an interruption position of data recording, at the same time or after restart of data recording formation of the visible picture is restarted.例文帳に追加

データ記録側がバッファアンダーラン接近状態に至ったときは、データ記録および描画の双方を中断し、記録データ用バッファメモリに記録データを補給した後に、データ記録の中断位置から前記データ記録を再開し、該データ記録の再開と同時またはその後に前記可視画像の形成を再開する。 - 特許庁

When a mute pattern detection section 48 detects a predetermined mute state in the accumulated voice data in the receive buffer 45, the detection section outputs a detection signal S48 of "1", and a reset signal S49 of "1" output from an AND gate 49 resets the receive buffer 45 and the mute pattern detection section 48.例文帳に追加

無音パタン検出部４８により、受信バッファ４５における蓄積音声データの所定の無音状態が検出されると、“１”の検出信号Ｓ４８が出力され、ＡＮＤゲート４９から出力される“１”のリセット信号Ｓ４９により、受信バッファ４５及び無音パタン検出部４８がリセットされる。 - 特許庁

The reproducing apparatus is provided with two decoders, each of which respectively generates a target pattern corresponding to a target reproduction frame, compares a present buffer state with the target pattern, extracts a picture needing new decoding to start its input, extracts unnecessary frames, and writes a newly decoded frame to an area of the unnecessary frames in a buffer.例文帳に追加

２個のデコーダを設け、それぞれ、目標再生フレームに対応する目標パターンを作成し、現在のバッファ状態と目標パターンとを比較し、新規にデコードが必要なピクチャを抽出して入力を開始すると共に、不要なフレームを抽出し、新たにデコードされたフレームをバッファの不要フレームの領域に書き込む。 - 特許庁

After forming a large number of protrusion 2 in the state of micro-tablelands on the upper surface of a single crystal semiconductor substrate 1, a buffer layer 3 is laminated on the upper surface of the single crystal semiconductor layer, and a single crystal semiconductor layer 4 of a kind different from the single crystal semiconductor layer is laminated on the buffer layer for manufacturing the semiconductor substrate.例文帳に追加

単結晶半導体基板１の上面に微細な台地状の多数の突起２を形成した後、単結晶半導体基板の上面にバッファー層３を積層し、バッファー層上に単結晶半導体基板と異なる種類の単結晶半導体層４を積層して製造した。 - 特許庁

Since an ON-OFF control signal is in a low state at this time, a low signal is sent out to a gate terminal G of a latch circuit 15 from a control part 14 via a buffer 17, therefore, the test signal sent out to the input terminal D via a buffer 9 is sent out to the control part 14 from an output terminal Q.例文帳に追加

このとき、ＯＮ／ＯＦＦ制御信号がＬｏｗの状態であるので、ラッチ回路１５のゲート端子ＧにＬｏｗの信号がバッファ１７を介して制御部１４より送出されるため、バッファ９を介して入力端子Ｄに送出されるテスト信号が出力端子Ｑより制御部１４に送出される。 - 特許庁

Then, an up/down counter circuit 52 controls an output buffer size on the basis of the compared result of the voltage comparator circuit 51 synchronously with the system clock CK and in a specified operating state such as read, write or Nop activating an OE signal, an updating control register circuit 53 updates output buffer size data.例文帳に追加

そして、アップ／ダウンカウンタ回路５２は、システムクロックＣＫに同期して、電圧比較回路５１の比較結果に基づいて出力バッファサイズを制御し、更新制御レジスタ回路５３は、ＯＥ信号が活性化するリードやライトあるいはノップ（Ｎｏｐ）といったの特定のオペレーティング状態になると、出力バッファサイズデータを更新する。 - 特許庁

A memory interface circuit having a queuing buffer for queuing memory transactions comprises a determination means for determining increase or decrease of the frequency of a memory clock or memory interface clock according to whether or not the queuing state in the queuing buffer is a predetermined state, and a memory clock frequency updating means for increasing or decreasing the frequency of the memory clock or memory interface clock according to the determination of the determination means.例文帳に追加

メモリトランザクションをキューイングするキューイングバッファを備えたメモリインタフェース回路において、前記キューイングバッファにおけるキューイング状態が所定の状態であるか否かにより、メモリクロックまたはメモリインタフェースクロックの周波数の増減を判定する判定手段と、前記判定手段の判定に基づきメモリクロックまたはメモリインタフェースクロックの周波数を増減するメモリクロック周波数更新手段と、を備えることを特徴とする。 - 特許庁

The game control means subtracts the number of prize balls indicated by prize ball number signals from a total prize ball number buffer at the time of confirming that the ON state of the prize ball BUSY signals is continued for prize ball BUSY signal input confirmation time, and turns the prize ball REQ signals to the OFF state when the prize ball BUSY signals are turned to be in the OFF state.例文帳に追加

遊技制御手段は、賞球ＢＵＳＹ信号のオン状態が賞球ＢＵＳＹ信号入力確認時間継続したことを確認したら総賞球数バッファから賞球個数信号が示す賞球数を減算し、賞球ＢＵＳＹ信号がオフ状態となったら賞球ＲＥＱ信号をオフ状態にする。 - 特許庁

A power-on reset circuit (8E) inputs the power supply voltage detection signal, indicates initial setting operation of the internal circuit at prescribed timing, and makes the external input and output buffer circuit (8F) change to the operable state from high impedance state responding to the end of initial setting operation of the internal circuit.例文帳に追加

パワーオンリセット回路（８Ｅ）は、前記電源電圧検出信号を入力し、所定のタイミングで前記内部回路の初期設定動作を指示し、前記内部回路の初期設定動作の完了に応答して、外部入出力バッファ回路（８Ｆ）を高インピーダンス状態から動作可能な状態にする。 - 特許庁

A solid sample melting apparatus 20 introduces an oxidizing gas or a reducing gas from a gas cylinder 24 by bubbling, and sets solution stored in a storeroom 21, where external atmosphere is shut off, and solution accommodated in a buffer chamber 23, where external atmosphere is shut off, to a fixed oxidation state or reduction state.例文帳に追加

固体試料溶解装置２０は、ガスボンベ２４からバブリングによって酸化ガス又は還元ガスを導入し外部雰囲気を遮断した貯蔵室２１に貯蔵した溶液及び外部雰囲気を遮断したバッファ室２３に収容した溶液を一定の酸化状態又は還元状態とする。 - 特許庁

When a delayed decision signal F as a delayed signal of the decision signal D by a decision delay means 11 is in a state of representing nonconformity, and output buffer 12 is brought into a conducting state, and a defective information signal E is outputted to the outside from an input/output terminal 2A for inputting the expected value signal B.例文帳に追加

判定信号Ｄを判定遅延手段１１で遅延させた遅延判定信号Ｆが不一致を示す状態になると、出力バッファ１２を導通状態とし、不良情報信号Ｅを期待値信号Ｂを入力する入出力端子２Ａから外部出力する。 - 特許庁

When PCA search is finished, the recorder enters a standby state for video recording, and when video recording is started in this state, an MPEG encode-signal generated by an MPEG encoder is accumulated in a buffer, while OPC is performed rotating the optical disk with standard speed.例文帳に追加

このＰＣＡサーチが完了すると、録画のためのスタンバイ状態となり、この状態で録画が開始されると、ＭＰＥＧエンコーダによって生成されたＭＰＥＧエンコード信号をバッファに蓄積すると共に、光ディスクを標準速度で回転させながらＯＰＣを実行する。 - 特許庁

The buffer BUF is configured so as to switch, corresponding to the control signals, an enable state wherein the differential signal corresponding to the differential signal inputted to the differential input terminal Di is outputted and a disable state wherein current consumption practically becomes zero and the differential output terminal becomes high impedance.例文帳に追加

バッファＢＵＦは、差動入力端子Ｄｉに入力される差動信号に応じた差動信号を出力するイネーブル状態と、消費電流が実質的にゼロとなり、その差動出力端子がハイインピーダンスとなるディスエーブル状態と、が制御信号に応じて切りかえ可能に構成される。 - 特許庁

When such a state occurs that the semiconductor device 25 is fractured by some cause during burn-in and that the data are outputted continuously from the output terminal 4 for burn-in, a burn-in state detection circuit 5 switches the output terminal 4 for burn-in to HiZ by controlling a tristate buffer 6.例文帳に追加

バーンイン状態検知回路５は、バーンイン中に何らかの原因で半導体装置２５が破壊し、バーンイン用出力端子４からデータが出力され続けるような状態に陥った場合に、トライステートバッファ６を制御してバーンイン用出力端子４をＨｉＺにする。 - 特許庁

The command controlling parts output the address buffer controlling signal synchronizing with a clock signal when the delay controlling signal is in an inactive state and the command is in a usual mode wherein the command is a write command or a read command and when the delay controlling signal is in an active state and in a write command delay operating mode.例文帳に追加

コマンド制御部は、遅延制御信号がインアクティブ状態で、コマンドがライトコマンド又はリードコマンドである通常動作モードのときと、遅延制御信号がアクティブ状態で、ライト命令遅延動作モードのときに、クロック信号に同期してアドレスバッファ制御信号を出力する。 - 特許庁

In this case, a double-buffer configuration is adopted for the observation circuit, and the number of times of the occurrence of a specific state at a specific observation point during a first period and the number of times of the occurrence of the specific state at the specific observation point during a second period are alternately outputted and stored into a RAM.例文帳に追加

この際、観測回路は、ダブルバッファ構成を採用しており、特定の観測ポイントにおける特定の状態の、第１の期間における発生回数と、特定の観測ポイントにおける特定の状態の、第２の期間における発生回数とを交互に、ＲＡＭに出力して格納する。 - 特許庁

In layout designing, after a supply source element and a plurality of elements to be supplied are arranged, a wiring path is determined while both of a wiring state and the insertion/arrangement state of a buffer are adjusted from the side of the element to be supplied toward the supply source element.例文帳に追加

レイアウト設計に際して、供給源素子および複数の被供給素子を配置した後に、被供給素子側から供給源素子へ向け、配線状態とバッファの挿入・配置状態との両方を調節しながら配線経路を決定するように構成する。 - 特許庁

At that time, the observation circuit has a double buffer configuration and alternately outputs and stores, into a RAM, an occurrence frequency of a specific state at a specific observation point in a first period and an occurrence frequency of the specific state at the specific observation point in a second period.例文帳に追加

この際、観測回路は、ダブルバッファ構成を採用しており、特定の観測ポイントにおける特定の状態の、第１の期間における発生回数と、特定の観測ポイントにおける特定の状態の、第２の期間における発生回数とを交互に、ＲＡＭに出力して格納する。 - 特許庁

An analysis data extracting part 11 receiving a sound generation information signal and an interpolation information signal judges the sound generation state of the sound generation information signal, and extracts a formant shape stored for every sound generation state from an analysis data storage part 12 and stores it in an interpolation buffer for every instrument.例文帳に追加

発音情報信号および補間情報信号を受け取った分析データ抽出部１１は、発音情報信号の発音状態を判断し、分析データ記憶部１２から発音状態ごとに記憶されたフォルマント・シェイプを抽出してインストゥルメントごとの補間バッファに記憶していく。 - 特許庁

Moreover, when the transmission apparatus 3 receives an ACK packet by a step S5, the transmission apparatus 3 determines that a connection state is 'established', and assigns a buffer for storing TCP packets to be transmitted from a terminal device 1 in a memory.例文帳に追加

更にステップＳ５により、ネットワーク伝送装置３がＡＣＫパケットを受信すると、コネクション状態を「確立」と判断し、端末装置１から送信されるＴＣＰパケットを格納するバッファをメモリ内に割当てる。 - 特許庁

When operations are performed as (b)→(d) from the calling display state (a) and the clear key 129 is operated from (b), according to the operation history stored in the buffer 211, (a) is displayed.例文帳に追加

一方、図１５（ａ）の発信履歴表示状態より図１５（ｂ）→図１５（ｄ）と操作した場合、図１５（ｂ）からクリアキー１２９を操作すると、バッファ２１１に記憶される操作履歴に従い、図１５（ａ）が表示される - 特許庁

In S1607, when it is determined that the fixed amount of transmission data is not stored, the starting of transmission of the transmission data stored in the transmission buffer section 1302-1 is set to be in an OK state in S1609.例文帳に追加

Ｓ１６０７で、一定量の送信データが格納されていないと判断した場合は、Ｓ１６０９で、送信バッファ部１３０２−１に記憶される送信データの送話起動をＯＫとする構成を特徴とする。 - 特許庁

When a power-on command transmission completion flag is in an off-state (S25: No), a power-on command 1 is written into a transmission buffer (S26); the power-on command transmission completion flag is turned on (S27); and this processing is terminated.例文帳に追加

電源投入コマンド送信済フラグがオフされていれば（Ｓ２５：Ｎｏ）、電源投入コマンド１を送信バッファへ書き込み（Ｓ２６）、電源投入コマンド送信済フラグをオンして（Ｓ２７）、この処理を終了する。 - 特許庁

A stand for storing a urine sugar meter in a state where a urine sugar sensor is dipped into a buffer solution is provided with a display device, and a communication means capable of receiving data from the urine sugar meter and a microcomputer are included thereinto.例文帳に追加

尿糖センサを緩衝液に浸漬させた状態で尿糖計を保管するスタンドに、表示装置を設けると共に、尿糖計からのデータを受けることできる通信手段とマイクロコンピュータとを内臓させる。 - 特許庁

The control part 50 makes the track buffer 30 store GOP or VOBU of which the backward reproduction is performed and makes the MPEG decoder 40 output the image data in a state that the image data are stored.例文帳に追加

制御部５０は、トラックバッファ３０に逆方向再生すべきＧＯＰまたはＶＯＢＵを記憶させ、かつ、これらの画像データを記憶させた状態で画像データをＭＰＥＧデコーダー４０に出力させるものである。 - 特許庁

To provide a horizontal register transfer pulse generating circuit capable of generating an optimum horizontal register transfer pulse by adjusting a load drive capability of an output buffer circuit depending on a CCD solid-state imaging element to be connected.例文帳に追加

接続するＣＣＤ型固体撮像素子に応じて出力バッファ回路の負荷駆動能力を調整し、最適な水平レジスタ転送パルスを生成することができる水平レジスタ転送パルス生成回路を提供する。 - 特許庁

The supply of an intermediate-potential signal outputted to an outside output terminal 101 via an output drive section 12 to the input section 21 is inhibited by setting the other buffer gate 24 in a non-conducted state.例文帳に追加

他方のバッファゲート２４を非導通状態にすることで、出力ドライブ部１２を介して外部出力端子１０１に出力された中間電位の信号が入力部２１へ供給されるのを阻止する。 - 特許庁

To provide an electronic pad which has a rotation stop function and a buffer function for a pole without requiring an exclusive member and without impairing blow feeling and quietness, and which has a strong fixing state between a cover member and a frame.例文帳に追加

打撃感触や静穏性を損なうことなく、専用部材を要することなくポールに対する回転止め機能及び緩衝機能を有すると共に、カバー部材とフレームとの固着状態を強固にする。 - 特許庁

If the ARQ transmitter transited to a discard state receives the ACK message regardless of propriety of transmitting a discard message or regardless of presence or absence of confirmation to the discard message, the packet in a transmission buffer is discarded.例文帳に追加

廃棄状態に遷移したＡＲＱ送信機は廃棄メッセージの伝送可否または廃棄メッセージに対する確認の有無に関係なくＡＣＫメッセージを受信すれば、送信バッファー内の当該パケットを廃棄する。 - 特許庁

To provide a network for preventing the packet loss of a wireless LAN communication network without excessively increasing a buffer size, by preventing traffic to the destination of a radio communication terminal in a doze state to another access point.例文帳に追加

他のアクセスポイントにドーズ状態中の無線通信端末宛のトラフィックを回避させることにより、バッファサイズを過剰にすることなく、無線ＬＡＮ通信ネットワークのパケットロスを防ぐことができるネットワークを提供すること。 - 特許庁

When this voiceless data is read out from the input buffer 202 and filter-processing is performed, mute effect by which voice data is gradually attenuated to a voiceless state is given to the processed voice data by a response property of a filter.例文帳に追加

この無音データが入力バッファ２０２から読み出されてフィルタ処理されると、フィルタの応答特性によって、その処理結果の音声データには、徐々に無音状態へ減衰するミュート効果が与えられる。 - 特許庁

A microprocessor 1 stores on/off states of switches S1 to Sn in a switch state storage buffer 6 whenever an interruption signal is inputted from an OR circuit 3 and starts a timer 5 when the switches S1 to Sn are released.例文帳に追加

マイクロプロセッサ１は、ＯＲ回路３から割り込み信号が入力される度に、スイッチＳ１〜Ｓｎのオン／オフ状態を、スイッチ状態記憶バッファ６に記憶し、スイッチＳ１〜Ｓｎが離されると、タイマ５をスタートさせる。 - 特許庁