「buffer state」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The interface unit includes a processor that operates as a state machine and a buffer output memory unit for buffering a data group between the processor and the direct memory access unit of the data processing units.例文帳に追加

インターフェース・ユニットは、状態機械として作用するプロセッサと、このプロセッサとデータ処理ユニットの直接メモリ・アクセス・ユニットとの間でデータ群をバッファするバッファ出力メモリ・ユニットとを含む。 - 特許庁

After that, when the central control unit 14 grasps that the transmission data have been stored in the buffer 131 from the notified state monitor data, existence of the inner line terminal 2 is recognized.例文帳に追加

以後、中央制御部１４はこの通知された状態監視データからバッファ１３１に伝送データが記憶されていることを把握した場合に、内線端末２の存在を認識する。 - 特許庁

The reservation reception control section 7 discriminates a state of an internal resource, discriminates whether or not the band warrant is available on the basis of the port number and the required band, and assigns band to the buffer queue 8.例文帳に追加

予約受付制御部７は、内部リソースの状態を判断し、ポート番号、必要帯域に基づいて帯域保証が可能か否か判別し、バッファキュー８の帯域割り当てを行う。 - 特許庁

This pseudorandom number generator of the present invention has a state storage unit having 2 blocks (n bits per block) of capacity and a buffer having a capacity of a plurality of blocks, and mixes their contents to obtain a random number sequence.例文帳に追加

本発明は、2ブロック(１ブロックはnビット)の容量のステート記憶部と複数ブロックの容量のバッファとを有し、これらの内容を攪拌し、乱数列を得る疑似乱数生成装置である。 - 特許庁

The oscillation of the oscillation circuit is continued by only using the gain of the logic inverter 13 by turning off the three-state inverter buffer 12 by means of the ON/OFF control circuit 11 after the time required for stabilizing the oscillation circuit has elapsed.例文帳に追加

水晶発振回路が安定するのに必要な時間の後に、オン・オフ制御回路11によりスリーステートインバータバッファ12をオフにし、論理インバータ13のみのゲインで発振回路を継続する。 - 特許庁

The controller 5 executes standby processing for keeping the address buffer 3 in a standby state till skew time passes after the transition of the external address signal is detected and also executes decoding processing while the memory cell selection signal changes from an invalid state to a valid state from the output of the internal address signal, in parallel.例文帳に追加

そして、コントローラ５は、外部アドレス信号の遷移を検知してからスキュー時間が経過するまで、アドレスバッファ３を待機状態にしておく待機処理、並びに内部アドレス信号の出力からメモリセル選択信号が無効状態から有効状態になるまでのデコード処理を並列に実行させる。 - 特許庁

A data receiving terminal equipment judges that a data receiving state is poor by using a buffer content 18 and a receiving bit rate 19 of a radio terminal equipment, informs the that user the data receiving state is poor by using an alarm display signal 19, and urges to move to a place where the data receiving state is good.例文帳に追加

上記課題は，無線端末のバッファ量１８、受信ビットレート１９を用いて、データ受信状態が悪いことを判定し、警告表示信号１９を用いてユーザにデータ受信状況が悪いことを通知し、データ受信状況のよくなる場所への移動を促すことによって解決される。 - 特許庁

When receiving traffic to the destination of a wireless communication terminal in a doze state (S30: Y), in a state such that there is no empty buffer, an access point generates and transmits a frame for avoiding traffic to another access point, and avoids all traffics which have been buffered to the destination of the radio communication terminal in the doze state (S40).例文帳に追加

アクセスポイントは、バッファの空きがない状態でドーズ状態中の無線通信端末宛のトラフィックを受信した場合（Ｓ３０；Ｙ）、他のアクセスポイントにトラフィックを回避するためのフレームを生成、送信して、ドーズ状態中の無線通信端末宛にバッファしていた全てのトラフィックを回避する（Ｓ４０）。 - 特許庁

The wireless communication apparatus includes: a battery state monitoring section 111 for monitoring a battery state of the battery; and a communication traffic control section 108 for determining a data time interval capable of obtaining a charge recovery effect on the basis of the battery state and controlling extraction of data from the transmission buffer at the data time interval.例文帳に追加

無線通信装置は、バッテリのバッテリ状態を監視するバッテリ状態監視部１１１と、バッテリ状態に基づいて、チャージリカバリ効果が得られるデータ時間間隔を決定し、そのデータ時間間隔で送信バッファからデータを取り出すように制御する通信トラヒック制御部１０８とを有する。 - 特許庁

In a state that display of data broadcast information and display of close-captioned information are both set effective, a processing load detection section 21 detects a state of use of an input buffer 7 and outputs a control signal for denoting a processing load excess to a control section 1 when the state of use indicates overflow.例文帳に追加

データ放送用の情報の表示および字幕放送用情報の表示がともに有効に設定された状態で、処理負荷検出部２１は入力バッファ７の使用状態を検出して、この使用状態がオーバフロー状態となっている場合には処理負荷超過を示す制御信号を制御部１に出力する。 - 特許庁

The bidirectional bus driving circuit is provided with; three state buffer circuits 11, 12 which supply a signal D to each of buses YB, YA when a control signal OE is enabled; circuits 15, 17 and 16, 18 which generate control signals (nodes N17, N18); and three state buffer circuits 19, 20 which supply signals of buses YB, YA to buses YA, YB respectively.例文帳に追加

制御信号ＯＥがイネーブルのときに信号ＤをバスＹＢ，ＹＡのそれぞれに供給する３ステートバッファ回路１１，１２と、制御信号（ノードＮ１７，Ｎ１８）を生成する回路１５，１７及び１６，１８と、ノードＮ１７，Ｎ１８の信号がイネーブルのときに、バスＹＢ，ＹＡの信号をバスＹＡ，ＹＢにそれぞれ供給する３ステートバッファ回路１９，２０とを有する。 - 特許庁

This tri-state buffer circuit has only connection of one inverter at a position from a signal input node receiving an input signal to the gate of a MOS transistor(TR) driven by the input signal and a load when viewed from the signal input node is a load by three MOS TRs that is less than one MOS TR in comparison with a conventional tri-state buffer circuit.例文帳に追加

本発明に係るトライステートバッファ回路は、入力信号が入力される信号入力ノードから、入力信号により駆動されるＭＯＳトランジスタのゲートまでの間に、インバータ１個だけしか接続されておらず、信号入力ノードからみた負荷は、従来のトライステートバッファ回路と比較してＭＯＳトランジスタ１個分の負荷を軽減したＭＯＳトランジスタ３個分の負荷である。 - 特許庁

By using the rotation detection means and the switching means, the difference is detected between actions of a rotation central shaft not being rotated when exterior restraint of the rotation central shaft is released in a state in which the toner inside the buffer part is reduced and the rotational central shaft being rotated when the exterior restraint of the rotational central shaft is released in a state in which sufficient toner exists in the buffer part.例文帳に追加

回転検知手段と切り替え手段を用いて、バッファー部内のトナーが減少した状態で回転中心軸の外部からの拘束を解除したときには回転中心軸が回転しないが、バッファー内にトナーが十分存在する状態で回転中心軸の外部からの拘束を解除したときには回転中心軸が回転する、という動作の違いを検出する。 - 特許庁

In the process line including the process device 40, an upstream device monitor part 11 monitors the operation state of an upstream device 20 and informs a feed cycle control part 13 of the state; if trouble occurs, a feed indication for a dummy work is sent to the upstream buffer 30 and a collection indication for the dummy work is sent to the downstream buffer 50 through a feed cycle control part 13.例文帳に追加

プロセス装置４０を含む加工ラインにおいて、上流装置監視部１１により上流装置２０の稼働状態を監視し、投入サイクル制御部１３にその状態を通知するとともに、トラブル時には上流バッファ３０にダミーワークの投入指示を与え且つ投入サイクル制御部１３を通して下流バッファ５０にダミーワークの回収指示を出す。 - 特許庁

Even when the 1st power supply voltage is cut off, as the operating power supply voltage signal voltage in the stand-by state is held by the latch circuit which receives the 2nd power supply voltage, so the output buffer circuit can be kept in a high impedance state without failure.例文帳に追加

第１の電源電圧が遮断されても、第２の電源電圧を動作電源電圧として受けるラッチ回路により、スタンバイ状態時の信号電圧が保持されており、確実に、出力バッファ回路を出力ハイインピーダンス状態に保持することができる。 - 特許庁

Even when the 1st power supply voltage is cut off, a signal voltage in the stand-by state is held by the latch circuit which receives the 2nd power supply voltage as the operating power supply voltage, so the output buffer circuit can be kept in an output high impedance state without failure.例文帳に追加

第１の電源電圧が遮断されても、第２の電源電圧を動作電源電圧として受けるラッチ回路により、スタンバイ状態時の信号電圧が保持されており、確実に、出力バッファ回路を出力ハイインピーダンス状態に保持することができる。 - 特許庁

When the 3-state buffer 41 turns the output 42 to the actuator drive circuit 21 to the high impedance state, a level fixing circuit 50 sets a voltage of an input terminal 21i for drive signals 33 of the actuator drive circuit 21 to a voltage for not driving an actuator 10.例文帳に追加

レベル固定回路５０は、３ステートバッファ４１がアクチュエータ駆動回路２１への出力４２をハイインピーダンス状態とした場合、アクチュエータ駆動回路２１の駆動信号３３用の入力端子２１ｉの電圧を、アクチュエータ１０が駆動しない電圧に設定する。 - 特許庁

To provide a CMOS output buffer protecting circuit which can be formed using the CMOS technique of a low voltage of 3.3 V, but is durable against a high voltage of 5 V and does not take out any current in the state of impressing no power (namely, in the state of no existence of VDD).例文帳に追加

低電圧３．３ＶのＣＭＯＳ技術で形成できるが、高電圧５Ｖに耐え、パワーが加えられていない状態（即ち、ＶＤＤが存在しない状態）において、電流を取り出すことのないＣＭＯＳ出力バッファ保護回路を提供する。 - 特許庁

A controller 10 uses the application in the emulation processing to receive packets generated between the communication terminals E1, E2 via input buffer memories 32, 42 to store each received packet respectively to packet storage memories 21, 22 for each stored delay time and transmits the packets via output buffer memories 43, 44 when the output buffer memories 43, 44 reach a storage available state.例文帳に追加

エミュレーション処理において、コントローラ１０は、上記アプリケーションを用いて通信端末装置Ｅ１，Ｅ２間で複数のパケットを発生し、発生された各パケットを入力バッファメモリ３２，４２を介して受信し、受信された各パケットをそれぞれ、格納された各遅延時間だけパケット保持メモリ２１，２２に記憶して保持した後、出力バッファメモリ４３，３３で格納可能となったときに出力バッファメモリ４３，３３を介して送信する。 - 特許庁

Also, the SDRAM is provided with a SFF 32 latching an output signal DQM 1 of the input buffer 31 by an internal clock signal CLK 1 from the clock buffer 21, the input buffer 33 inputs a synchronous mask control signal DQMS from the SFF 32, a bank active recognizing signal BACT and a write-in state recognizing signal WENZ, and is activated/inactivated by the synchronous mask control signal DQMS.例文帳に追加

入力バッファ３１の出力信号ＤＱＭ１をクロックバッファ２１からの内部クロック信号ＣＬＫ１にてラッチするＳＦＦ３２を備え、入力バッファ３３は、ＳＦＦ３２からの同期マスク制御信号ＤＱＭＳと、バンクアクティブ認識信号ＢＡＣＴと書き込み状態認識信号ＷＥＮＺを入力し、アクティブ状態において同期マスク制御信号ＤＱＭＳにによって活性化／非活性化する。 - 特許庁

Because the values of A and B in a multiplexer 13 are in a reversal state, a fault is detect by a special test bench by outputting whether the value is from a clocked buffer of the multiplexer 13 or a clocked buffer to an arbitrary terminal of a LSI chip, therefore a fault of the clocked buffer set in the multiplexer 13 can be detected at the time of inspecting before the shipment.例文帳に追加

マルチプレクサ１３のＡおよびＢの値が反転状態であることから、マルチプレクサ１３のクロックドバッファ１３ａを介した値なのか、あるいは、クロックドバッファ１３ｂを介した値なのかをＬＳＩチップの任意の端子に出力することにより、専用のテストベンチにて故障を発見するため、マルチプレクサ１３に配置されたクロックドバッファ１３ａの故障を出荷検査時に発見することが可能となる。 - 特許庁

A reception buffer memory 16 is divided into plural blocks and corresponding to the respective blocks, a reception descriptor is provided while having a flag showing the using state of the block and a pointer showing the reception descriptor to be next used.例文帳に追加

受信バッファメモリ１６を複数のブロックに分割し、各ブロックに対応して、ブロックの使用状態を示すフラグ及び次に使用する受信ディスクリプタを示すポインタを有する受信ディスクリプタを設ける。 - 特許庁

A Tlast decision section 16 decides a lowest reception timing on the basis of an adjustment value of a delay buffer that adjusts a deviation from reception timings of communication channels from each base station in a site diversity state.例文帳に追加

サイトダイバーシティ状態時の各基地局からの通信チャネルの受信タイミングのずれを調整する遅延バッファ調整値を基に、最も遅い受信タイミングをＴ_last決定部１６により決定する。 - 特許庁

The I/O switch sets an internal switch gate to a conduction/non-conduction state conforming to given word constitution information, and sets electrically the connection path of a pre-amplifier/write-driver and a DQ buffer.例文帳に追加

Ｉ／Ｏスイッチは、与えられた語構成情報に従って内部のスイッチゲートを導通／非導通状態に設定して、プリアンプ／ライトドライバとＤＱバッファとの接続経路を電気的に設定する。 - 特許庁

To provide an input and output circuit performing a small amplitude operation in which the power consumption of a second power source can be reduced, and the rising of a logical signal to be outputted by an open drain type try state buffer can be quickened.例文帳に追加

第２の電源の消費電力が少なく、オープンドレイン型トライステートバッファが出力する論理信号の立上りが早い、小振幅動作を行う入出力回路を提供する。 - 特許庁

Alternatively, in a state that at least a part of a ventilation face of the gas liquid separating member is held by a buffer material, the gas liquid separating member is fixed to the predetermined position of the supporting member by ultrasonic deposition.例文帳に追加

あるいは、気液分離部材の少なくとも通気面の一部を緩衝材で挟んだ状態で、前記気液分離部材を前記支持部材の所定の位置に超音波溶着により固定する。 - 特許庁

Since the commands are transmitted from the one indicated by the value of the command output pointer 53g, the priority commands X1, X2 previously set to the command buffer 53d are transmitted first of all, and a state indicated in (d) is attained.例文帳に追加

コマンドは、コマンド出力ポインタ５３ｇの値が示すものから送信されるので、先程コマンドバッファ５３ｄへ設定された優先コマンドＸ１，Ｘ２が真っ先に送信され、（ｄ）に示す状態となる。 - 特許庁

Even if a try state buffer 12 becomes disabled, instability of pass-though current and gate level inside a test interface circuit 20 is prevented, by shifting a signal line of the main data bus 13 to the prescribed level.例文帳に追加

トライステートバッファ１２がディスエーブルとなっても、主データバス１３の信号ラインを所定レベルにシフトすることにより、テストインターフェイス回路２０の内部での貫通電流やゲートレベルの不定を回避する。 - 特許庁

A response message presenting part presents the response messages little by little from a buffer in an active state to each of the channel-categorized users with a pace understandable by the user asynchronously with user utterance by element units.例文帳に追加

応答メッセージ提示部は、活動状態のバッファからチャンネル別のユーザそれぞれに対して、応答メッセージを要素単位でユーザ発言とは非同期にユーザに理解できるペースで少しずつ提示する。 - 特許庁

Internal voltage (Vint) from an internal voltage generating circuit (2) is transmitted to a pad (7) in accordance with a control signal (DU), while a buffer circuit (6) coupled to this pad is set to a non-activation state.例文帳に追加

制御信号（ＤＵ）に従って、内部電圧発生回路（２）からの内部電圧（Ｖｉｎｔ）をパッド（７）に伝達するとともに、このパッドに結合されるバッファ回路（６）を非活性状態に設定する。 - 特許庁

Two phases of first and second clocks for driving a scanning circuit part 100 are formed by an open drain type inverter 80 and a three state form output buffer 90 in a clock driving circuit 70.例文帳に追加

クロック駆動回路７０内のオープンドレーン形インバータ８０とスリーステート形出力バッファ９０とにより、走査回路部１００を駆動するための２相の第１及び第２クロックを生成している。 - 特許庁

The radiation is emitted in the state of dissolving and/or dispersing the compound labile in relation to the radiation in a solution containing a buffer solution whose pH is ≥3 and <10.例文帳に追加

放射線に対して不安定な化合物をｐＨ３以上１０未満の緩衝液を含む溶液に溶解および／または分散させた状態で放射線を照射することを特徴とする。 - 特許庁

To prevent such an unwanted situation that in an LSI (Large Scale Integration) system using an on-chip bus, a transfer on a bus may have to wait because of the state of a buffer of a destination module, thus hindering a source module from moving to the following process.例文帳に追加

オンチップバスを用いたLSIシステムにおいて、バス上の転送が、転送先のモジュールのバッファ状態により待たされることで、転送元のモジュールが次の処理に進めないことを防止する。 - 特許庁

The movable body 5 is made of a hollow cylindrical axial body 50, and the second buffer body 72 intervenes in a pressured state between the axial body 50 and a protrusion 91 protruded at the free end 32 of the drive chassis 3.例文帳に追加

可動体５を中空筒状の軸体５０で形成し、軸体５０とドライブシャーシ３の自由端３２に突設した突起９１との間に第２緩衝体７２を圧入状態で介在させる。 - 特許庁

The jitter absorber 24 determines whether a decrease in the amount of accumulation of packets is caused by deterioration in the communication state when the amount of accumulation of packets decreases, and appropriately adjusts timing for reading packets from the reception buffer 25.例文帳に追加

ジッタ吸収部２４は、上記パケット蓄積量が減った場合、それが通信状態の悪化に起因するかを判定し、受信バッファ２５からパケットを読み出すタイミングを適切に調整する。 - 特許庁

The commodity sales registration data processor reads the name, the unit price and the set sales number of a commodity from a JAN file at the time of registering the commodity, stores them in a transaction buffer and sets the commodity to a state that printing exists.例文帳に追加

商品の登録時ＪＡＮファイルから該当する商品の名称、単価、セット販売番号を読出して取引バッファに格納すると共にその商品を印字有りにセットする。 - 特許庁

By changing a connection state of a peripheral element of the buffer amplifier, an element constant of the peripheral element or the like, the output characteristic of the characteristic adjustment circuit 48 to a signal transmission line 40 is adjusted.例文帳に追加

バッファアンプの周辺素子の接続状態、周辺素子の素子定数等を変化させることで、特性調整回路４８の信号伝送線４０に対する出力特性が調整される。 - 特許庁

Throughput of the packet transfer is enhanced by increasing/decreasing a maximum window size and an advertisement window size dynamically per connection according to a traffic state per connection and the remaining amount of a packet buffer.例文帳に追加

コネクション単位のトラフィック状態およびパケットバッファ残量に基づいて、コネクション単位の最大ウィンドウサイズおよび広告ウィンドウサイズをダイナミックに増減することにより、パケット転送のスループットを向上させる。 - 特許庁

After the Tstart, the base station determines whether the transmission of packet data is to be immediately restarted or not by the quantity of data stored in a data buffer for the user A, the priority of transmission, and a transmission scheduling state.例文帳に追加

Ｔｓｔａｒｔの後、基地局は、ユーザＡのデータバッファに保存されたデータの量、送信の優先順位、送信スケジューリング状態により、直ちにパケットデータの送信を再開するかを判断する。 - 特許庁

To guide switching elements to an OFF state without giving great damage to the switching elements or a load when an overcurrent occurs in the switching elements of an output buffer circuit of a class-D amplifier.例文帳に追加

Ｄ級増幅器の出力バッファ回路のスイッチング素子に過電流が発生した場合に、各スイッチング素子や負荷に大きなダメージを与えることなく各スイッチング素子をＯＦＦ状態に導く。 - 特許庁

When the address signal ADR of a reading target is outputted from a CPU 11, a corresponding read data DR is read from the flash memory 12, and supplied to the CPU 11 and a 3-state buffer 16.例文帳に追加

ＣＰＵ１１から読み出し対象のアドレス信号ＡＤＲが出力されると、フラッシュメモリ１２から対応する読出データＤＲが読み出され、ＣＰＵ１１と３ステートバッファ１６に与えられる。 - 特許庁

To improve the sensitivity of a level shift transistor in an output buffer amplifier at the output section in a solid-state imaging device by shifting its Vth toward the side of enhancement without deteriorating the sensitivity.例文帳に追加

固体撮像素子における出力部の出力バッファ増幅器におけるレベルシフトトランジスタを、感度低下を来たすことなく、そのＶｔｈをよりエンハンスメント側にシフトし、感度の向上を図る。 - 特許庁

A method for transferring data between a simulator to an emulator across and interface, comprises updating a simulator buffer of the simulator to contain a desired input state for an emulation cycle.例文帳に追加

1つの実施の形態では、インターフェースを介するシミュレータとエミュレータとの間でデータを転送する方法は、エミュレーションサイクルに対して所望の入力状態を含むように、シミュレータのシミュレータバッファをアップデートする。 - 特許庁

Here, the inverters 25, 28 and the buffer 27 are of a tristate structure, so that output terminals can be put into a high- impedance state, that is, output signals can be turned off, depending on signals inputted to control terminals.例文帳に追加

ここでインバータ２５、２８およびバッファ２７はトライステート構成のものであり制御端子に入力される信号次第で出力端子を高インピーダンスの状態、すなわち出力信号をＯＦＦにできる。 - 特許庁

When a buffer memory for storing picture data by an original reading operation approaches a memory full state in an image reader, the reading operation is stopped and the phase of a CCD line period signal on the stopped position is stored.例文帳に追加

画像読取装置において、原稿読取動作で画像データを貯めるバッファメモリがメモリフル近くなったとき、読み取り動作を停止し、その位置でそのときのＣＣＤライン周期信号の位相を保持する。 - 特許庁