「chip process」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a method for arranging scribed lines which is capable of suppressing the occurrence of burrs of Al at a chip side in a scribing process step, a reticle and an exposure method.例文帳に追加

スクライブ工程の際にチップサイドにＡｌのかえりの発生を抑制できるスクライブラインの配置方法、レチクル及び露光方法を提供する。 - 特許庁

In a mounting process (step S1), an IC chip 3 is mounted on an interposer 1 formed with lands 7, a pad 8, a wiring pattern, etc. via a die-bonding material 2.例文帳に追加

Ｓ１の実装工程にて、ランド７、パッド８、配線パターンなどが形成されているインターポーザ１に、ダイボンド材２を介してＩＣチップ３を実装する。 - 特許庁

To obtain a process for fabricating a chip in which wire bonding is required only once, alignment is facilitated in packaging, and man-hour is reduced.例文帳に追加

本発明は、１回のワイヤボンディングで済み、位置合わせの容易な実装が可能で、工数の低減につながるチップを作製することを課題とする。 - 特許庁

To provide a wafer for preventing damages, such as crack and chip, in a polishing process, and to provide a polishing device and a polishing method for polishing the wafer.例文帳に追加

研磨工程において、割れや欠けといった破損が生じてしまうのが防止されたウエハと、このウエハを研磨する研磨装置及び研磨方法を提供する。 - 特許庁

To provide a bump bonding device which is improved in productivity through a process of reducing a chip transfer time as much as possible by taking the arrangement of each mechanical unit into consideration.例文帳に追加

各機構部の配置を考慮して、チップの搬送時間を極力少なくし生産性を向上させたバンプボンディング装置の提供にある。 - 特許庁

To eliminate a process of inserting resin into a space between a wiring board and the surface of a semiconductor chip, etc.例文帳に追加

配線基板や他の半導体チップなどの表面との間への樹脂封入を省略できる半導体装置および半導体チップを提供すること。 - 特許庁

To easily extract a dangerous pattern which is apt to induce a defect from the chip layout of an integrated circuit and to contribute to improvement in yield and to stabilization of the process margin.例文帳に追加

集積回路のチップレイアウトの中から欠陥の生じやすい危険パターンを簡易に抽出し、歩留まり向上及びプロセスマージンの安定化に寄与する。 - 特許庁

To obtain a semiconductor device wherein a plurality of output characteristics can be realized with one chip, without accompaniment of a great change in the manufacturing process.例文帳に追加

製造工程の大きな変更を伴うことなく、１個のチップで複数の出力特性を実現することができる半導体装置を提供する。 - 特許庁

Since the semiconductor device is formed only by N channel transistors, it is possible to reduce the chip size and shorten the manufacturing process.例文帳に追加

また、半導体装置をＮチャネル型トランジスタのみで形成することにより、装置の面積を縮小し、且つ製造工程を少なくすることができる。 - 特許庁

Since it is not required to provide the logic circuit, the chip size is decreased, the parts count and the manufacturing cost can be reduced and the manufacturing process can be simplified.例文帳に追加

ロジック回路を設ける必要がないので、チップサイズのシュリンク、部品点数の削減、製造コストの削減、製造工程の簡素化が実現する。 - 特許庁

The basic chip is vapor deposited in a vacuum deposition equipment according to a membrane system designing process and is finally chromium-plated to make a corrected three-primary-color ratio adjustment lens.例文帳に追加

基片を真空蒸着機の中で膜系設計工程に基づいて蒸着し、最後にクロム鍍金して補正三原色比率調整レンズを作成する。 - 特許庁

To provide a semiconductor device for which a crack generated on the chip of a power MOSFET in an assembly process can be electrically and highly accurately detected.例文帳に追加

組立工程においてパワーＭＯＳＦＥＴのチップに発生したクラックを電気的に且つ高精度に検出できる半導体装置を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor chip capable of efficiently removing a test pattern in a simple process while keeping versatility.例文帳に追加

テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことができる半導体チップの製造方法を提供することを目的とする。 - 特許庁

To provide a means for simplifying the junction process of a bump electrode for a high integrated semiconductor chip for a semiconductor device and an inner lead for a tape carrier.例文帳に追加

半導体装置の高集積化された半導体チップの突起電極とテープキャリアのインナーリードとの接合工程を簡素化する手段を提供する。 - 特許庁

By the method, times of the data rewriting actually performed in the test process before delivery are correctly managed concerning each IC chip.例文帳に追加

このような方法によれば、個々のＩＣチップについて、その出荷前の試験工程で実際に行われたデータの書き換え回数を正確に管理することができる。 - 特許庁

To impart flexibility to the process order by reducing the requirement for heat resistance of the substrate thereby reducing the stress to the semiconductor chip.例文帳に追加

本発明の目的は、基板に対する耐熱性の要求を減らし、半導体チップのストレスの発生を減らし、工程順序に柔軟性を持たせることにある。 - 特許庁

More specifically, the groove 41e is formed using the same rotary cutting tooth during a process for forming the head chip 41 by cutting through the use of the rotary cutting tooth.例文帳に追加

具体的には、回転刃を用いた切削加工によってヘッドチップ４１を形成する工程中に、同一の回転刃を用いて溝部４１ｅを形成する。 - 特許庁

To provide a wiring circuit board with semiconductor components which does not easily generate defect such as crack or the like at solder connector during the reflow process of flip-chip connection.例文帳に追加

フリップチップ接続のリフロー処理時において、半田接続部に亀裂等の欠陥を生じにくい半導体部品付き配線基板を提供する。 - 特許庁

Consequently, a writing process in the antifuse circuit 31 can be performed at high speed without causing the increase of the chip area due to the dedicated latch circuit.例文帳に追加

このため、専用のラッチ回路によるチップ面積の増大を生じることなく、アンチヒューズ回路３１への書き込み処理を高速に行うことが可能となる。 - 特許庁

To obtain a start-up circuit that can generate an optimum start-up signal for each chip corresponding to dispersion in a characteristic of TRs due to variations in the manufacture process.例文帳に追加

プロセスのばらつきによるトランジスタの特性のばらつきに対応してチップ毎に最適な起動信号を生成することができる起動回路を提供する。 - 特許庁

To solve the problem that the production efficiency is low and the process is intricate because a work for holding electronic components individually is required when an external electrode is formed on a chip electronic component.例文帳に追加

チップ型電子部品に外部電極を形成する際、チップ型電子部品を個々に保持する作業が必要となり、生産効率が悪い。 - 特許庁

The manufacturing method of this light-emitting apparatus 40 includes a process of forming an unevenness 30 on a first surface 24 of the fluorescent section 20, and a process of arranging the first surface 24 oppositely to the LED chip 11.例文帳に追加

本発明にかかる発光装置４０の製造方法は、蛍光部２０の第1の面２４に、凹凸部３０を形成する工程と、第1の面２４をＬＥＤチップ１１に対向して配置する工程と、を有する。 - 特許庁

To provide a microprocessing method which simplifies and shortens a working process, and reduces the cost of the working process and materials, in forming a micropattern used for a semiconductor device, an optical device or a bio chip.例文帳に追加

半導体デバイス、光学デバイスあるいはバイオチップなどに用いられる微細パターンの形成において、加工プロセスが単純かつ短時間であって、加工プロセスや材料のコストが安価な微細加工方法を提供する。 - 特許庁

To provide a processing tape for a semiconductor wafer which tape does not cause a drop in the performance of an adhesive layer and is fit for a semiconductor wafer back grinding process, a semiconductor wafer dicing process, and a semiconductor chip flip-flop mounting.例文帳に追加

接着材層の性能低下を招かない、半導体ウェハのバックグラインド工程、半導体ウェハのダイシング工程、半導体チップのフリップチップ実装に適した半導体ウェハの加工用テープを提供する。 - 特許庁

On a third step, a die bonding process for mounting a chip 40 on the film 10 stuck to the substrate 1 is performed continuously after the completion of a sticking process for leaving only the film 10 by removing the peeling film 11 from the substrate 1.例文帳に追加

第三に、基板１から剥離フィルム１１を除去して該フィルム１０のみを残存させる貼付工程が完了後に、基板１上の該フィルム１０にチップ４０を装着するダイボンド工程へ連続して行う。 - 特許庁

To provide an image pickup device which is miniaturized, has a high performance and is reduced in power consumption by making a sample-and-hold (S/H) circuit composed of a bipolar process, an AGC circuit and an A/D converter composed of a CMOS analog process into one chip.例文帳に追加

バイポーラプロセスで構成されていたサンプルアンドホールド回路、ＡＧＣ回路と、ＣＭＯＳアナログプロセスで構成されていたＡＤコンバータとをワンチップ化し、小型、高性能、低消費電力の撮像装置を実現する。 - 特許庁

Between the ultraviolet ray erasing process of setting a non-volatile semiconductor storage device to an erased state and the assembling process of packaging an IC chip scribed from a wafer, an IC is subjected to heat treatment of 250°C.例文帳に追加

不揮発性半導体記憶素子を消去状態とする紫外線消去工程と、ウェハから切り分けられたＩＣチップをパッケージする組立工程との間にて、ＩＣに対して２５０℃の熱処理を施す。 - 特許庁

To provide a semiconductor device manufacturing method that contributes to simplification of a manufacturing process and improvement in product quality while allowing continuous execution of a pre-dicing method and a mounting process adopting flip chip bonding.例文帳に追加

先ダイシング法と、フリップチップボンディングを採用した実装プロセスとを連続して行うことが可能であり、製造プロセスの簡素化と製品品質の向上に寄与しうる半導体装置の製造方法を提供すること。 - 特許庁

In a power source device 1, a control IC 3 manufactured by a bipolar process and a power supply element 4 manufactured by an MOS process are die-bonded on a lead frame 2 so that their chip ends are close to each other.例文帳に追加

電源用デバイス１は、バイポーラプロセスにより製造された制御用ＩＣ３とＭＯＳプロセスにより製造された電力供給用素子４のチップ端同士を密着させてリードフレーム２上にダイボンディングしている。 - 特許庁

In a method for forming a chip from wafer, a die 30 containing an integrated circuit removes a substrate material 32 damaged in a cutting process through selective etching, after the material 32 is separated (cut off) from a wafer with a CO2 laser beam in the cutting process.例文帳に追加

本発明の一実施例によれば、集積回路を含むダイがＣＯ_2レーザによりウェハから分離（切断）された後、この切断プロセスの間に損傷を受けた基板材料を、選択性エッチングプロセスで除去する。 - 特許庁

To provide a process for strongly laminating a plastic product at a low temperature, a laminator, the plastic product of every kind laminated by the laminating process and especially a biochip or a microanalyzing chip made of a plastic.例文帳に追加

プラスチック製品を、低温で、かつ強固に張り合わせるためのプロセス及び装置を提供し、さらにはそれにより張り合わされた各種プラスチック製品、特にプラスチック製バイオチップやマイクロ分析チップを提供すること。 - 特許庁

Small capacity local memories 13 and 14 are connected to audio processors 10 and 11 in video and audio processing equipment that is based on the UMA method in which the video process and the audio process share an external memory and contained in a chip.例文帳に追加

１チップに収められ、外部に存在するメモリをビデオ処理とオーディオ処理とで共有するＵＭＡ方式に基づくビデオ・オーディオ処理装置において、オーディオ処理プロセッサ10,11に小容量のローカルメモリ13,14を接続する。 - 特許庁

In the structure of white light emitting diode and manufacturing process of the same, at least a red fluorescent material is provided at the bottom layer of a blue light emitting chip and at least a green fluorescent material is provided to the upper part of periphery of the blue light emitting chip.例文帳に追加

白色発光ダイオード構造及びその製造工程は、青色発光チップの底層に少なくとも赤色蛍光材を設置し、青色発光チップの周辺より上部位に少なくとも緑色蛍光材を設置する。 - 特許庁

To provide a semiconductor device in which variation of planarity is suppressed furthermore in a chip by arranging a dummy projecting pattern in each process in addition to an uneven pattern required for implementing a desired chip function, and a designing method of the dummy projecting pattern.例文帳に追加

所望のチップ機能の実現に必要な凹凸パターの他にダミーの凸パターンを各工程のパターンに配置してチップ内の平坦性のバラツキを一層抑制した半導体装置、及びダミーの凸パターンの設計方法を提供する。 - 特許庁

To sustain high reliability even if an electronic component is connected to a first substrate with a wire in a process for producing a built-in chip substrate where a chip is built in between a pair of substrates.例文帳に追加

本発明は一対の基板間にチップが内蔵されたチップ内蔵基板を製造するチップ内蔵基板の製造方法に関し、電子部品を第１の基板にワイヤ接続しても高い信頼性を維持させることを課題とする。 - 特許庁

To provide a recording head and a recorder in which reduction in the size of a semiconductor chip for recording head is realized while simplifying design of the chip and a process common to other product is applicable.例文帳に追加

本発明は、記録ヘッド用の半導体チップサイズの縮小化を実現するとともに、該チップの設計が容易で、他の製品と共通のプロセスが適用可能な記録ヘッドおよび記録装置を提供することを目的としている。 - 特許庁

To provide a substrate treatment system capable of detecting an abnormality of the chip on a substrate in a stage before the inspection process of the substrate is performed in-line by measuring the temperature or temperature distribution of the substrate accompanied by operation or the chip on the substrate during treatment.例文帳に追加

動作を伴う基板や処理中の基板上のチップの温度または温度分布をインラインで計測して、基板の検査工程を行う前の段階で基板上のチップの異常を検出できる基板処理システムを提供する。 - 特許庁

To provide a vertical type insulated gate field effect transistor reduced in the number of manufacturing process compared with that of a conventional field effect transistor, without increasing the rate of an area occupied by the chip of a bidirectional Zener diode formed in the same chip by the shape of a diffusion layer as the protective diode of a power MOSFET.例文帳に追加

パワーＭＯＳＦＥＴの保護用ダイオードとして同一チップに拡散層で形成される双方向ツェナーダイオードのチップに占める面積割合を増加させずに従来より製造工程数を低減させる。 - 特許庁

To provide a manufacturing method of a chip inductor, including a process for forming the chip inductor body stably and steadily by injection and molding in the state, wherein a coil conductor is housed in a cavity, even when the diameter of the coil conductor is small.例文帳に追加

コイル導体の径が小さい場合であっても、コイル導体をキャビティ内に収納した状態で射出成形によりインダクタ本体を安定にかつ確実に得ることができる工程を備えたチップインダクタの製造方法を提供する。 - 特許庁

To provide a wiring board with a built-in semiconductor chip for simplifying a manufacture process and eliminating the lack of current capacity without increasing a body size while a power transistor and a signal processing circuit portion coexist in a chip.例文帳に追加

チップ内にパワートランジスタと信号処理回路部とが混在しながらも、製造工程を簡素化でき、且つ、体格を増大せずに電流容量の不足を解消することができる半導体チップ内蔵配線基板を提供する。 - 特許庁

The invention relates to the test board locking device for testing a semiconductor chip and more particularly relates to the test board locking device capable of easily mounting/detaching a test board on/from the stiffener in the EDS test process of the semiconductor chip.例文帳に追加

本発明は半導体チップのテストのためのテストボードロッキング装置に係わり、さらに詳細には半導体チップのＥＤＳテスト工程でスチフナ上にテストボードを容易に脱付着させることができるテストボードロッキング装置に関する。 - 特許庁

To provide a means which performs mounting of a semiconductor chip onto a circuit board and sealing of the semiconductor chip at the same time by one heat press bonding process by using a thermosetting sealing resin layer having a prescribed thickness.例文帳に追加

回路基板への半導体チップの実装と、半導体チップの封止とを、所定の厚みの熱硬化型封止樹脂層を有する封止樹脂フィルムを用いて、一回の熱圧着処理により同時に行う手段を提供する。 - 特許庁

To provide the manufacturing method of a semiconductor device, capable of suppressing the lowering of the joint strength reliability of a joining part in the thermal curing process of an underfill resin in the flip-chip mounting of a semiconductor chip with respect to an organic board.例文帳に追加

有機基板に対する半導体チップのフリップチップ実装において、アンダーフィル樹脂の熱硬化工程における接合部の接合強度信頼性の低下を抑制できる半導体装置の製造方法を提供すること。 - 特許庁

Concerning the method for producing the ceramic electronic component having electrode layers 6 and 8 containing base metals and a dielectric layer 4, this producing method for ceramic electronic component has a process for debinding a green chip to become the ceramic electronic component under atmospheric gas containing H2O, and a process for burning the debound green chip.例文帳に追加

卑金属を含む電極層６，８と誘電体層４とを有するセラミック電子部品を製造する方法であって、セラミック電子部品となるグリーンチップを、Ｈ_２ Ｏを含む雰囲気ガス下で脱バインダ処理する工程と、脱バインダ処理されたグリーンチップを焼成処理する工程とを有するセラミック電子部品の製造方法。 - 特許庁

The inspection method of the semiconductor wafer includes a process of preparing the wafer with a chip region formed which will become a semiconductor chip, a first probe inspection to inspect the wafer by probing, a process of pressing an electrode of the wafer by a pressurization member having a flat plane, and a second probe inspection to inspect the wafer by probing.例文帳に追加

半導体ウェハの検査方法は、 半導体チップとなるチップ領域が形成されたウェハを準備する工程と、 前記ウェハをプロービングによって検査する第１プローブ検査と、 平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、 前記ウェハをプロービングによって検査する第２プローブ検査と、を含む。 - 特許庁