「chip process」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To provide a method of manufacturing a semiconductor chip that can secures a sufficient yield of manufacture by suppressing warpage of a semiconductor wafer in a thinning process, and to provide a film for processing.例文帳に追加

薄化の際の半導体ウェハの反りを抑制し、製造の歩留まりを十分に確保できる半導体チップの製造方法及び加工用フィルムを提供する。 - 特許庁

To provide a method of manufacturing an electronic substrate in which an electronic element such as a circuit chip can be arranged with good position precision and a process substrate can be easily peeled.例文帳に追加

回路チップ等の電子素子を位置精度良く配置することができ、かつ、工程基板を容易に剥離することのできる電子基板の製造方法を提供する。 - 特許庁

To provide a DNA chip immobilized with a DNA probe free from a chain length with a high degree of integration, by a simple and inexpensive process.例文帳に追加

本発明は、高い集積度で、鎖長に制限のないＤＮＡプローブが固定化されたＤＮＡチップを、簡単な工程で安価に提供することを目的としている。 - 特許庁

To provide a one-piece substrate transporting pallet for using a one- piece substrate divided beforehand, in a process for manufacturing an electronic component formed by jointing an IC chip to the one-piece substrate.例文帳に追加

個片基板にＩＣチップを接合してなる電子部品を製造する工程で、予め分割した個片基板を用いるための個片基板搬送パレットを提供する。 - 特許庁

When the package and the chip are loaded to the carrier 10, the squeezing condition by the mask plate 64 is released and the carrier 10 is delivered to the next process on the second conveyer route 2.例文帳に追加

キャリア１０にパッケージとチップを搭載したならば、マスクプレート６４による押えつけ状態を解除し、キャリア１０は第２の搬送路２で次の工程へ送る。 - 特許庁

This image forming apparatus 1 is equipped with a memory 1a, an operation part 1b, a main control part 3, and the process cartridge 2 which incorporates the recording material 2a such as toner and an ID chip 2b.例文帳に追加

画像形成装置１は、メモリ１ａ、操作部１ｂ、主制御部３及びトナーなどの記録材２ａとＩＤチップ２ｂを内蔵するプロセスカートリッジ２を備えている。 - 特許庁

To provide a radio IC tag for simplifying the read/write test of an IC chip, and for simplifying the manufacturing process of a radio IC tag and for reducing manufacturing costs.例文帳に追加

ＩＣチップのリード／ライトテストが容易であり、無線ＩＣタグの製造工程を簡素化でき、製造コストを低く抑えることができる無線ＩＣタグを提供する。 - 特許庁

In the manufacturing process, the vender unique information in the chip of the CPU 11 is used to verify alteration (hash value checking) and decode the firmware input to a reproducing device.例文帳に追加

製造工程では、ＣＰＵ１１のチップ内のベンダー固有情報Ｖを用いて、再生装置に入力したファームウェアの改竄検証（ハッシュ値チェック）および復号化を行う。 - 特許庁

To increase the manufacturing yield in the connection process for a semiconductor device by applying a flip chip connection structure capable of suppressing the crack or exfoliation etc. resulting from a low-κ film etc.例文帳に追加

low-κ膜等に起因するクラックや剥離等を抑制し得るフリップチップ接続構造を適用することで、半導体装置の接続工程における製造歩留りを高める。 - 特許庁

To simplify the process of individually separating chip regions of a semiconductor wafer, by making good use of the time for redundancy processing in manufacturing a semiconductor device.例文帳に追加

半導体装置の製造に際して、リダンダンシー工程の時間を有効に活用し、半導体ウエハの各チップ領域を個々に分離するための工程を簡略化する。 - 特許庁

When compared with a case where piezoelectric substrates(chip) of wafer level package are previously arranged and integrated, the manufacturing process is simplified and the manufacturing cost can be reduced.例文帳に追加

これにより、予めウェハレベルパッケージの形成された圧電基板（チップ）を並べて一体化させる場合に比べ、製造工程を簡略化し、製造コストを抑制することができる。 - 特許庁

To provide a process for producing a substrate, having a terminal electrode exhibiting a high bonding strength to a bonding wire and solder and a strength sufficient for enduring flip-chip mounting.例文帳に追加

ボンディングワイヤおよびはんだとの接合強度が強く、かつ、フリップチップ実装にも耐えられる強度をもつ端子電極を有する基板の製造方法を提供する。 - 特許庁

To provide a semiconductor device in which resonance frequency can be regulated appropriately while miniaturizing an antenna mounting IC chip and reducing the cost, and its manufacturing process.例文帳に追加

アンテナ搭載ＩＣチップの小型化、低コスト化を図りつつ、共振周波数の適切な調整を行うことが可能な半導体装置とその製造方法を提供する。 - 特許庁

To provide an ejection mechanism for preventing the crack of a seal resin in a resin sealing process for a semiconductor chip or the like and simplifying a mold structure and an ejection method.例文帳に追加

半導体チップ等の樹脂封止工程で封止樹脂のクラックを防止するとともに、金型構造を簡素化するエジェクト機構及びエジェクト方法を提供する。 - 特許庁

To provide a punched chip separating device capable of executing a process for separating the punched chips corresponding to a number of punched holes and punched holes formed in adjacent to each other.例文帳に追加

多数の抜き孔や隣接して形成される抜き孔などに対して、無理なくその抜き屑の分離処理を合目的で対応させる打抜き屑分離装置を提供する。 - 特許庁

Thereby, a reversing mechanism which turns over the transfer nozzle 18 for holding the bare IC chip 12 on the way of process and a head dead-weight canceling mechanism are not needed.例文帳に追加

このため、途中でベアＩＣチップ１２を保持している搬送用ノズル１８を上下反転させる反転機構部やヘッド自重キャンセル機構部を設ける必要がなくなる。 - 特許庁

To provide a process for manufacturing a multilayer electronic component in which heat treatment for imparting a desired hardness to a green chip can be carried out without taking into cosideration a heat treatment time as a direct parameter.例文帳に追加

熱処理時間を直接の要素に持たずに、グリーンチップに所望の硬度を与える熱処理を行うことができる積層電子部品の製造方法を提供する。 - 特許庁

To provide a semiconductor device in which a semiconductor chip of the same design which requires no complex process as a plurality of laminated semiconductor chips can be used.例文帳に追加

積層する複数の半導体チップとして複雑なプロセスを必要としない同一設計の半導体チップを用いることが可能な半導体装置を提供する。 - 特許庁

To provide a semiconductor device that improves productivity by improving electrical characteristics and mechanical strength of a semiconductor chip laminate and simplifying a formation process.例文帳に追加

半導体チップ積層体の電気的特性及び機械的強度を向上させ、形成工程を簡素化して生産性を向上させる半導体装置を提供する。 - 特許庁

Fine micro connectors 1, 11 corresponding to a height and a size in a width direction of a bare chip IC 7 can be obtained by producing a micro connector through a plating process.例文帳に追加

めっき工程を用いてマイクロコネクタを作成したことにより、ベアチップＩＣ７の高さや幅方向の大きさに合わせた微細なマイクロコネクタ１、１１を得ることができる。 - 特許庁

To provide a motor drive capable of eliminating the use of an expensive and complicated dielectric process one-chip IC in drive control of blast motor in various types of household electrical appliances.例文帳に追加

各種家電機器に使用される送風モータの駆動制御において、高価で複雑な誘電体プロセスの１チップＩＣを使用せずに、モータの駆動装置を提供する。 - 特許庁

Thereafter, a package process for shielding the sensor chip 8, the sensor island 7, a part of each lead 5, the bias magnet 14 and the magnet island 13 with insulation molding material is carried out.例文帳に追加

その後、センサチップ８、センサアイランド７、各リード５の一部、バイアスマグネット１４、マグネットアイランド１３を絶縁モールド材料によって封止するパッケージ工程を行う。 - 特許庁

To provide an output circuit capable of generating an output signal with a relatively high voltage level from a chip manufactured by a process in a relatively low voltage level.例文帳に追加

相対的に低い電圧レベルのプロセスにより製造されたチップから相対的に高い電圧レベルの出力信号を生成する出力回路を提供すること。 - 特許庁

A process for producing a polyamide-based master chip blended with talc as a crystal nucleating agent and a releasing agent comprises adding a releasing agent to a polyamide resin blended with a talc, followed by melt kneading.例文帳に追加

結晶核剤としてのタルクと離型剤が配合されたポリアミド系マスターチップを製造するに際し、タルク配合ポリアミド樹脂に離型剤を添加して溶融混錬する。 - 特許庁

To provide a semiconductor device and the manufacturing method of the same having a wiring layer capable of forming a wiring same as a wiring penetrating through a silicon chip inexpensively through an easy process.例文帳に追加

シリコンチップを貫通する配線と同等の配線であって容易なプロセスで安価に形成できる配線層を有する半導体装置とその製造方法を提供する。 - 特許庁

To reduce occurrence of a metal burr without enlarging a semiconductor chip size and a scribe line width in a semiconductor wafer equipped with electrode pads for monitoring a process in a scribe line.例文帳に追加

スクライブラインにプロセスモニタ用電極パッドを備えた半導体ウエハにおいて、半導体チップサイズ及びスクライブライン幅を大きくすることなく、メタルバリの発生を低減する。 - 特許庁

To reduce the effect of particles without damaging the advantage of a pyramidal collet having the high positional accuracy of a mounting substrate and a semiconductor chip in a die bonding process.例文帳に追加

ダイボンディング工程において、実装基板と半導体チップとの位置精度が高いという角錐コレットの利点を損なうことなく、パーティクルの影響を低減する。 - 特許庁

A microcomputer of the chip card is constituted to receive and process the contact data received from the contact interface and the noncontact data received from the noncontact interface at the same time.例文帳に追加

チップカードのマイクロコンピュータは接触インターフェースから受けた接触データと非接触インターフェースから受けた非接触データを同時に受けて処理するように構成される。 - 特許庁

In the second process, a mixture solution in the vessel 24 is sucked to a nozzle 39 having a separation chip 31 and the mixture solution is brought to contact with a solid phase 38 expressing bondability to a specific base sequence.例文帳に追加

第２工程で分離チップ31を有するノズル39に容器24の混合液を吸引し特定の塩基配列に結合性を示す固相38と混合液とを接触させる。 - 特許庁

A business server 105 reads the condition of the lock information 511 through an IC chip reading device 407 and will not start a business process when the condition is not under the condition of unlock.例文帳に追加

業務サーバ１０５は、ＩＣチップ読取装置４０７を介してロック情報５１１の状態を読み取り、それがアンロック状態でなければ業務処理を開始しない。 - 特許庁

To reduce plating defects while enhancing productivity of a plating process in forming an external electrode of a chip-like electronic component such as a laminated ceramic capacitor.例文帳に追加

積層セラミックコンデンサなどのチップ状電子部品の外部電極を形成するときのめっき処理の生産性を高めながらめっき不良を低減することを目的とする。 - 特許庁

To provide a semiconductor device capable of correctly grasping the characteristic fluctuation of an element due to process condition or the like while suppressing the increase of chip area at minimum.例文帳に追加

チップ面積の増大を最小限に抑えつつ、プロセス条件などによる素子の特性ばらつきを正確に把握することが可能な半導体装置を提供する。 - 特許庁

The original chip design was done in a 0.8 micron CMOS process, and with the geometries available today, it is possible to fit four instances of the original design into the same silicon area. 例文帳に追加

もとのチップ設計は0.8 ミクロン CMOS プロセスで行われており、現在使える密度からいえば、同じシリコン面積にかつての設計を4個分つめこむことが可能になる。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

The method of manufacturing an electronic circuit device includes a process of preparing an interconnect substrate 10 having an interconnect 14 and an electrode pad 16 integrally provided with the interconnect 14; a process of preparing an electronic circuit chip 20 having a solder electrode 22; and a process of joining the interconnect substrate 10 to the electronic circuit chip 20 by connecting the solder electrode 22 in a molten state to the electrode pad 16.例文帳に追加

配線１４と、配線１４と一体に設けられた電極パッド１６とを有する配線基板１０を準備する工程と、半田電極２２を有する電子回路チップ２０を準備する工程と、半田電極２２を溶融させた状態で電極パッド１６に接続することにより配線基板１０と電子回路チップ２０とを接合する工程と、を含む電子回路装置の製造方法。 - 特許庁

In the process for mounting a semiconductor chip 20 on a circuit board 10 through flip-chip connection by applying ultrasonic vibration to the semiconductor chip 20, a substrate where protrusion patterns 12a and 12b are provided on a semiconductor chip bonding pattern 12 at the antinodes of vibration when the bonding pattern resonates by the ultrasonic vibration applied from the semiconductor chip 20 is employed as the circuit board 10.例文帳に追加

半導体チップ２０に超音波振動を作用させ、フリップチップ接続により半導体チップ２０を回路基板１０に実装する半導体チップの実装方法において、前記回路基板１０として、前記半導体チップが接合される接合パターン１２に、前記半導体チップ２０により印加される超音波振動によって前記接合パターンが共振する際の、振動の腹の位置に合わせて突起パターン１２ａ、１２ｂが設けられた基板を使用することを特徴とする。 - 特許庁

In a manufacturing process of the dummy bump BD, a seed film 31 is selectively remained after plating using a material of the dummy bump BD is performed on the seed film 31, whereby the dummy bump BD is connected to a scribe line SC provided between the child chip 2 and other chip 4 adjacent to the child chip 2 via the remained portion of the seed film 31.例文帳に追加

ダミーバンプＢＤの製造工程において、シード膜３１上にダミーバンプＢＤの材料を用いたメッキを行った後、シード膜３１を選択的に残しておくことにより、ダミーバンプＢＤは、このシード膜３１の残留部分を介して、子チップ２と子チップ２に隣接する他のチップ４との間に設けられたスクライブラインＳＣに接続されている。 - 特許庁

To reduce generation of a void in a gap between bumps by avoiding air from being involved into the gap when a semiconductor chip is mounted on a circuit board in a process for manufacturing a semiconductor device, wherein the semiconductor chip is mounted with face-down on the circuit board and the gap between the semiconductor chip and the circuit board is filled with a sealing material.例文帳に追加

半導体チップを回路基板上にフェースダウンで搭載し、前記半導体チップと回路基板との間隙に封止材料を充填した半導体装置の製造工程において、半導体チップを回路基板上に搭載する際にバンプ同士の間隙に空気が巻き込まれにくくし、この箇所におけるボイドの発生を低減する。 - 特許庁

If a fraudulent player fraudulently intending to alter the operation of the game machine tries to remove the certificate stamp cover 32 for removing the authentication chip, the wire of the authentication chip 12 is easily cut off, the authentication chip 12 cannot execute the authentication process with the main CPU 10, and the main CPU 10 detecting it stops its operation.例文帳に追加

遊技機の動作を不正に改変しようとする不正遊技者が認証チップを取り外すために証紙カバー３２を取り外そうとすると、認証チップ１２の配線が容易に切断され、認証チップ１２はメインＣＰＵ１０との間で認証処理の実行ができなくなり、これを検出したメインＣＰＵ１０はその動作を停止する。 - 特許庁

A floor plan 5 arranges and wires area models 4 in function block units generated through the model preparing process in a target chip size frame, and estimates the adequacy of the chip size and also extracts the resistance (R) and parasitic capacity (C) of wires around the area model at the same time.例文帳に追加

フロアプラン５はモデル生成処理により作成された機能ブロック単位の面積モデル４を目的のチップサイズ枠に配置、配線し、チップサイズの妥当性を見積もるのと同時に面積モデル周りの配線の抵抗（Ｒ）、寄生容量（Ｃ）を抽出する。 - 特許庁

To provide an optical communications system that utilizes a surface light-emitting type semiconductor laser device chip capable of reducing an operating voltage and an oscillation threshold current as a light-emitting source and can improve the productivity of a laser chip module and the overall yield of a manufacturing process.例文帳に追加

動作電圧、発振閾値電流等を低くできる面発光型半導体レーザ素子チップを発光光源として利用するシステムで、レーザチップモジュールの生産性の向上、しいては製造プロセス全体の歩留まり率向上が可能な光通信システムを提供する。 - 特許庁

To provide a chip size semiconductor package which is simple in structure, equipped with extraction terminals enhanced in number, lessened in thickness, formed as small in size as a chip, and reduced in cost by simplification of a manufacturing process.例文帳に追加

非常に単純な構造でありながらも引出端子の数を多ピン化ができると共に、薄型化及びチップサイズ化が可能であり、又、製造工程の単純化を通じてコストダウンを行うことができるチップサイズ半導体パッケージ及びその製造方法を提供する。 - 特許庁

By thus increasing the exposed amount from the opening 31 of the chip saw 5 in proportion to a cut-in amount relative to the angle A, in a process cutting off the angle A, always the chip saw 5 is exposed from the opening 31 by only the necessary amount of a minimum limit.例文帳に追加

このようにチップソー２３はアングルＡに対する切り込み量に比例して開口３１からの露出量が大きくなるので、アングルＡを切断する過程において、常にチップソー５は必要最小限な分だけが開口３１から露出することになる。 - 特許庁

To provide a zero insertion force electric connector having a lock member, capable of providing stable control for lock and unlock in a process for electrically connecting the electric connector to a chip module, and of stably securing electric signal transmission between the chip module and the electric connector.例文帳に追加

本発明はロック部材を有し、電気コネクタとチップモジュールとを電気的に接続するプロセスで、安定的なロック及びアンロックの制御を提供し、チップモジュールと電気コネクタとの電信伝送の安定を確保できるゼロ挿入力電気コネクタの提供。 - 特許庁

In an LSI chip, for example, a ring oscillator pattern group 50 containing two types of ring oscillators and a wiring characteristic pattern 51 are formed in a process forming a semiconductor integrated circuit 53 on the chip.例文帳に追加

この求められた各リングオシレータの一段当たりの遅延量と遅延式モデルとに基づいて、係数ａ，ｃの値を求めるための２元一次連立方程式を立て、それを解いて得た係数ａ，ｃの値を前記遅延式モデルに代入して遅延式を完成させる。 - 特許庁

By applying such a gluing method, a frame part 12 of the semiconductor sensor chip on the side connected to the beam part 13 is not deformed by the contraction of the thermosetting adhesive 19a in the process for gluing the semiconductor sensor chip to the seating.例文帳に追加

このような接着方法を適用したことにより、半導体センサチップと台座とを接着する工程における熱硬化性接着剤１９ａの収縮によって、梁部１３が接続した側の半導体センサチップの枠部１２が変形することはない。 - 特許庁