「chip process」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a solder chip in which solder is quantified while a conventional process is made use of and which can stably be mounted.例文帳に追加

従来の工程を生かしながら、はんだを定量化し、且つ安定して実装することができるはんだチップを提供する。 - 特許庁

To provide a process for manufacturing a highly reliable chip capacitor (PML type capacitor) of large capacity excellent in moisture resistance easily.例文帳に追加

耐湿性能に優れ、安易に信頼性の高い大容量チップコンデンサ（ＰＭＬ型コンデンサ）を製造する方法を提供する。 - 特許庁

To provide a thermal head driver and the like which can be manufactured by a high density process by reducing a surge voltage without increasing a chip size.例文帳に追加

チップサイズを増大させることなくサージ電圧を低減させ、高密度プロセスで製造可能なサーマルヘッドドライバ等を提供する。 - 特許庁

To provide a method and a system which simultaneously decide optimal design rules and the optimal process parameters while reducing the chip area.例文帳に追加

チップ面積を小さくする一方で、最適なＤ．Ｒ．とプロセスパラメータとを同時に決定する方法およびシステムを提供する。 - 特許庁

To provide a method for packaging a semiconductor chip and a substrate to be bonded while bringing them surely into tight contact with each other in a soldering process.例文帳に追加

接合する半導体チップと基板をはんだ付け工程内で確実に密着させて実装しうる方法を提供する。 - 特許庁

Switching characteristics of each IGBT chip are measured in a switching characteristic measuring process and the IGBT chips within a reference value is selected.例文帳に追加

スイッチング特性測定工程で、各ＩＧＢＴチップのスイッチング特性を測定し、規格値内のＩＧＢＴチップを選別する。 - 特許庁

To provide a semiconductor device suppressing the occurrence of cracks in a semiconductor chip caused by a temperature change in a manufacturing process.例文帳に追加

製造過程の温度変化に起因して半導体チップにクラックが発生することを抑制した半導体装置を提供する。 - 特許庁

In a wire-bonding process (step S2), the pad 8 of the interposer 1 and the pad 8 of the IC chip 3 are bonded by wires 4.例文帳に追加

、ステップＳ２のワイヤーボンディング工程にて、インターポーザ１のパッド８とＩＣチップ３のパッド８との間にワイヤー４をボンディングする。 - 特許庁

In this mounting process, an electrode 12 of the semiconductor chip 10 is arranged opposite to a lead 22 formed on the substrate 20.例文帳に追加

実装工程では、半導体チップ１０の電極１２と基板２０に形成されたリード２２とを対向させて配置する。 - 特許庁

Images in a plurality of chip transfer regions in the resist mask are detected and the patterns are compared with each other (process 101).例文帳に追加

続いて、レジストマスクの複数のチップ転写領域の画像を検出して各々のパターンを互いに比較する（工程１０１）。 - 特許庁

A spacer 18 formed in a wafer process is disposed on the semiconductor chip 16, between the two adjacent semiconductor chips 16, 20.例文帳に追加

隣接する２つの半導体チップ１６，２０の間には、半導体チップ１６に、ウエハプロセスで形成されたスペーサ１８が配設される。 - 特許庁

To provide the manufacturing method of a chip resistor including the forming method of an end-face electrode that is definite and is economical in a manufacturing process.例文帳に追加

確実で製造工程上無駄の無い端面電極の形成手法を含むチップ抵抗器の製造方法の提供。 - 特許庁

To provide a thermal head driver which can reduce a surge voltage without increasing a chip size and be manufactured by the high-density process.例文帳に追加

チップサイズを増大させることなくサージ電圧を低減させ、高密度プロセスで製造可能なサーマルヘッドドライバ等を提供する。 - 特許庁

To measure properties in a state of a chip, reduce color variation, and make a manufacturing process not complicated.例文帳に追加

チップの状態で特性を測定することができ、色のばらつきが少なく、かつ製造工程も複雑にならないようにする。 - 特許庁

The adsorption of the lipoproteins on the flow channel is prevented by performing, for example, a process for charging the lipoproteins in the test solution with first charge, a process for charging a running buffer solution for chip electrophoresis with the first charge and a process for introducing the buffer solution into the chip flow channel.例文帳に追加

リポタンパク質の流路への吸着は、例えば、試験溶液中のリポタンパク質を第１の電荷に帯電させる工程と、チップ電気泳動用のランニングバッファー溶液を第１の電荷に帯電させる工程と、当該バッファー溶液をチップ流路に導入する工程と、を含むことにより防止することができる。 - 特許庁

This vegetable organic substance grinding method has: a chipping process 2 for forming the vegetable organic substance into a chip state; a grinding drying process (3, 4, 5) for stir-grinding the chip-like vegetable organic substance while evaporating moisture under a prescribed temperature to form the dried minute powder; and a collection process 6 for collecting the dried minute powder.例文帳に追加

植物性有機物をチップ状に成形するチップ化工程２と、チップ状の植物性有機物を所定の温度下で水分を蒸発しながら攪拌粉砕して乾燥した微細粉を形成する粉砕乾燥工程（３、４、５）と、乾燥した微細粉を回収する回収工程６とを備える。 - 特許庁

To obtain a chip-in-glass fluorescent display tube in which the IC chip and wiring of fluorescent display tube is securely connected even in the high temperature process of 300-500°C that is a manufacturing process of fluorescent display tube after mounting the semiconductor element, and which has a high reliability of connection, reduced sizes and can shorten the process time.例文帳に追加

半導体素子搭載後の蛍光表示管の製造工程である摂氏３００〜５００度の高温工程においても、ＩＣチップと蛍光表示管の配線を確実に接続し、かつ接続信頼性の高い、小型化可能な、工程時間を短縮化できるチップイングラス蛍光表示管を得る。 - 特許庁

To conduct electrical connection to the embedded bare chip of a semiconductor element without through a bonding process which requires an exclusive facility such as for wire bonding and flip chip bonding, and to arrange a conductive layer and a electronic circuit on an insulating layer covering the buried bear chip to cover the bare chip.例文帳に追加

ワイヤボンディングやフリップチップボンディングのような専用設備を要するボンディング工程を経由せずに、埋設された半導体素子のベアチップへの電気的接続を行え、しかも、埋設されたベアチップを覆う絶縁層上にそのベアチップと重なるように導電層や電子回路部品を配置できるようにする。 - 特許庁

To reduce failure rate and production cost, in a process for producing a thin-film chip resistor using a material plate A integrating a plurality of chip substrates 1, constituting one chip resistor and provided with a longitudinal slit A1 and a lateral slit A2 for each chip substrate in the surface.例文帳に追加

一つのチップ抵抗器を構成するチップ基板１の多数個を一体化し且つ表面に前記チップ基板ごとの縦スリット溝Ａ１及び横スリット溝Ａ２を設けて成る素材板Ａを使用した薄膜型チップ抵抗器の製造方法において、その製造に際しての不良品の発生率の低減と、製造コストの低減とを図る。 - 特許庁

To provide a semiconductor device which is ECD breakdown-resistant, prevents cracks, a chip or the like in a dicing process and whose costs can be lowered by increasing the positioning accuracy of the dicing process.例文帳に追加

ＥＳＤ破壊に強く、またダイシング工程での割れ欠けなどを防止し、更に、トリミングの位置決め精度を高くすることでコストダウンを可能にする半導体装置を提供する。 - 特許庁

To provide a backflow preventing device for surely preventing a phenomenon in which after the end of a metering process and before the start of a packing process, a resin leaks from the side of a screw to the side of a screw chip.例文帳に追加

計量工程終了後、充填工程開始前にスクリュ側からスクリュチップ側へ樹脂が漏れる現象を確実に防止することができる逆流防止装置を提供する。 - 特許庁

The rugged form 15 can be realized through a method wherein the rear surface 11B of the semiconductor chip 11 is subjected to a cutting process using a blade or the like or a selective chemical etching process.例文帳に追加

凹凸形状１５は例えば半導体チップ１１の裏面１１Ｂに対し、ブレード等による切削工程、または選択的に化学的にエッチングすることにより実現する。 - 特許庁

In particular, since the process failure detection circuits have the function as the dummy pattern provided in the peripheral part of the cell array, the chip surface for the process failure detection circuit is saved.例文帳に追加

特に、プロセス不良検出回路がセルアレイの周辺部に設けられたダミーパターンとしての機能を備えることによって、プロセス不良検出回路によるチップ面積を抑制できる。 - 特許庁

Successively, a process for reducing the wafer 1 to the target thickness by backside grinding and a process for picking up the chip 3 with the target thickness are repeated to obtain the individual chips 3 by thickness.例文帳に追加

引き続き裏面研削による目標厚さまでのウェーハ１の薄化とその目標厚さのチップ３のピックアップといった工程を繰り返し、個片化したチップ３を厚さ別に得る。 - 特許庁

To improve a manufacturing process of a three-dimensional integrated circuit chip or a wafer assembly, and further in detail, to make it possible to process chips in an arrayed state on a wafer before arranging the chips as stack.例文帳に追加

三次元集積回路チップまたはウエハ・アセンブリの製造プロセス、より詳細には、チップをスタックとして配置する前に、ウエハ上に配列された状態でチップを加工すること。 - 特許庁

With this configuration, the cap and the chip support body whose contaminants are removed in a plasma process are press-fitted together in the inactive gas atmosphere in the process part 19.例文帳に追加

このような構成とすることで、プラズマ処理によって汚染物質が除去されたキャップとチップ支持体とは、処理部１９内の不活性ガス雰囲気下で圧着が行われる。 - 特許庁

The UV cleaning process 13 for UV cleaning a semiconductor chip surface on a lead frame is provided before a forming process 14 under a condition that a lead frame is mounted on a loading frame after a loading frame setting process 11.例文帳に追加

ローディングフレームセット工程１１のあとで、ローディングフレームにリードフレームを装着した状態でこのリードフレーム上の半導体チップ表面に対してＵＶ洗浄を行うＵＶ洗浄工程１３を成形工程１４の前に設ける。 - 特許庁

To provide an inspecting method capable of improving productivity in a product inspection process, without performing a complicated inspection in an inspection pre-stage, a chip inspection process in particular, for instance, in the product inspection process of a remote controller light receiver.例文帳に追加

たとえばリモートコントローラ受光装置の製品検査工程において、検査前工程、特にチップ検査工程での複雑な検査を実施することなく、製品検査工程での生産性を向上させ得る検査方法の提供。 - 特許庁

When receiving from the electronic money company 12 subtraction information determined through a settlement process, the cellphone 10 uses the access module 102 to perform a process for subtracting electronic money in the noncontact IC chip 101 to complete the settlement process.例文帳に追加

携帯電話機１０は、電子マネー会社サーバ１２から、決済処理で求められた減額情報を受信すると、アクセスモジュール１０２によって、非接触ＩＣチップ１０１の電子マネーの減額処理を行い、決済処理を完了する。 - 特許庁

This method include a process to arrange a sensor chip 14 to the end of a glass tube 13, and a process of extrusion molding of the glass tube 13 while heating by a die 28 arranged outside, bending the glass tube 13 internally, and welding the glass tube to the sensor chip 14.例文帳に追加

センサチップ１４をガラス管１３の端部に配置する工程と、このガラス管１３を加熱しながら、その外方に配置された金型２８で押圧成形し、このガラス管１３を内側に曲げて前記センサチップ１４とガラス溶着させる工程とを有するものとした。 - 特許庁

To provide a semiconductor package with which alignment of a semiconductor element chip is easily done in a die bonding process, inspection for rotation and dislocation of the semiconductor element chip is easy in an inspection process, and a flow-out failure of die bonding paste is prevented.例文帳に追加

ダイボンディング工程において半導体素子チップのアライメントを行い易く、検査工程での半導体素子チップの回転や位置ズレなどの検査が容易となり、また、ダイボンディングペーストの流れ出しの不具合を防止することができる半導体パッケージを提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device wherein adhesive strength between a chip which is processed in the former process of a semiconductor manufacturing process and a substrate, property of the chip after substrate adhesion is equalized, and sufficient adhesive strength to the substrate can be obtained.例文帳に追加

半導体製造工程の前工程において処理されたチップと基板との接着強度および基板接着後のチップの特性を均一化すると共に、基板への十分な接着強度を得ることができる半導体装置の製造方法を提供する。 - 特許庁

The manufacturing method includes a process of mounting the chip component 34 to an image pickup substrate 30 stored inside a tightly sealing container to be introduced into a celom and a process of mounting the solid-state image pickup element 31 to the image pickup substrate 30 on which the chip component 34 is mounted.例文帳に追加

体腔内に導入される密閉容器内に収容される撮像基板３０に対してチップ部品３４を実装する工程と、チップ部品３４を実装した撮像基板３０に対して固体撮像素子３１を実装する工程とを含む。 - 特許庁

In this test (a), not only a mounted parts test for discriminating the mounted condition of chip parts mounted in the previous process but also a parts jump test for discriminating whether or not the chip parts have jumped to a place where variant parts are mounted in the next process C are executed.例文帳に追加

この検査ａでは、前工程で実装されたチップ部品の実装状態などを判別する実装部品検査のほか、つぎの工程Ｃで異形部品が実装される場所にチップ部品が飛んでいないかどうかを判別する部品飛び検査を実行する。 - 特許庁

To provide a flip chip type electric connecting structure of a semiconductor chip with a simple process, by which a reliable electrical connection can be obtained even when there are some variations in the height and the size of a bump.例文帳に追加

バンプの高さや大きさに多少のバラツキがあっても確実な電気的接続が得られる、フリップチップ方式による半導体チップの接続構造を、簡便な工程で安価に提供する。 - 特許庁

In the resin application process of the flip-flop mounting of the semiconductor chip, an adhesive resin 15 is applied to a semiconductor chip mounting part on a wiring board 4 in a cross-line shape or a plurality-of- points shape.例文帳に追加

半導体チップのフリップチップ実装における樹脂塗布工程において、配線基板４の半導体チップ搭載部分に接着樹脂１５を交差線状、または複数点状に塗布する。 - 特許庁

To provide a ceramic plate board for a chip resistor, in which the generation of defective cracking and defective division in the manufacturing process of the ceramic plate board and the chip resistor is inhibited and which can satisfy dimensional accuracy after division.例文帳に追加

セラミック基板並びにチップ抵抗器の製造工程における割れ不良及び分割不良の発生を抑え、分割後の寸法精度を満足出来るチップ抵抗器用セラミック基板を提供する。 - 特許庁

In this process, the sealing resin 5 in a semi-hardened state is softened so as to be charged into a part between the semiconductor chip 10 and a packaging substrate 12, and the semiconductor chip 10 is bonded to the packaging substrate 12.例文帳に追加

この際、半硬化状態の封止樹脂５は軟化して半導体チップ１０と実装基板１２との間の一部に充填され、半導体チップ１０と実装基板１２とが接着される。 - 特許庁

An adhesive layer 19 integrating the IC chip 13 and the antenna 15, is removed in a dusting stage of the wastepaper regeneration process, so that the shreds of the IC chip 13 and the antenna 15 are not included in the regenerated pulp.例文帳に追加

ＩＣチップ１３、アンテナ１５と一体化した接着層１９は、古紙再生工程の除塵工程において除去され、再生パルプにはＩＣチップ１３やアンテナ１５の破片は含まれない。 - 特許庁

Dummy wiring 13 is arranged around a chip 11 at the outermost circumference of the chip 11, and is used for the process monitoring, or for the evaluation of reliability of wiring and contacts.例文帳に追加

チップ１１の最外周にこのチップ１１を囲ってダミー配線１３が配置されており、このダミー配線１３がプロセスモニタ用または配線及びコンタクトの信頼性評価用として用いられる。 - 特許庁

To provide a manufacturing method of a piezoelectric resonator chip enhancing accuracy of exposure applied to a tuning part, in a photolithography process in forming electrodes when forming the downsized tuning fork type piezoelectric resonator chip.例文帳に追加

小型化された音叉型圧電振動片を形成する際の電極形成時のフォトリソ工程において、又部に対する露光精度を向上させることができる圧電振動片の製造方法を提供する。 - 特許庁

To provide a semiconductor device which is formed through a process of sealing a power semiconductor element chip and a control IC chip for controlling the same with sealing resin and excellent in heat dissipation properties, and to provide a method of manufacturing the same.例文帳に追加

パワー用半導体素子チップとそれを制御する制御用ＩＣチップとをモールド樹脂で封止した半導体装置であって、放熱性に優れたもの、およびその製造方法を実現する。 - 特許庁

To provide a method for bonding a semiconductor chip wherein a separate chip flipping process is not required by disposing a wafer in a manner that the front surface of the wafer faces downward and then pushing a die downward to a tray therebelow.例文帳に追加

ウェーハの前面が下部方向に向かうように載置した後、下部のトレイにダイをプッシュすることによって、別途のチップフリップ過程を必要としない半導体チップボンディング方法を提供する。 - 特許庁

To provide an electrically conductive adhesive capable of performing a flip-chip bonding process using a low melting point solder without requiring a sophisticated control technology and a method for flip-chip bonding using the same.例文帳に追加

高度の制御技術なしに低費用で低融点ソルダを利用したフリップチップボンディング工程を行うことができる導電接着剤及びこれを利用したフリップチップボンディング方法を提供する。 - 特許庁

In an initial arrangement deciding process ST02 a cell is initialized for outline arrangement 1, a pad cell is arranged at the peripheral edge part of a chip, and a cell except for the pad cell in the center of the chip, for example.例文帳に追加

次に、初期配置決定工程ＳＴ０２において、概略配置１のためのセルの初期配置を行ない、例えば、パッドセルをチップの周縁部に、それ以外のセルをチップの中心部に配置する。 - 特許庁