| 例文 |
circuit processingの部分一致の例文一覧と使い方
該当件数 : 13092件
An image display card 10 has a power receiving part comprising a liquid crystal display 11 for displaying an image, a liquid crystal driver 12, a memory 14, an image signal processing part/DAC 15, a receiving coil 16, a detection circuit 17, and a power supply circuit 18.例文帳に追加
映像表示カード10は、映像を表示するための液晶ディスプレイ11,液晶ドライバ12,メモリ14,映像信号処理部/DAC15と、受信コイル16、検波回路17、電源回路18からなる受電部により提供される。 - 特許庁
A logic circuit 16 to be connected with each output of the first, second and third processing circuit generates a control signal to indicate presence/absence of necessary phase relation among the clock signal and the first, second and third versions of the specified signal.例文帳に追加
それら第1、第2および第3の処理回路の各々の出力に接続される論理回路16は、該クロック信号と、所定の信号の第1、第2および第3のバージョンとの間に必要な位相関係の有無を示す制御信号を生成する。 - 特許庁
An AD converter 10 processes analog-digital conversion by dividing it into four stages, and performs pipeline processing for a first stage of AD conversion by a first AD conversion circuit 14 and second-fourth stages of AD conversion by a second AD conversion circuit 32.例文帳に追加
AD変換器10は、アナログデジタル変換を4段階に分けて処理するとともに、第1AD変換回路14による第1段階のAD変換と、第2AD変換回路32による第2〜4段階のAD変換とをパイプライン処理する。 - 特許庁
A connector (105) provides electrical connections between the array of transducer cells (103) and the array of circuit cells (227), and an interconnection structure (107) is connected to transfer signals between the circuit cells (227) for processing.例文帳に追加
トランスジューサセル(103)のアレイと回路セル(227)のアレイの間の電気的接続がコネクタ(105)によって提供されており、また処理のために回路セル(227)同士の間で信号を転送するように相互接続構造(107)が接続されている。 - 特許庁
To provide a data processor and a data processing method by which useless time is shortened when plural pieces of data are continuously read from a slave circuit by a master circuit and many pieces of data are read in a short time.例文帳に追加
本発明は、マスタ回路がスレーブ回路から複数のデータを連続的に読み込む際の無駄な時間を短縮することができ、少ない時間で多数のデータを読み込むことができるデータ処理装置およびデータ処理方法を提供することを課題とする。 - 特許庁
When a code error detection circuit 105 detects the number of error bits by error correction processing of the decoding circuit 11, an impedance control part 104 changes the impedance value of the variable impedance 103 according to the detected number of error bits.例文帳に追加
そして、復号化回路11の誤り訂正処理による誤りビット数を符号誤り検出回路105が検出することで、検出した誤りビット数に応じて可変インピーダンス103のインピーダンス値をインピーダンス制御部104が変更する。 - 特許庁
The signal processor comprises a signal processing circuit 11, a multiplexer 12 for multiplexing the output signal and the evaluation signal at the normal operation time from the circuit 11, and a terminal T4 for outputting a multiplex output signal from the multiplexer 12.例文帳に追加
信号処理回路11と、その信号処理回路11よりの通常動作時の出力信号及び評価信号を多重化する多重化回路12と、その多重化回路12よりの多重出力信号が出力される端子T4とを有する。 - 特許庁
The stream sending- out device performs a connecting processing for the repaired stream to generate one stream, outputs the stream to the network through the interface circuit, and sends the stream outputted from the interface circuit to the client through the network.例文帳に追加
そして、ストリーム送出装置は、修復されたストリームに連結処理を施し一つのストリームとして前記インタフェース回路を介して前記ネットワークに出力し、前記インタフェース回路から出力されたストリームを前記ネットワークを介してクライアントへ送出する。 - 特許庁
A main control unit 3 is comprised of taking a picture that an intercom with a camera images through a camera selector circuit 28, processing composition with a graphic image by a graphics generating circuit 32 and sending to a monitoring television interphone 2 as an image signal.例文帳に追加
メイン制御ユニット3は、カメラ付ドアホン子器が撮像した映像をカメラセレクタ回路28を通じて取り込み、グラフィックス生成回路32でグラフィック画像と合成加工して、映像信号としてモニタテレビインターホン2に送出するようになっている。 - 特許庁
A crosstalk correction circuit 20 superimposes a cross cancel current CI2 obtained by a cross cancel phase gain control circuit 8, a waveform processing section 18, and a D/A converter 19 on the basis of the crosstalk component CR onto the vertical deflection current SI.例文帳に追加
クロストーク補正回路20は、クロストーク成分CRに基づいてクロスキャンセル位相ゲイン制御回路8、波形処理部18およびD/A変換器19により得られたクロスキャンセル電流CI2を垂直偏向電流SIに重畳する。 - 特許庁
When this comparison results in non-coincidence and the error is detected, an encryption processing circuit 42 encrypts the secret information data and the secret CRC data by using a secret key stored in a secret key register 41 and outputs them outside the semiconductor integrated circuit.例文帳に追加
比較結果が不一致でありエラーが検出された場合、暗号処理回路42は、機密情報データと機密CRCデータを秘密鍵レジスタ41に格納された秘密鍵を用いて暗号化し、半導体集積回路外部に出力する。 - 特許庁
A correction operation circuit 14 calculates a pressure quantity detection value according to the detection signal Sd while temperature is compensated for by an operation processing based on digital data from the A/D conversion circuit 9 and a correction coefficient from an EPROM 13.例文帳に追加
補正演算回路14は、A/D変換回路9からのデジタルデータ及びEPROM13からの補正係数に基づいた演算処理により、検出信号Sdに応じた圧力量検出値を温度補償した状態で算出する。 - 特許庁
A display intensity set circuit 20 having received the input of an operate signal "ON" inputs a display intensity varying signal indicating to weaken display intensity to an image processing circuit 15 when the surgeon presses down a display switching switch 19.例文帳に追加
術者が表示切替スイッチ19を押下すると、その操作信号「ON」の入力を受けた表示強度設定回路20は、画像処理回路15に対して表示強度を弱めることを指示する表示強度変更信号を入力する。 - 特許庁
A conversion circuit 13 applies interpolation (up-sampling) processing to low-order prediction image data L_PRE generated by the low-order layer encoding circuit 12 to generate low-order prediction data L_PREb having the same resolution (number of scanning lines) as that of the progressive image data S10_1.例文帳に追加
変換回路13において、下位レイヤ符号化回路12が生成した下位予測画像データL_PREを補間(アップサンプル)処理して、プログレッシブ画像データS10_1と同じ解像度(走査線数)の下位予測画像データL_PREbを生成する。 - 特許庁
To provide an amplifier circuit which performs distortion compensation processing of an amplifier for use in a power supply modulation system such as an ET (Envelope Tracking) system or an EER (Envelope Elimination and Restoration) system, the amplifier circuit having a state where distortion compensation is facilitated, by improving frequency characteristics of a gain of the amplifier.例文帳に追加
ET(Envelope Tracking)方式やEER(Envelope Elimination and Restoration)方式等の電源変調方式で使用される増幅器の歪補償処理を行う増幅回路において、増幅器の利得の周波数特性を改善して、歪補償が容易な状態にする。 - 特許庁
The control circuit model CM then informs a processing request of the determined instruction to the plurality of hardware models HM1-HMn through a signal line 210 for a logic verification which cannot be connected because of physical constraint on an actual circuit.例文帳に追加
そして、制御回路モデルCMは、決定された命令の処理要求を、実際の回路上では物理的な制約により結線できない論理検証用の信号線210を介して、複数のハードウェアモデルHM1〜HMnに通知する。 - 特許庁
In a diagnosis processing part 31b, a switching element 26 is shut and a capacitor 27 is connected only to a diagnosis circuit 31, and a switching element SW1 of an oscillation circuit 31a is turned on to feed electric power and the capacitor 27 is connected to an operational amplifier OP1.例文帳に追加
診断処理部31bは、スイッチング素子26を遮断させてコンデンサ27を診断用回路31のみに接続させると共に、発振回路31aのスイッチング素子SW1を導通させてコンデンサ27をオペアンプOP1へ接続する。 - 特許庁
A program file 101 from a storage device is divided by a dividing circuit 105, transcoding processing is simultaneously performed by plural transcoding devices 102a and 102b and the divided program files are coupled by a coupling circuit 106 so that a transcoded program file can be generated.例文帳に追加
記憶装置からの番組ファイル101を分割回路105により分割し、複数のトランスコード装置102a〜bにより同時にトランスコード処理を行い、結合回路106により結合してトランスコードされた番組ファイルを生成する。 - 特許庁
A SW circuit 22 selects one of a plurality of predetermined positions A, B, C, D different from one another with respect to the process of reception processing of a received signal in accordance with a reception state detected by a reception state detection circuit 21.例文帳に追加
SW回路22は、受信状況検出回路21手段によって検出される受信状況に応じて、受信信号の受信処理の過程に関して予め定める複数の異なる位置A、B、C、Dから1つの位置を選択する。 - 特許庁
At the time of reproducing the disk 1 to which information for the error correction for the CD-ROM is not added at a high speed, a microcomputer 8 reads the data through an optical pickup 3, a demodulation circuit 4 and a signal processing circuit 5 and stores them in a buffer memory 10.例文帳に追加
CD−ROM用のエラー訂正用の情報が付加されていないディスク1を高速再生するとき、マイクロコンピュータ8は光学式ピックアップ3、復調回路4、信号処理回路5を介してデータを読み出し、バッファメモリ10に格納する。 - 特許庁
The CPU 3 repeats processing for gradually increasing the gain of the focusing drive circuit 63 and the tracking drive circuit 64 by a predetermined amount at a time until the amplitude of the sinusoidal signal S2 detected by the amplitude detector 21 reaches the predetermined amplitude.例文帳に追加
CPU3は、振幅検出部21によって検出される正弦波信号S2の振幅が所定振幅に一致するまで、フォーカスドライブ回路63とトラッキングドライブ回路64のゲイン量を所定量ずつ順次に増加させる処理を繰返す。 - 特許庁
A minimum SAD (minimum differential sum), operated by the full search processing, output from the common circuit (R)310 and the common circuit (L)320, respectively is then compared with a motion vector and the motion vector is calculated.例文帳に追加
そして、共通回路(R)310および共通回路(L)320のそれぞれから出力される、全探索処理によって演算された最小SAD(最小差分和)と動きベクトルを比較して、動きベクトルを算出することを特徴とする。 - 特許庁
A connecting hole 27 is perforated in the insulating layer 26 so that the terminal faces 22a and 23a of the circuit parts 22 and 23 can be exposed, and the connection with the circuit parts can be operated in a batch by the through-hole formation with the connecting hole 27 and etching processing.例文帳に追加
当該絶縁層26に接続孔27を穿設して前記回路部品22、23の端子面22a、23aを露出させ、前記接続孔27によるスルーホール形成とエッチング処理により前記回路部品への接続を一括して行う。 - 特許庁
In a selection processing period set as a period other than an FFT window period, a selection control circuit 110 controls a selection circuit 102, so that transmission signals from antennas 101a-101d can be successively switched, and that the signal levels can be compared with each other.例文帳に追加
選択制御回路110は、FFT窓期間以外の期間中に設定した選択処理期間において、選択回路102を制御し、アンテナ101a〜101dからの伝送信号を順次切替えて信号レベルを比較する。 - 特許庁
An arithmetic processing unit 120 reads circuit data DC from a storage device 110 according to the instructions of software 150 and 160, and selects one of a plurality of timing arcs as a representative timing arc by referring to the circuit data DC.例文帳に追加
ソフトウェア150、160の命令に従って、演算処理装置120は、記憶装置110から回路データDCを読み込み、その回路データDCを参照することによって、複数のタイミングアークから、1つを代表タイミングアークとして選択する。 - 特許庁
A control circuit 15 initiates A/D conversion processing by operating the ring delay line 2 of a pulse phase difference encoding circuit 1 and samples data obtained through a counter 3 and an encoder 6 periodically every time when a predetermined sampling time elapses.例文帳に追加
制御回路15は、パルス位相差符号化回路1のリングディレイライン2を動作させてA/D変換処理を開始させ、その後所定のサンプリング時間が経過する毎に、カウンタ3及びエンコーダ6において得られるデータを周期的にサンプリングさせる。 - 特許庁
A clock delay circuit 10 generates a plurality of clock signals with different delay time from a clock signal A40 to be inputted in an arithmetic processing circuit 40 and outputs a delay clock signal A11 selected by a clock selection signal A10.例文帳に追加
クロック遅延回路10は、演算処理回路40に入力されるクロック信号A40から異なる複数の遅延時間の遅延クロック信号を発生し、クロック選択信号A10によって選択された遅延クロック信号A11を出力する。 - 特許庁
A signal line connecting the image pickup part and an image signal processing circuit in the image signal processor 20 and a signal line connecting the light source part and an LED drive circuit in the image signal processor 20 are disposed in a connecting cable 15.例文帳に追加
連結ケーブル15内に撮像部と映像信号処理装置20内の映像信号処理回路とを連絡するための信号線と、光源部と映像信号処理装置20内のLEDドライブ回路とを連絡するための信号線とを配設する。 - 特許庁
To adapt to two conflicting requests that are the reduction of a processing amount required for updating setting contents of address space protection information accompanying the switch of an execution program and the reduction of the circuit scale of a storage circuit for storing the address space protection information.例文帳に追加
実行プログラムの切り替えに伴うアドレス空間保護情報の設定内容の更新に要する処理量の削減と、アドレス空間保護情報を記憶する記憶回路の回路規模の削減という2つの相反する要望に適応する。 - 特許庁
When a warning sound analysis circuit 12 has detected the ID code, the control signal 105 output by a contact signal generation circuit 13 instructs specific crime prevention processing for an abnormality detected by a detection sensor corresponding to the ID code.例文帳に追加
警報音響分析回路12によってIDコードが検出された場合、接点信号発生回路13が出力する制御信号105は、IDコードに対応した検知センサが検知した異常に対しての個別の防犯処理を指令する。 - 特許庁
To provide a clamping circuit, having a clamping means for clamping at a first potential which can be provided at low cost and a clamping means for clamping at a second potential which is different from the first potential, and to provide a video signal processing device having the clamping circuit.例文帳に追加
安価で提供可能な第1の電位でクランプするクランプ手段と、第1の電位とは異なる第2の電位でクランプするクランプ手段とを有するクランプ回路、及び同クランプ回路を有する映像信号処理装置を提供する。 - 特許庁
To exactly secure a pull-up resistance having high pressure resistance and a sufficient resistance value, even when a sensor part, a comparator as a processing circuit therefor, a switching element and the like including all thereof are formed into an integrated circuit in one chip, as a rotation detector.例文帳に追加
回転検出装置として、センサ部やその処理回路としての比較器、スイッチング素子等を含めて、1つのチップ内にこれらが集積回路化される場合であれ、高耐圧で且つ十分な抵抗値を有するプルアップ抵抗を的確に確保する。 - 特許庁
In the hardened depth measuring method, a hardened depth measuring device 1 including an exciting coil 3 for exciting a rolling device or a component of the rolling device as a measurement target 20, an impedance detection circuit 5, and a signal processing circuit 6 is used.例文帳に追加
この焼入れ深さ測定方法では、転動装置または転動装置部品を測定対象物20として励磁する励磁コイル3と、インピーダンス検出回路5と、信号処理回路6とを備えた焼入れ深さ測定装置1を用いる。 - 特許庁
To provide an automatic design method and an automatic design apparatus capable of previously suppressing the generation of an area in which the performance of OPC processing is difficult and capable of improving the yield of an integrated circuit and to provide a method for manufacturing a semiconductor integrated circuit.例文帳に追加
OPC処理を施すことが困難な領域の発生を予め抑制することができ、集積回路の歩留まりを向上可能な自動設計方法、自動設計装置及び半導体集積回路の製造方法を提供する。 - 特許庁
The storage circuit 14 stores in advance transfer destination information corresponding to caller telephone number information, the control circuit 12 searches data on the basis of a caller number obtained at the arrival of a call, displays a corresponding transfer destination and performs transfer processing.例文帳に追加
発信者電話番号情報に対応付けた転送先情報を予め記憶回路14に格納し、着信したときに得られる発信者番号に基づきデータ検索して該当する転送先を表示すると共に転送処理する。 - 特許庁
This device has ATM input/output circuits 1-1 to 1-M which can transmit and receive the ABR cells, and every ATM input/output circuit has an ATM cell processing circuit 3 and a statistical information transfer/ accumulating part 4.例文帳に追加
ABRセル統計情報転送集計装置は、ABRセルの送受信が可能なATM入出力回路1-1〜1-Mを備え、各ATM入出力回路は、ATMセル処理回路3と、統計情報転送集計部4とを有する。 - 特許庁
In a signal processing circuit 6, on the basis of a signal from an optical type signal detection part 4, an absolute angle position in one rotation of a rotation shaft 1 is obtained by using a data conversion circuit 12, and the number of revolution of the rotation shaft 1 is obtained by using a counter 13.例文帳に追加
信号処理回路6は、光学式信号検出部4からの信号に基づいて、データ変換回路12により回転軸1の1回転内の絶対角度位置を得るとともに、カウンタ13により回転軸1の回転数を得る。 - 特許庁
By constructing the signal processing LSI with a CMOS and the drive circuit of a light-transmitting and receiving element with a Si-Ge transistor circuit, a band of a modulated signal can be expanded, thus enabling improvement in light signal inputting and outputting performance.例文帳に追加
信号処理LSIをCMOSで構成し、光送受信素子の駆動回路をSi−Geトランジスタ回路にて構成することにより、変調信号帯域を拡大でき装置からの光信号入出力性能を拡大することができる。 - 特許庁
TDM(time division multiplex) interface processing units 1-1 to 1-j, packet switches 3-1 to 3-k, and ATM(asynchronous transfer mode) switches 4-1 to 4-m are configured by a packaging circuit substrate, and this packaging circuit substrate is configured made compatible by a slot T.例文帳に追加
TDM・I/F処理部1−1〜1−jと、パケットスイッチ3−1…3−k及びATMスイッチ4−1…4−mが、実装回路基板で構成され、かつ、この実装回路基板が、スロットTによって互換可能に構成されている。 - 特許庁
In the case of executing a consecutive shot recording function, an index image generating circuit 116 generates an index image on the basis of consecutive shot still pictures in parallel with recording of a plurality of the consecutive shot still pictures onto a magnetic tape 101 by a recording signal processing circuit 108.例文帳に追加
連写記録機能実行時には、記録信号処理回路108が複数枚の連写静止画像を磁気テープ101に記録するのと並行して、インデックス画像作成回路116が、連写静止画像をもとにインデックス画像を作成する。 - 特許庁
To provide a process film for manufacturing a laminated circuit board capable of forming a good hole at the time of processing of a via-hole, not causing the trouble caused by flotation or peeling when filling the hole with conductive paste and excellent in the peelability from the laminated circuit board.例文帳に追加
ビアホール加工時に良好なホールを形成し得ると共に、該ホールへの導電性ペースト充填時における浮きや剥がれによる不具合を起こさず、かつ基板からの剥離性に優れる、積層回路基板製造用工程フィルムを提供する。 - 特許庁
A correlation value between an output ADO of an A/D converter and an output MO of a delay memory resulting from delaying the output ADO by a valid symbol period equivalent to the circuit setting mode is subjected to moving average processing and summation of the absolute value for the guard interval period of circuit setting.例文帳に追加
A/D変換器出力ADOと回路設定のモードに相当する有効シンボル期間長遅延した遅延メモリ出力MOとの相関値は、回路設定のガードインターバル期間の移動平均および絶対値加算が施される。 - 特許庁
To provide a method for assembling a magnetic circuit for an electroacoustic transducer, in which a magnetic circuit component is fixed in a short period of time without the need for special processing such as radiation of ultraviolet ray and a sufficient adhesion strength is obtained after the lapse of a prescribed time.例文帳に追加
紫外線照射などの特殊な処理を施さなくとも、短時間で磁気回路部品を固定することができ、しかも一定時間経過後に充分な接着強度が得られる、電気音響変換器の磁気回路組立方法を提供する。 - 特許庁
The television camera is provided with an optical lens, a video signal processing circuit, and an interface circuit for making a video signal accessible to a LAN (Internet and Ethernet (R)) and can transmit/receive a video signal accessible to the LAN by means of a wireless LAN so as to attain wireless LAN access.例文帳に追加
光学レンズと、映像信号処理回路と、映像信号をLAN(インターネット及びイーサネット(登録商標))接続可能にするインタフェース回路とを有し、LAN接続可能な映像信号を無線LANで送受信可能にして、無線でLAN接続する。 - 特許庁
An arithmetic circuit 106 of a signal processing circuit 112 receives pixel data resulting from applying analog/digital conversion to a signal obtained by image pickup of an object by an image pickup element 101 and applies arithmetic operation to the pixel of the data with respect to pixels around the pixel so as to calculate RGB or YUV data at once.例文帳に追加
信号処理回路112 は、撮像素子101 で撮像した信号をA/D変換した或る画素データにおいて、演算回路106 を用いてその周辺の画素との演算を行い、そのRGBあるいはYUVデータを一度に算出する。 - 特許庁
An A/D-D/A conversion circuit 3 converts a voice picked up by a microphone 4 of this mobile terminal into a digital voice signal and gives the signal to a voice recognition circuit 8 via a voice processing section 2 and a CPU 6, where voice recognition is conducted.例文帳に追加
マイクロホン4より入力された音声は、A/D−D/A変換回路3によりデジタルの音声信号に変換された後、音声処理部2、CPU6を介して音声認識回路8に供給され、音声認識が行われる。 - 特許庁
On the other hand, the transmission signal from the transmission antenna 4 of the master station 1 is received by a reception antenna 6 and a reception circuit 5 of the master station 1, and an A/D converter circuit 7 and a central processing unit 8 monitor its own output level.例文帳に追加
一方、主局1の送信アンテナ4から放出された送信信号は主局1の受信アンテナ6および受信回路5で受信され、A/D変換回路7および中央演算処理装置8で自己出力レベルを監視する。 - 特許庁
To provide a driving circuit for display which can achieve low-cost enlargement processing by applying a conventional circuit in the case of displaying display data of resolution that is lower than that of a display panel and further can reduce the power consumption of a display device.例文帳に追加
表示パネルの解像度より、低い解像度の表示データを表示する場合に、従来回路の流用で低コストな拡大処理を実現し、さらに表示装置の消費電力を低減させることが可能な、表示用駆動回路を提供する。 - 特許庁
To adapt an output voltage of a demodulator circuit configuration to that of a lower stream signal processing circuit configuration in a receiver configuration of a frequency modulation wireless signal, without the need for external test signal and to enable self-checking of reception branches.例文帳に追加
周波数変調無線信号の受信機構成において、外部テスト信号なしで、復調装置回路構成の出力電圧を下流の信号処理回路構成に適合するようにすること及び受信ブランチの自己検査を可能とする。 - 特許庁
In order to correct a drive timing in returning to a suitable timing from a drive timing in going by the discriminated result, a specific drive timing correction command signal is output to the operation processing part 19 through the printer IF circuit 25 and the host IF circuit 1.例文帳に追加
識別結果によりヘッド7の復動時の駆動タイミングを往動時の駆動タイミングから適宜なタイミングに補正すべくプリンタIF回路25、ホストIF回路1を通じて演算処理部19に所定の駆動タイミング補正指令信号を出力する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|