「clock input」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

Also, based on the operation (clicking) of a user such as from an input device 23, a clock count processing section 121 writes the number of clocks for each conversation at a statistical information storage section 132.例文帳に追加

また、入力装置２３などからの利用者の操作（クリック）に基づき、クリック回数処理部１２１は会話ごとのクリック回数を統計情報記憶部１３２に書き込む。 - 特許庁

A positive power generating circuit 131 and a negative power generating circuit 132 are disposed nearby a terminal portion 140 to which a drive clock and an input power potential are applied from outside.例文帳に追加

正電源発生回路１３１及び負電源発生回路１３２は、駆動クロック、入力電源電位が外部から印加される端子部１４０に近接して配置する。 - 特許庁

In a control/data comparison determination circuit 22, a measurement clock signal is appropriately selected, and input data D_IN to a combination circuit are outputted to an LSI 23 to be measured.例文帳に追加

制御・データ比較判定回路２２では、測定クロック信号が適当に選定され上、組合せ回路への入力データＤ_ＩＮが被測定ＬＳＩ２３に出力される。 - 特許庁

To provide a data communicator which immediately stabilizes a receive-side clock, while in a long-period PLL adjustment immune to the residual jitters, even if the input is switched.例文帳に追加

残留ジッタの影響を受けない長周期のＰＬＬ調整を行いながら、入力を切替えても即座に受信側クロックが安定するデータ通信装置を提供する。 - 特許庁

An input capture circuit 12 of an ECU 11 measures duty time and a PWM cycle of a transmission signal SG according to a timer clock generated by a timer circuit 13.例文帳に追加

ＥＣＵ１１のインプットキャプチャ回路１２は、タイマ回路１３が生成したタイマクロックに従い、送信信号ＳＧのデューティ時間およびＰＷＭ周期を計測する。 - 特許庁

A mediation input section 139 extracts the supervisory signal composed of a current signal superimposed on a signal transmitted through a data signal line for each cycle of a clock.例文帳に追加

仲介入力部１３９は、クロックの１周期毎に、データ信号線を伝送される信号に重畳された電流信号からなる監視信号を抽出する。 - 特許庁

A phase comparator 1 compares the phase of an input clock with that of the output of a frequency divider 3 and outputs a phase difference signal to a frame phase difference control circuit 5.例文帳に追加

位相比較器１は入力クロックの位相と分周器３の出力の位相とを比較し、位相差信号をフレーム位相差制御回路５に出力する。 - 特許庁

Thus, the fluctuation in a feedback voltage signal S4 fed to a voltage controlled oscillator 6 on the occurrence of the interruption of the input clock can be minimized.例文帳に追加

したがって、入力クロック断発生時における電圧制御型発振器６に対するフィードバック電圧信号Ｓ４の変動を最小限に抑えることが可能である。 - 特許庁

To synchronize the system clock of a fixed frequency with an input signal without using a large-scale circuit such as PLL and to reduce jitters of the synchronous timing.例文帳に追加

ＰＬＬといった大規模な回路を用いずに、固定周波数のシステムクロックと入力信号との同期を図ることができ、また、その同期タイミングのジッタを低減する。 - 特許庁

By the switches 2A, 2B, the normal signal and its inverted signal from the input signal source 1 are distributed alternately by a clock signal from a signal source 3.例文帳に追加

さらに、この切り替えスイッチ２Ａ、２Ｂでは、入力信号源１からの正転及び反転の信号が、信号源３からのクロック信号によって交互に振り分けられる。 - 特許庁

To quickly attain data input and output for a shared memory by only increasing a little power consumption without making it necessary to quicken any system clock even in a low speed operation mode.例文帳に追加

低速動作モード時でもシステムクロックを高速にする必要が無く、わずかな消費電力の増加のみで高速に共有メモリへのデータ入出力を可能とする。 - 特許庁

The lyrics data track is sequenced with the clock signal (a video sequencer 10) to display lyrics in synchronism with the externally input live musical performance sound.例文帳に追加

このクロック信号で歌詞データトラックをシーケンスする（映像シーケンス部１０）ことにより、外部から入力されたライブ演奏音に同期して歌詞を表示することができる。 - 特許庁

The decided input signal and output signal are applied to a simulation model 26 of a central processing system, and the condition of the central processing unit 21 at each clock cycle is decided.例文帳に追加

その入力信号、出力信号を、中央処理システムのシミュレーションモデル（２６）に印加し、それぞれのクロックサイクルにおける中央処理ユニット２１の状態を決定する。 - 特許庁

Thus, even when PCR having great jitter or frequency offset is input, a stable system clock can be generated while following the PCR jitter.例文帳に追加

これにより、大きなジッタや周波数オフセットを有するＰＣＲが入力された場合でも、ＰＣＲジッタに追従して安定したシステムクロックを生成することができる。 - 特許庁

Namely, only when the data stored in the bank 19 do not coincide with the upper four bits of the input voice data, a clock is inputted to the bank 19.例文帳に追加

すなわち、上位レジスタバンク１９の保持データと入力音声データの上位４ビットが一致しない場合のみ、上位レジスタバンク１９にクロックが入力される。 - 特許庁

The pulse T is received by receivers 11a-11c inside the water vessel 1, and received signals A1-A3 are input to a propagation time clock generator 14.例文帳に追加

この超音波送信パルスＴは、水槽１内の受信装置１１ａ〜１１ｃにより受信され、その受信信号Ａ１〜Ａ３が伝播時間クロック発生器１４へ送られる。 - 特許庁

To provide a clock changing circuit which changes clocks even though clocks before and after changing include jitter and also, control input signals for write and read are not inputted from the outside.例文帳に追加

クロック乗換回路において、乗換前後のクロックにジッタを含み、かつ外部から書込みと読出しの制御入力信号がなくても、クロック乗換を行う。 - 特許庁

The phase comparison circuit has N track-and-hold circuits for tracking and holding N-phase clock signals CLK in synchronization with a rising edge of input data signal DIN.例文帳に追加

それぞれ、Ｎ相クロック信号ＣＬＫの各クロック信号を、受信データ信号ＤＩＮの立ち上がりに同期してトラックホールドするＮ個のトラックホールド回路を備える。 - 特許庁

This image recording device is structured so as to output an encoder pulse from en encoder 23 mounted to a holding drum 21 and input to the dot clock generation circuit 51 of a control section 5.例文帳に追加

画像記録装置では、保持ドラム２１に取り付けられたエンコーダ２３からエンコーダパルスが出力され、制御部５のドットクロック発生回路５１に入力される。 - 特許庁

The first and second conversion sections 10, 20 apply sampling processing to the input analog signal by using the externally received same clock signal for a trigger.例文帳に追加

第１変換部１０と第２変換部２０は、外部から入力される同一のクロック信号をトリガーとして入力アナログ信号Ｖｉｎのサンプリング処理を行う。 - 特許庁

The input latch circuit 21 fetches the display data DR, DG, DB in synchronism with both rising and falling of the clock signal CK.例文帳に追加

入力ラッチ回路２１は、表示データＤＲ、ＤＧ、ＤＢをクロック信号ＣＫの立ち上がりと立ち下がりの両タイミングで同期を取って取り込むようになっている。 - 特許庁

The input/output block section buffers a clock signal generated from the DLL section, and generates a signal controlling selectively operation of the upper/lower series/parallel shift sections.例文帳に追加

入／出力ブロック部はＤＬＬ部から生成されたクロック信号をバッファリングして上／下部、直／並列シフト部の動作を選択的に制御する信号を発生する。 - 特許庁

To generate a stable system clock by a circuit of excellent noise characteristics while following jitter even when time information having great jitter or frequency offset is input.例文帳に追加

大きなジッタや周波数オフセットを有する時刻情報が入力された場合でも、ジッタに追従して安定したシステムクロックを、優れたノイズ特性の回路により生成する。 - 特許庁

To provide a time interleave A/D conversion apparatus which makes an input signal only for clock skew adjustment and its switching circuit unnecessary, and makes an excessive analog circuit, etc. unnecessary.例文帳に追加

クロックスキュー調整専用の入力信号及び、その切り替え回路を不要とし、余分なアナログ回路等を不要とするタイムインターリーブＡ／Ｄ変換装置の提供。 - 特許庁

A semiconductor device receives multiple data through a plurality of input terminals and selects one piece of the data in synchronization with a clock signal to supply it to a common bus.例文帳に追加

半導体装置は、複数の入力端子を介して複数データを受信し、クロック信号に同期して複数のデータから一のデータを選択して共通バスに供給する。 - 特許庁

To make a clock control circuit for supplying effective clocks to a target circuit common so as to correspond to various waveforms of effective input flags and effective output flags.例文帳に追加

対象回路に有効クロックを供給するクロック制御回路を、有効入力フラグや有効出力フラグの様々な波形に対応し得るように共通化する。 - 特許庁

When a difference judger 1 detects an excessive step input, the amplification factor of a variable amplifier (n-fold amplifier) 3 is magnified adaptively in a clock period immediately after it.例文帳に追加

差分判定器１が過大なステップ入力を検出すると、その直後のクロック期間において、可変増幅器（Ｎ倍増幅器）３の増幅率を適応的に拡大する。 - 特許庁

The clock doubler circuit includes an exclusive OR logic circuit coupled to the 1st, 2nd, 3rd, 4th input differential buffers through their respective output terminals.例文帳に追加

また、そのクロック・ダブラ回路は、第１、第２、第３および第４の入力差動バッファにそれぞれの出力端子を通じて結合されている排他的ＯＲ論理回路も含む。 - 特許庁

To provide a semiconductor memory input circuit which satisfies the setup/hold property when inputting a command/address at both rising and falling edges of the clock pulse.例文帳に追加

クロックの立ち上がりと立ち下がりの両エッジにてコマンド／アドレスを取り込む場合において、セットアップ／ホールド特性を満たす半導体記憶装置の入力回路を提供する。 - 特許庁

A data clock DATACLK is branched by a demultiplexer 3, and each processor alternately receives an interrupt from the INT0 and INT1 in matching with the input timing of data.例文帳に追加

データクロックＤＡＴＡＣＬＫはデマルチプレクサ３によって分岐され、各プロセッサは、データの入力タイミングに合わせてＩＮＴ０、ＩＮＴ１から交互に割り込みを受ける。 - 特許庁

The oscillation circuit 1a generates a plurality of clock signals having the frequencies higher than that input from a connection terminal 4 and different from each other.例文帳に追加

発振回路１ａは、接続端子４から入力されるクロツク信号より周波数が高く、互いに異なった周波数を持つ複数のクロツク信号を発生する。 - 特許庁

In the double edge trigger type flip-flop circuit 200, a first latch circuit 10 latches input data with one of a leading edge and a trailing edge of the clock signal.例文帳に追加

ダブルエッジトリガ型フリップフロップ回路２００において、第１ラッチ回路１０は、クロック信号の立ち上がりエッジおよび立ち下がりエッジの一方で入力データをラッチする。 - 特許庁

To increase access speed by utilizing effectively a setup time when various input signals are inputted for a system clock with the prescribed setup time.例文帳に追加

システムクロックに対し、各種入力信号をある所定のセットアップ時間をもって入力する場合に、このセットアップ時間を有効に活用してアクセス時間の高速化を図る。 - 特許庁

And a first input data signal fetched previously by the data strobe signal in accordance with an output signal of the delay means synchronized with the clock signal.例文帳に追加

そして、前記遅延手段の出力信号に応じて前記データストローブ信号により以前にフェッチされた第１入力データ信号を前記クロック信号に同期させる。 - 特許庁

This clock input circuit is provided with a switch circuit 4 for performing switching control on the basis of the level of the power supply voltage of the microcomputer, a switching circuit 5 and a programmable register 7.例文帳に追加

このクロック入力回路は、マイクロコンピュータの電源電圧のレベルに基づいて切換制御を行なうためのスイッチ回路４、切換回路５およびプログラマブルレジスタ７を備える。 - 特許庁

To provide a shift register in which shift register operation can be achieved in a small chip area and which can be operated only by rise (or fall) edge of a clock input.例文帳に追加

シフトレジスタ動作を小さいチップ面積で実現可能とし且つクロック入力の立ち上がり（もしくは立ち下がり）エッジのみで動作可能とするシフトレジスタを提供する。 - 特許庁

This constitution can use the input terminal IN as the terminal for inputting the both of the external clock and the use information signal so as to suppress the increase in the number of the terminals.例文帳に追加

これにより、入力端子ＩＮを外部クロック及び使用情報信号を入力する端子として兼用でき、端子数の増加を抑えることができる。 - 特許庁

To dispense with a control signal inputted from outside and a terminal used exclusively for the input, since an operation for a burn-in test is switched over to the operation which is based on external clock.例文帳に追加

バーンイン試験の動作を外部クロックに基づく動作切り替えるために、外部から入力される制御信号やその入力のための専用の端子を必要としない。 - 特許庁

As a result, frequency of the regenerated clock signal is not affected by the time delays caused via the gate, even if the phase of the input data is changed for each packet.例文帳に追加

これにより、入力データの位相がパケットごとに変わっても、再生されたクロック信号の周波数は、ゲート経由に起因する時間遅延の影響を受けない。 - 特許庁

A semiconductor device includes a data input circuit and a data output circuit connected to a plurality of data input/output terminals, where at least one of the data input circuit and the data output circuit fetches data in response to multi-phase clock signals having different phases to be timing signals for fetching data, and adjusts a valid range for fetching data to be substantially uniform for each of the multi-phase clock signals.例文帳に追加

複数のデータ入出力端子に接続されたデータ入力回路とデータ出力回路とを備えた半導体装置であって、データ入力回路あるいはデータ出力回路の少なくとも一方が、データを取り込むタイミング信号となる位相の異なる多相クロック信号によりデータを取り込み、データを取り込む有効範囲が多相クロック信号ごとにほぼ均一になるように調整する。 - 特許庁

The transmission device includes: an input signal disconnection detection unit that detects whether the input signal is input; an oscillator; and a frequency setting unit that sets oscillating frequency of the oscillator so that a difference frequency between the oscillating frequency of the oscillator and a frequency of a dividing signal that divides a clock signal extracted from the input signal is out of passband of a filter when the input signal detection unit detects that the input signal is input.例文帳に追加

伝送装置は入力信号が入力しているか否かを検出する入力信号断検出部と、発振器と、前記入力信号断検出部により入力信号が入力していることが検出されたときには、前記発振器の発振周波数と、入力信号から抽出されるクロック信号を分周した分周信号の周波数との差の周波数がフィルタの通過帯域外となるように前記発振器の発振周波数を設定する周波数設定部とを備える。 - 特許庁

This semiconductor device 10 is equipped with the CDR (Clock Data Recovery) circuit 16 which performs clock data recovery for serial data 4 input in synchronization with a spectrum spread clock, and a frequency follow-up control circuit 15 for controlling a frequency band width which can be followed up in the CDR circuit.例文帳に追加

本発明による半導体装置１０は、スペクトラム拡散クロックに同期して入力されるシリアルデータ４に対しクロックデータリカバリを実行するＣＤＲ（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）回路１６と、ＣＤＲ回路において追従可能な周波数帯域幅を制御する周波数追従制御回路１５とを具備する。 - 特許庁

As a means of performing control when it gets out of the stable operating phase range, a phase-varying circuit 4 is provided for generating four clock signals, while shifting phases from an input clock signal and selecting one of four clock signals to be outputted, by setting four selecting terminals 41-44 while applying a DC voltage.例文帳に追加

安定動作位相範囲から外れた場合に調整を行う手段として、入力クロック信号から位相をシフトさせた４本のクロック信号を生成し、４本のうちから出力する１本のクロック信号の選択を直流電圧印加による４本の選択端子４１〜４４の設定で行えるようにした位相可変回路４を備えた。 - 特許庁

The clock frequency controller is provided with a clock generation circuit 14, a frequency determination circuit 12 and a signal processing circuit 15, thus a clock frequency of the signal processing circuit 15 is always supplied in reproducing an input signal from an optical disk player, for example, MP3, WMA or the like, thereby reducing a power consumption.例文帳に追加

クロック生成回路１４、周波数判定回路１２、信号処理回路１５を備える事により、光ディスク再生装置等からの入力信号、例えばＭＰ３やＷＭＡなどを再生する際の信号処理回路１５のクロック周波数を処理能力に合わせたクロック周波数を常時供給するため低消費電力が実現できる。 - 特許庁

Differential value of the period of the predetermined number of cycles of an input clock signal from an expected value of the number of cycles of an output clock signal is calculated in each of a plurality of frames; timing correction is performed based on the differential value during the vertical blanking period of a next frame; and then the pixel data is read from the buffer to be output, in synchronization with an output clock signal.例文帳に追加

それぞれのフレームにおいて、入力クロック信号の所定のサイクル数の期間の出力クロック信号のサイクル数の期待値との差分値を算出し、次のフレームの垂直ブランキング期間に差分値にもとづいたタイミングの補正を行ってから、出力クロック信号に同期してバッファから画素データを読み出して出力する。 - 特許庁