「data buffer」に関連した英語例文の一覧と使い方(136ページ目) - Weblio英語例文検索

When a drawing part 13 carries out a rendering process, in the case where the valid/invalid information is invalid, the bit map image and attribute information are written into a band buffer 14 with the use of attribute information added to the image without using the single attribute information in the intermediate code image data.例文帳に追加

描画部１３がレンダリング処理を行う際に、有効／無効情報が無効である場合には、中間コード画像データ中の単一の属性情報を利用せず、イメージに付加されている属性情報を用いてバンドバッファ１４にビットマップイメージと属性情報を書き込む。 - 特許庁

When the transfer of the payment medium is commanded for the transaction after payment with the transfer key, money of the transaction regarded as having been paid in cash is handled as money having been paid with a debit card according to the data stored and held in the transaction buffer.例文帳に追加

この振替キーにより決済処理済の取引に対して支払い媒体の振替えが指令されると、取引バッファに記憶保持しているデータを元に当該取引の代金のうち現金で支払われたものとして決済処理された分をデビットカードで支払われたものとして決済処理させる。 - 特許庁

CPU for controlling a display and VDP (Video Display Processor), in response to the operation of a start lever, develop and store material picture data of a character CH1 in an input buffer, execute a filtering process, and then transmits pixels of an alpha reference value or more alone as display object pixels.例文帳に追加

表示制御用ＣＰＵ及びＶＤＰは、スタートレバーの操作に応答して、キャラクタＣＨ１の素材画像データを入力バッファに展開記憶してフィルタリング処理を施した後、アルファ参照値以上の画素のみを表示対象画素としてフレームバッファに転送する。 - 特許庁

A plurality of primitives are sorted, based on data stored in a primitive buffer 21 about a plurality of primitives, into first primitives to be displayed on a display 41 and second primitives not to be displayed, which is accomplished by an XYZ clip section 23, a Z-test section 25, and a stencil test section 27.例文帳に追加

複数のプリミティブを、プリミティブバッファ２１に格納されている複数のプリミティブについてのデータに基づいて、ＸＹＺクリップ部２３、Ｚテスト部２５、ステンシルテスト部２７により、ディスプレイ４１に表示される第１のプリミティブと表示されない第２のプリミティブとに選別する。 - 特許庁

An EFM demodulation circuit, a frame buffer circuit of large capacity, and the like can be reduced, by arranging parallel data read out simultaneously from plural tracks on a disk in order of address on a disk and in line before the EMF demodulation circuit, also PLL circuits can be reduced by performing phase adjustment of read-out data of plural tracks by one PLL circuit.例文帳に追加

ディスク上の複数個のトラックを同時に読み込んだ並列のデータをＥＦＭ復調回路の手前でディスク上のアドレス順に一列に整列させることにより、ＥＦＭ復調回路、大容量のフレームバッファ回路等を節約でき、また、複数トラック分の読み取りデータを１つのＰＬＬ回路で位相合せを行なうことによりＰＬＬ回路を節約することができる。 - 特許庁

In the semiconductor memory device compressing data read from a memory cell in synchronization with a rise edge of a first external clock signal, the timing of controlling a latch circuit and an output buffer circuit connected to a data bus transmitting the summary result is synchronized with a rise edge of a second external clock signal and a rise edge of a third external clock signal.例文帳に追加

第１の外部クロック信号の立ち上がりエッジに同期してメモリセルからの読み出しデータの縮約を行う半導体記憶装置において、縮約結果を伝送するデータバスに接続されるラッチ回路及び出力バッファ回路の制御タイミングを、それぞれ第２の外部クロック信号の立ち上がりエッジ、第３の外部クロック信号の立ち上がりエッジに同期するタイミングとした。 - 特許庁

For a clock and data sent from the transit side (transmission circuit 41), a low-pass filter 31 at the receive side (reception circuit 21) removes only high frequency components superposed on the clock among superposed high frequency components on a clock-synchronized signal line 20, and a waveform shaping buffer circuit 32 shapes the waveform to supply them to a flip flop 36 to be fed with the data.例文帳に追加

送信側（送信回路４１）から送信されたクロック及びデータに対して、クロック同期式の信号ライン２０で重畳した高周波成分のうち、クロックに重畳している高周波成分のみ、受信側（受信回路２１）のローパスフィルタ３１で除去すると共に、波形整形バッファ回路３２で波形整形して、データが供給されるフリップフロップ３６に供給する。 - 特許庁

The driving circuit 1 for driving the liquid crystal display device 6 comprises frame memory 2 for storing image data, a DAC 3 for converting digital data from the frame memory 2 into analog signals, a buffer circuit 4 for amplifying the output of the DAC 3 and outputting it, and a logic controller 5 for controlling the frame memory 2, DAC 3, and external circuits in response to an external logic signal.例文帳に追加

液晶表示装置６を駆動する駆動回路１は、画像データを記憶するフレームメモリ２と、フレームメモリ２からのディジタルデータをアナログ信号に変換するＤＡＣ３と、ＤＡＣ３の出力を電流増幅して出力するバッファ回路４と、外部からのロジック信号に応答してフレームメモリ２、ＤＡＣ３、及び外部回路を制御するロジックコントローラ５とを備える。 - 特許庁

A CPU 11 compares a disconnection position detected by the disconnection checking circuit 20 with a predetermined printing area in print data, and if a printing position by the heating element at the disconnection position is determined to overlap with the printing area, printing is performed from, e.g., a reverse direction (from the underside of the printing layout), for the print data expanded into the print buffer of a RAM 13.例文帳に追加

ＣＰＵ１１は、断線チェック回路２０によって検出された断線位置と印刷データにおける所定の印刷エリアとを比較し、断線位置の発熱体による印刷位置と印刷エリアとが重なると判定された場合に、ＲＡＭ１３の印刷バッファに展開された印刷データに対して、例えば逆方向で（印刷レイアウトの下側から）印刷する。 - 特許庁

To reduce the load on a CPU, and detect and correct the error about data read from a NAND flash memory using hardware in a tone generation section without using a processor in the CPU or flash memory, in a tone generation apparatus in which waveform data is stored in the NAND flash memory and is read out from the flash memory to a waveform memory via a buffer and simultaneously reproduced.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納し、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、フラッシュメモリから読出したデータについてのエラー検出と訂正を、ＣＰＵやフラッシュメモリ内のプロセッサを利用することなく、楽音生成部内のハードウェアを利用して実現できるようにする。 - 特許庁

When the extraction target slot is changed, an output unit 76 performs an output process so as to output dummy data outputted from a dummy data output unit 75 in timing of a frame just before a change initiation frame which is a frame to initiate change of the extraction target slot, and to output the extraction target slot read from the ring buffer 71 for frames after the change initiation frame.例文帳に追加

出力部７６は、抽出対象スロットが変更されるとき、抽出対象スロットの変更が開始されるフレームである変更開始フレームの直前のフレームのタイミングでは、ダミーデータ出力部７５が出力するダミーデータを出力し、変更開始フレーム以降のフレームについては、リングバッファ７１から読み出される抽出対象スロットを出力する出力処理を行う。 - 特許庁

A CPU 30 analyzes the stored signal and stores the analyzed data signal in a decoder buffer 41 when the compressed video signal or compressed audio signal is included in the analyzed data signal and their compression format is the same with the compressed video signal or compressed audio signal multiplexed with the digital broadcasting signal.例文帳に追加

ＣＰＵ３０はその格納されたデータ信号を解析し、解析したデータ信号に圧縮ビデオ信号あるいは圧縮オーディオ信号が含まれており且つそれらの圧縮形式がデジタル放送信号に多重された前記圧縮ビデオ信号あるいは前記圧縮オーディオ信号と等しい圧縮形式である場合に、前記ＣＰＵが解析したデータ信号をデコーダバッファ５１に格納する。 - 特許庁

The apparatus for adjusting the slew rate includes, in a semiconductor memory device, a slew rate control signal generation part for outputting a plurality of slew rate control signals through combining control codes applied from the outside in response to a command signal applied from the outside, and a data output buffer for adjusting the slew rate of input data signal by using the slew rate control signal.例文帳に追加

本発明のスルーレート調節装置は、半導体記憶装置において、外部から印加される命令信号の制御を受けて、外部から印加される制御コードを組み合わせて複数のスルーレート制御信号を出力するためのスルーレート制御信号発生部と、前記スルーレート制御信号を利用して、入力されるデータ信号のスルーレートを調節できるデータ出力バッファとを備える。 - 特許庁

The window number of the window for which a present display pixel displays a part is outputted from a window number buffer 4, the device number of the plotting device outputting the latest display data of the window of the window number is outputted from a window number/plotting device management table and a display switching device 5 selects the display data from the plotting device of the device number.例文帳に追加

ウィンドウ番号バッファ４からは、現在の表示画素が一部を表示しているウィンドウのウィンドウ番号が出力され、ウィンドウ番号・描画装置管理テーブルからは、上記ウィンドウ番号のウィンドウの、最新の表示データを出力している描画装置の装置番号が出力され、表示切り替え器５は、この装置番号の描画装置からの表示データを選択する。 - 特許庁

An information recording medium, a method for simultaneously recording and an information recording and reproduction apparatus ensuring simultaneous recording can be obtained by recording data in each of an area not smaller than a minimum size satisfying a simultaneous recording condition capable of accessing twice as many times as the number of real time data to be recorded and switching to another recording for performing recording when a buffer has become empty.例文帳に追加

記録するリアルタイムデータの数の２倍のアクセスが可能な同時記録条件を満たす最小サイズ以上の領域毎にデータを記録を記録し、バッファ内のデータ量がエンプティになれば他の記録に切替え、記録を行なうことにより、同時記録を保証する情報記録媒体と同時記録方法と情報記録再生装置の提供を目的とする。 - 特許庁

The apparatus provided with a discriminating means for discriminating types of recording media in a recording media loading section thereof, when making a record over a plurality of sheets, confirms whether next page recording data exists in a print buffer, before recording operation for a current page is completed, and when the next page recording data exists, discriminates types of a recording medium for the next recording operation.例文帳に追加

記録媒体積載部に記録媒体種類の判別手段を備える装置において、複数枚に渡る記録を行うときに、先のページに対する記録動作が終了する前に、プリントバッファに次のページの記録データが存在するか否かを確認し、次ページの記録データが存在する場合は、次に記録動作が行われる記録媒体の種類を判別する。 - 特許庁

The power steering control device capable of executing a plurality of control processes for the power steering control while performing the interruption has a plurality of buffers for keeping the data to be delivered between first and second control processes out of the plurality of control processes, and delivers the data between the first and second control processes by successively using each buffer without inhibiting interruption.例文帳に追加

パワーステアリング制御のための複数の制御処理を、割込を用いながら実行可能なパワーステアリング制御装置において、前記複数の制御処理のうちの第１、第２の制御処理間において受け渡すべきデータを保持するための複数のバッファを備え、割込を禁止せずに前記バッファの各々を順に用いて前記データを第１、第２の制御処理間において受け渡す。 - 特許庁

A feature extraction processing part 11b calculates cepstrum with fine precision as to a voice section of an input voice, extracts a voice part (voiced sound) according to a peak value appearing its high quefrency part, and calculates a slightly rough melcepstrum as to the extracted voice part, extracts its low quefrency part as feature data, and stores them in a registered data buffer 11c.例文帳に追加

特徴抽出処理部１１ｂは入力音声の音声区間について細かい精度でケプストラムを算出し、その高ケフレンシー部に現れるピーク値に基づいて音声部分（有声音）を抽出し、抽出された音声部分についてやや粗いメルケプストラムを算出し、その低ケフレンシー部を特徴データとして抽出し、登録データバッファ１１ｃに記憶する。 - 特許庁

To provide a slot machine capable of reducing a lag between a timing when receiving signals to become a reference of image data stored in an image data buffer and a timing when displaying and outputting the image on an image display device based on an operation of a player in the slot machine using a double-buffering method for displaying and outputting an image on the image display device.例文帳に追加

画像表示装置に画像を表示出力するためにダブルバッファリング方式を用いたスロットマシンにおいて、遊技者の操作に基づいて、画像データバッファに記憶される画像データの基準となる信号を受信したタイミングと、画像を画像表示装置に表示出力するタイミングとの間に発生するズレを低減させることができるスロットマシンを提供することを目的とする。 - 特許庁

Each time a data updating means 103 updates the data of an index file A by transaction units, a serial number adding means 1013 adds information (serial numbers) indicating the sequence of transaction to the contents of update logs, and a log distributing means 1012 writes the update logs to which the serial numbers are added via a log buffer 1011 in at least one log medium 110 multiply and in parallel.例文帳に追加

データ更新手段１０３がトランザクション単位で索引ファイルＡのデータを更新する都度、通番付加手段１０１３は、更新ログの内容にトランザクションの順序を示す情報（以下、通番という）を付加し、ログ振分け手段１０１２は通番の付加された更新ログをログ・バッファ１０１１を介して１以上のログ媒体１１０に多重並行に書き込む。 - 特許庁

The ink jet recorder for recording an image on a recording medium using a recording head having a plurality of ink ejection openings comprises a recording medium carrier, a carriage for moving a recording head in the direction of scanning line, and a buffer memory for storing recording data wherein switching is made between bi-directional printing and uni-directional printing at any time depending on the print data.例文帳に追加

複数のインク吐出口を有する記録ヘッド用いて記録媒体に画像を記録するインクジェット記録装置であって、記録媒体を搬送する搬送装置と、記録ヘッドを走査線方向へと移動させるキャリッジと、記録データを蓄積するバッファメモリとを有し、印刷データに応じて双方向記録と片方向記録を随時切り換える事を特徴とする。 - 特許庁

The moving image decoder includes an error detection part 1 for fetching an arriving moving image frame and detecting errors, a decoding part 3 for decoding the moving image frame, a concealment part 4 for restoring the error of the moving image frame, an image buffer 5 for storing image data decoded by the decoding part 3 or image data restored by the concealment part 4, and a control part 20.例文帳に追加

到来する動画像フレームを取り込みエラー検出を行うエラー検出部１と、動画像フレームを復号化する復号部３と、動画像フレームのエラーを修復するコンシールメント部４と、前記復号部３により復号化された画像データまたは前記コンシールメント部４により修復された画像データを蓄積する画像バッファ５と、制御部２０とを備える。 - 特許庁

There are set the plurality of line sensor cameras 1 and 2 which simultaneously operate in a master-slave relationship, every two primary buffers set for each of the plurality of line sensor cameras for storing primary image data sent after A/D converted from the line sensor cameras, and a secondary buffer for synthesizing and storing one primary image data for each of the line sensor cameras stored in the primary buffers.例文帳に追加

マスター、スレーブの関係を持って同時に動作する複数のラインセンサカメラ１、２と、前記複数のラインセンサカメラごとに２個宛用意されて前記各ラインセンサカメラからＡ／Ｄ変換されて送られてくる一次画像データを記憶させる一次バッファと、前記一次バッファに記憶されている前記ラインセンサカメラにつき１つの一次画像データを合成して格納する二次バッファとを備えている。 - 特許庁

A buffer/transmission data division section 10 of a transmitter 1 in the communication system divides a transmission data packet into a plurality of blocks, an error detection coding section 11 attaches an error detection code to each block division, a transmission section 13 transmits each block with the error detection code attached thereto, and also re-transmits the block designated by re-transmission information from a receiver 2.例文帳に追加

通信システムの送信機１では、バッファ／送信データ分割部１０で送信データパケットを複数のブロックに分割し、誤り検出符号化部１１で分割された各ブロックに誤り検出符号を付加し、送信部１３で誤り検出符号を付加されたブロックを送信するとともに受信機２からの再送情報により指定されたブロックを再送する。 - 特許庁

A CPU core 11 allows a voice analysis engine to analyze and generate digital signals of speech language re-input continuously from a picture display for urging a re-input of the speech language, acquires data related to characteristic information of the re-input speech language as second analysis result data and stores them in an analysis result count buffer of a WORK RAM 14.例文帳に追加

ＣＰＵコア１１は、音声言語の再入力を促す画像表示に続いて再入力された音声言語のデジタル信号に対して音声解析エンジンが音声解析を実行し生成する、その再入力された音声言語の特徴情報に関するデータを、第２の解析結果のデータとして取得し、ＷＯＲＫ ＲＡＭ１４の解析結果カウントバッファに格納する。 - 特許庁

An MPEG code feeder 1 logically constitutes the same number of FIFO buffers as the number of channels of a picture stream in a buffer memory 5, inputs and writes code data 170-172, in addresses indicated by write address pointers 31-33 of corresponding channels, and outputs code data 139 read from an address indicated by a read address pointer 34 to an MPEG video decoder in the latter stage.例文帳に追加

ＭＰＥＧ符号供給装置１は、画像ストリームのチャネル数と同数のＦＩＦＯバッファをバッファメモリ５内に論理的に構成し、符号データ１７０〜１７２を入力して対応するチャネルの書込アドレスポインタ３１〜３３の指すアドレスに書き込み、読出アドレスポインタ３４の指すアドレスから読み出した符号データ１３９を後段のＭＰＥＧビデオデコーダへ出力する。 - 特許庁

A memory controller 2 accessing the plurality of writable nonvolatile memories 3-1 to 3-16 in parallel narrows writing data from the buffer memory 18-1 into the specified nonvolatile memory 3-A to the write data not yet written using only the specified nonvolatile memory 3-A as a written-in object when the power source is interrupted, thus suppressing power consumption at writing.例文帳に追加

複数の書き込み可能な不揮発性メモリデバイス（３−１〜３−１６）を並列にアクセスするメモリコントローラ（２）が、電源遮断時に、特定の不揮発性メモリデバイス（３−Ａ）のみを書き込み対象にし、バッファメモリ（１８−１）から、不揮発性メモリデバイス（３−Ａ）に書き込むデータを、書き込み済みでないライトデータに絞り込むことで、書き込み時に消費する電力を、抑えることが可能になる。 - 特許庁

When a decoder buffer filling amount after encoding of one or more encoded pictures, following the encoding of the forcedly encoded I-picture, is not smaller than the code amount of the forcedly encoded I-picture, an AU rearrangement control part 60 instructs rearrangement for arranging picture data of the I-picture, following the encoded picture data of the one or more pictures.例文帳に追加

ＡＵ並び換え制御部６０は、強制的に符号化されたＩピクチャの符号化に続いて符号化された一又は二以上のピクチャの符号化後のデコーダバッファ充足量が、強制的に符号化されたＩピクチャの符号量以上であるときに、その一又は二以上のピクチャの符号化されたピクチャデータに続いてＩピクチャのピクチャデータを配置する並び換えを指示する。 - 特許庁

An image decoding reduction rate decision section 107 acquires a size of one screen of image data and a kind of image coding stored in an image data buffer 105 and also acquires the size of an image display section 111 and the size of a reference memory and image display memory 109 from a terminal information storage section 112 for storing attribute information of the image reproducing and displaying device 100.例文帳に追加

画像復号縮小率決定部１０７は、画像データバッファ１０５に記憶された画像データの一画面のサイズと画像の符号化の種類とを取得し、画像再生表示端末装置１００の属性情報を記憶した端末情報格納部１１２から画像表示部１１のサイズと参照用メモリ兼画像表示メモリ１０９のサイズを取得する。 - 特許庁

If a user stands on any of electrodes 3-1 to 3-4 and touches a screen 1, an induced voltage corresponding to a driving pulse is induced at wire electrodes 1Xi, 1Yj corresponding to the touched location, the induced voltage is detected with an X electrode detection part 11 and a Y electrode detection part 12, and the corresponding digital data are outputted to a data buffer/232C converter 37.例文帳に追加

ユーザが電極３−１乃至３−４のいずれかの上に立って、スクリーン１に触れた場合、駆動パルスに対応する誘導電圧が、その触れた位置に対応する線状電極１Ｘｉ，１Ｙｊに誘導され、Ｘ電極検出部１１およびＹ電極検出部１２において誘導電圧が検出され、対応するデジタルデータがデータバッファ／232C変換器３７に出力される。 - 特許庁

For a plurality of intermediate image processes constituting an image processing function to be executed, a route list creation process and an execution order list creation process are performed, to determine the order of executing intermediate image processing according to an order determined to be executable, and it is registered to the list of orders of execution together with buffer information (information on a data read position, a data write position, or the like) when determined.例文帳に追加

実行予定の画像処理機能を構成する複数の中間画像処理について巡回経路リスト作成処理及び実行順序リスト作成処理を行って、実行可能であると判定された順に従って中間画像処理の実行順序を決定して、その決定時のバッファ情報（データ読出位置やデータ書込位置などの情報）と共に実行順序リストに登録する。 - 特許庁

The content of the image to be drawn next is predetermined based on the content of drawing prescribed in an address indicated by the pointer 433e in the display data table stored in the display data table buffer 433b, and a list of drawing is created, which is transmitted to an image controller 437 to give a command to draw the image.例文帳に追加

そして、１フレーム分の描画処理が完了する度にポインタ４３３ｅを１加算し、表示データテーブルバッファ４３３ｂに格納された表示データテーブルにおいて、ポインタ４３３ｅが示すアドレスに規定された描画内容に基づき、次に描画すべき画像内容を特定して後述する描画リストを作成し、画像コントローラ４３７にその描画リストを送信することで、その画像の描画指示を行う。 - 特許庁

A display clock generating circuit 140 outputs a base signal when a value indicated by the time signal reaches a prescribed value, a display control circuit 150 provides image data stored in a frame buffer and renewed by a reception of the communication packet at a synchronizing frequency determined based on the standart signal, and a display displays the image data outputted from the display control means on a screen.例文帳に追加

そして表示クロック生成回路１４０が、その時刻信号により示される値が所定値に達した際に基準信号を出力し、表示制御回路１５０がフレームバッファに記憶されてかつ通信パケットの受信により更新される画像データを、基準信号に基づいて定まる同期周波数で出力して、表示器１６０がこの表示制御手段から出力された画像データを画面上に表示する。 - 特許庁

The organic electroluminescence display device includes a pixel section including a plurality of pixels, and control lines arranged between pixels in a first direction to supply control signals to the pixels, and data lines arrayed between pixels in a second direction crossing the first direction to supply data signals to the pixels, and further includes at least one buffer circuit formed for each of the control lines.例文帳に追加

複数の画素を含む画素部と、前記画素の間に第１方向に配列されて前記画素へ制御信号を供給する制御線と、前記画素の間に前記第１方向と交差する第２方向に配列されて前記画素へデータ信号を供給するデータ線とを含み、前記画素の間に配置され、前記制御線のそれぞれに少なくとも１つずつ形成されるバッファ回路を更に含む。 - 特許庁

The charge trap type 3-level nonvolatile semiconductor memory and its driving method are provided with a memory array including a plurality of memory elements capable of storing data in at least two charge trap areas in a current moving direction, and a page buffer driven to map a set of first to third bit data in the threshold voltage groups of the two charge trap areas constituting a set.例文帳に追加

本発明の電荷トラップ型の３−レベル不揮発性半導体メモリ装置及びその駆動方法は、それぞれが電流の移動方向に沿って少なくとも二つの電荷トラップ領域にデータを記憶することができる複数のメモリ素子を持つメモリアレイと、一組の第１〜第３ビットのデータを、一組をなす二つの前記電荷トラップ領域のスレショルド電圧グループにマッピングするように駆動されるページバッファーとを備える。 - 特許庁

To obtain a semiconductor storage device in which a conventional circuit easily prevents malfunction such as output noise and latch data break, output delay, etc., due to the data lines of a reading system from a pair of bit lines to an output buffer being influenced by the noise generated by the operation of a peripheral circuit without adding an unnecessary control circuit and an unnecessary layout for noise measurement and deterioration of a memory circuit.例文帳に追加

余分な制御回路やノイズ対策用の不要なレイアウトの追加、及びメモリ回路の性能を劣化させることなく、ビット線対から出力バッファまでの読み出し系のデータ線が、周辺回路の動作により引き起こされるノイズによって影響を受け、出力ノイズ、ラッチデータの破壊又は出力遅延といった誤動作を防止することが、既存の回路で容易にできる半導体記憶装置を得る。 - 特許庁

If data is newly received when the reception buffer 304 cannot store data much more, a retransmission request is given to the IC card and same data is received again.例文帳に追加

受信バッファ３０４がそれ以上データを格納できない時にセットされる受信バッファ状態フラグ３０５と、受信バッファ状態フラグ３０５がセットされている時に新たにデータを受信したことを検出するオーバーラン検査部３０６と、オーバーラン検査部３０６でオーバーランが検出された時に、ICカードに対して受信データの再送信を要求する再送信要求信号生成部２０４とを備え、受信バッファ３０４がそれ以上データを格納できない時に新たにデータを受信した場合に、ICカードに対して再送信要求を行い再度同一データを受信する。 - 特許庁

When the non-activation control signal is inputted to the pad 30 for activation/ deactivation control, the source electrode and the drain electrode of a transistor 61 are made conductive, a signal inputted from the pad 7 for data input/output control is not inputted to an internal circuit 44 arranged at more inner part than an input buffer circuit 60.例文帳に追加

非活性制御信号が活性／非活性制御用パッド３０に入力されると、トランジスタ６１のソース電極とドレイン電極とが導通して、データ入力出力制御用パッド７から入力される信号が、入力バッファ回路６０よりも内部にある内部回路４４に入力されないようになる。 - 特許庁

This electronic camera is provided with a release switch 31 instructing the photographing of an image and makes the color processing part 211 of an image processing part 21 perform color processing of single image data photographed according to an instruction by the switch 31 and stored in a buffer memory 20 several times under a different color processing condition each time.例文帳に追加

画像の撮影を指示するレリーズスイッチ３１を備え、システムコントローラ２８による制御の下で、レリーズスイッチ３１による指示により撮影されてバッファメモリ２０に記憶された単一の画像データに対し、画像処理部２１の色処理部２１１により各回ごとに異なる色処理条件で複数回の色処理を施させる。 - 特許庁

Control is thus performed to properly vary the frequency of a reception-side decoding clock DCK even when the line uses a network where the variance in packet delay is always large and the data amount does not show a normal distribution, thereby evading an overflow and an underflow of the reception-side buffer 114.例文帳に追加

このように制御することで、パケット遅延のばらつきが常時大きくてデータ量が正規分布を示さないネットワークを利用する回線の場合であっても、受信側の復号クロックＤＣＫの周波数を適切に変化させることができ、受信側のバッファ１１４におけるオーバーフローやアンダーフローが回避される。 - 特許庁

Specific pattern detecting means 4 and 8 monitor whether data outputted from a compressor 3 and a read buffer 2 match the specific pattern and when they match the specific pattern, specific bit inserting means 5 and 9 insert specific bits showing that the pattern is not the specific pattern having special meaning under the control of the control circuit 1.例文帳に追加

特定パターン検出手段４，８は、圧縮器３，リード・バッファ２から出力されるデータが特定パターンに一致するどうかを監視し、一致する場合には、制御回路１からの制御により、特定ビット挿入手段５，９は、これが特別な意味を持つ特定パターンでないことを示す特定ビットを挿入する。 - 特許庁

Since data inputted into the terminal 1 of the input/output circuit 10 is outputted from the terminal 2 via an output circuit 223 from an input buffer 13 and a gate control part 22 of an input/output circuit 20, the input/output circuits 10 and 20 can be tested through program processing without going through the internal bus B.例文帳に追加

そして、入出力回路１０の端子１に入力されたデータが入力バッファ１３および入出力回路２０のゲートコントロール部２２のセレクタ２２２から出力回路２２３を介して端子２から出力されるので、プログラム処理による内部バスＢを介することなく入出力回路１０，２０のテストが可能になる。 - 特許庁

A host computer (PC)1 comprises a conversion module 14 for converting application data into a print job described by page description language, a writing module 15 performing rasterization of the print job, and a transmission buffer 16 for storing the print job described by page description language and transfers the stored print job to a printer 4.例文帳に追加

ホストコンピュータ（ＰＣ）１は、アプリケーションデータをページ記述言語で記述した印刷ジョブに変換する変換モジュール１４、該印刷ジョブのラスタライズ処理を行う描画モジュール１５、前記ページ記述言語で記述された印刷ジョブを記憶する送信バッファ１６を有し、該記憶した印刷ジョブをプリンタ４へ転送する。 - 特許庁

A reception protocol processing part 52 performs the reception protocol processing to a received frame received by the network interface part 51, acquires control information, stores the control information including it at least in a control information queue 55, and when data are included in the received frame, stores them in a reception buffer 54.例文帳に追加

受信プロトコル処理部５２は、ネットワークインタフェース部５１が受信した受信フレームに対して受信プロトコル処理を行い、制御情報を取得しこれを少なくとも含む制御情報を制御情報キュー５５に記憶させ、受信フレームにデータが含まれていればこれを受信バッファ５４に記憶させる。 - 特許庁

The transmission system changeover control section 111 controls a transmission frame generating section 102, a modulation section 103, a transmission wireless section 104 and an antenna multicoupler section 105 to instruct a buffer 101 to output transmission data for re-transmission when the revision of the transmission system is required according to the instruction from the transmission system changeover discrimination section 110.例文帳に追加

送信方式切り替え制御部１１１は、送信方式切り替え部１１０からの指示に従い、送信方式の変更が必要な場合に送信フレーム作成部１０２、変調部１０３、送信無線部１０４、アンテナ共用部１０５を制御し、バッファ１０１に再送する送信データの出力を指示する。 - 特許庁