「insulating substrate」に関連した英語例文の一覧と使い方(183ページ目) - Weblio英語例文検索

This organic electroluminescent element is provided with a first electrode, an organic compound layer, and a second electrode on a substrate, and between the first electrode and the second electrode, as an insulating layer for securing insulation between the first electrode and the second electrode, this is provided with a membrane containing an amorphous carbon-based material or a plasma polymerization membrane.例文帳に追加

基板上に、第１電極と、有機化合物層と、第２電極と、を備える有機電界発光素子であって、第１電極と第２電極との間に、第１電極と第２電極との絶縁を確保するための絶縁層として、アモルファスカーボン系材料を含む膜、またはプラズマ重合膜を備える有機電界発光素子である。 - 特許庁

An Si wafer for forming the SiO_2 insulating film manufactured by a TEOS-CVD method is polished by the cerium oxide abrasive for polishing a semiconductor substrate that is slurry containing cerium oxide particles, a polyacrylic acid ammonium salt, and water, where the average particle diameter of the cerium oxide particles in the slurry is 200 nm or higher and 400 nm or smaller.例文帳に追加

ＴＥＯＳ−ＣＶＤ法で作製したＳｉＯ_２絶縁膜を形成させたＳｉウエハを、酸化セリウム粒子、ポリアクリル酸アンモニウム塩および水を含むスラリーであって、スラリー中の酸化セリウム粒子の平均粒径が２００ｎｍ以上４００ｎｍ以下である半導体基板研磨用酸化セリウム研磨剤で研磨する。 - 特許庁

The technology of the semiconductor element manufacturing method includes a process, especially, of burying the insulating film between gate patterns in place of the photo-sensitive film when implanting the ions into the semiconductor substrate of lower portion of the bit line contact area, etching it to expose the bit line contact area without a residue of etching, thereby, preventing the leakage current of the cell transistor.例文帳に追加

本発明は半導体素子の製造方法に関し、特にビットラインコンタクト領域下部の半導体基板にイオンを注入するときゲートパターン等の間を感光膜の代わりに絶縁膜で埋め、これを食刻して食刻残留物なくビットラインコンタクト領域を露出することにより、セルトランジスタの漏洩電流を防止することができる技術である。 - 特許庁

The three-dimensional integrated circuit device 10 has a structure in which a plurality of single crystal or semi-single crystal thin-film semiconductor layers 13, 16 are formed on the glass substrate 11 via an interlayer insulating layer 14, and active elements Tr21, Tr22 are formed on one or more layers of the thin-film semiconductor layers 13, 16.例文帳に追加

ガラス基板１１上に、単結晶もしくは準単結晶の薄膜半導体層１３，１６が、層間絶縁層１４を介して複数層積層形成され、複数層の薄膜半導体層１３，１６のうち１層以上に能動素子Ｔｒ２１，Ｔｒ２２が形成されている３次元集積回路装置１０を構成する。 - 特許庁

A semiconductor device comprises a semiconductor substrate 10 having a removed area 11 wherein at least a part of an area in a thickness direction of one surface 10a is removed, an insulator 12 composed of an insulating material filled in the removed area 11, and a wiring 21 formed so as to peripherally turned a plurality of times on this insulator 12.例文帳に追加

一方の面１０ａの厚み方向の少なくとも一部の領域が除去された除去領域１１を有する半導体基板１０と、除去領域１１に充填された絶縁材料からなる絶縁部１２と、該絶縁部１２上に複数回周回されて形成された配線２１とを備えることを特徴とする。 - 特許庁

The solar battery module 1A is equipped with a thin-film solar battery assembly 10 including a light transmissive insulating substrate 11, a light transmissive conductive layer 12, a photoelectric conversion layer 13, and a back surface electrode layer 14, and a light emitting element assembly 20 including a light emitting device 22 and a circuit board 21 mounted with the light emitting device 22.例文帳に追加

太陽電池モジュール１Ａは、透光性絶縁基板１１、透光性導電層１２、光電変換層１３および裏面電極層１４を含む薄膜太陽電池アセンブリ１０と、発光素子２２およびこの発光素子２２が実装される回路基板２１を含む発光素子アセンブリ２０とを備える。 - 特許庁

A plug electrode reaching an upper face of an inter-layer insulating film from a semiconductor substrate is divided into a first plug electrode 5 and a second plug electrode 13, and the first plug electrode 5 and the second plug electrode 13 are connected by an LI layer 7a, and an LI layer 7b is laid under an alignment mark 15 and is used as an etching stop layer.例文帳に追加

半導体基板から層間絶縁膜の上面に至るプラグ電極を第１プラグ電極５と第２プラグ電極１３とに分け、第１プラグ電極５と第２プラグ電極１３とをＬＩ層７ａで繋ぐと共に、ＬＩ層７ｂを合わせマーク１５の下に敷いてエッチングストッパ層として使用する。 - 特許庁

When in the formation, after each layer of the work function control layer 5, the intermediate layer 6, and the low resistance layer 7 are laminated on the gate insulating film 4, gate processing is performed, an LDD region 9, a sidewall 8, and a source drain region 10 are formed sequentially, active annealing of impurities introduced in the semiconductor substrate 2 is performed.例文帳に追加

その形成時には、ゲート絶縁膜４上に仕事関数制御層５、中間層６および低抵抗層７の各層の積層後、ゲート加工を行い、ＬＤＤ領域９、サイドウォール８およびソース・ドレイン領域１０を順に形成して、半導体基板２に導入した不純物の活性化アニールを行う。 - 特許庁

The adhesive sheet is suitably used in producing the electronic parts by dicing the aggregates of electronic parts obtained by forming a circuit pattern on a semiconductor wafer or on an insulating circuit substrate plate material and a sealed resin packages, etc., obtained by sealing the aggregates of the electronic parts with an epoxy resin, since the adhesive sheet has a large suppressing effect of cut dusts generated in the dicing process.例文帳に追加

本発明にかかる粘着シートは、ダイシング時に発生する切削屑の抑制効果が大きいため、半導体ウエハ又は絶縁物回路基板材上に回路パターンを形成してなる電子部品集合体、及び電子部品集合体をエポキシ樹脂で封止してなる封止樹脂パッケージ等をダイシングして電子部品を製造する際に好適に用いられる。 - 特許庁

A plurality of light emitting elements 1 of a reflection type and a chip type are arranged in a matrix shape and mounted on a surface of an insulating substrate 2 having electrode wiring everywhere on the surface so as to be connected to the electrode wiring, where the plurality of the light emitting elements 1 are connected to each other in series and/or parallel with not shown electrode wiring.例文帳に追加

一面に電極配線が形成された絶縁性基板２の一面上にその電極配線と接続されるように、複数個の反射型のチップ型発光素子１がマトリクス状にマウントされ、この複数個の発光素子１は、図示しない電極配線により、それぞれが直列および／または並列に接続されている。 - 特許庁

In a method for hydrogen plasma treatment, the surface potential of an insulating material 4 to be treated is controlled arbitrarily, by impressing radio frequency upon a substrate holder 5 by changing radio-frequency power according to the floating potential generated in the material 4 when implementing the surface treatment of the material 4, by generating a plasma in a vacuum vessel 1 which encloses a hydrogen gas.例文帳に追加

本実施形態の水素プラズマ処理方法は、水素ガスが封入された真空容器１内にて、プラズマを発生させて絶縁性被処理材４の表面処理を行う際に、絶縁性被処理材４に生ずるフローティングポテンシャルに応じて高周波の電力を変えて基板ホルダ5に高周波を印加し絶縁性被処理材４の表面電位を任意にコントロールする。 - 特許庁

To provide a system and method for defect inspection which can discriminate various shaped scratches from adhered foreign substances, generated on the surface of any processed subject to be inspected, when implementing of grinding or polishing, such as Chemical Mechanical Polishing (CMP) on the processed subject (for example, insulating film on semiconductor substrate) is conducted, in the manufacturing of semiconductor or magnetic head.例文帳に追加

半導体製造や磁気ヘッド製造において、被加工対象物（例えば、半導体基板上の絶縁膜）に対してＣＭＰなどの研磨または研削加工を施した際、その表面に生じる様々な形状を有するスクラッチと付着する異物とを弁別して検査することができるようにした欠陥検査装置およびその方法を提供することにある。 - 特許庁

To form a small-sized and lightweight semiconductor device, provided by forming a rectangular diode pad 3 composed of a metal film on the surface of an insulating substrate 2, die-bonding a rectangular semiconductor chip such as a light-emitting diode 7 or the like using a die-bonding agent 10, and packaging the semiconductor chip at a molding part 9 composed of a synthetic resin.例文帳に追加

絶縁基板２の表面に金属膜による矩形のダイパッド部３を形成し、このダイパッド部の表面に、矩形の発光ダイオードチップ７等の半導体チップを、ダイボンディング剤１０にてダイボンディングし、この半導体チップを、合成樹脂製のモールド部９にてパッケージして成る半導体装置において、その小型・軽量化を図る。 - 特許庁

On an insulating substrate, a gate line 121, a data line 171 intersecting the gate line, a pixel electrode 190 formed in each pixel area that the gate line and data line intersect each other to define, and a thin film transistor having a gate electrode 124, a source electrode 173, and a drain electrode connected to the gate line, data line, and pixel electrode are formed.例文帳に追加

絶縁基板上に、ゲート線１２１、ゲート線と絶縁されて交差しているデータ線１７１、ゲート線及びデータ線が交差して画定する各画素領域に形成されている画素電極１９０、並びに、ゲート線、データ線、及び画素電極にゲート電極１２４、ソース電極１７３、ドレイン電極１７５が接続されている薄膜トランジスタが形成されている。 - 特許庁

A first conductivity-type drain drift layer 101 is formed on a surface of a first conductivity-type semiconductor substrate 100, a second conductivity-type well layer 102 is formed on a surface of the drift layer 101 sequentially, and a trench 106 including an insulating film 107 on an inner wall is formed from a surface of the well layer 102 to the drift layer 101.例文帳に追加

第一導電型の半導体基板１００表面に第一導電型のドレインドリフト層１０１、ドリフト層１０１表面に第二導電型のウェル層１０２を順次形成し、ウェル層１０２表面からドリフト層１０１に至るまで内壁に絶縁膜１０７を有するトレンチ１０６を形成する。 - 特許庁

The invention relates to the method of manufacturing the device for measuring conductivity of a liquid, in particular ultrapure water, of the kind comprising two conductivity measurement electrodes suitable for defining a cell constant enabling the measurement of the conductivity of the ultrapure liquid, characterized in that it consists of producing each of the electrodes by forming an electrode pattern from electrically conductive material on a substrate of insulating material.例文帳に追加

本発明は、液体、特に超純水の導電率を測定するための装置の製造方法であって、超高純度の液体の導電率の測定を可能にするセル定数を定めるために適した２つの導電率測定電極を備え、絶縁材料の基板上に導電性材料からの電極パターンを形成することによって、各電極を製造することを含むことを特徴とする方法に関する。 - 特許庁

The method for manufacturing the semiconductor device includes a step of melt recrystallizing a semiconductor layer 32 of a thickness formed on a substrate 30 in a lateral growth by emitting an energy beam to the layer 32, and a step of forming an insulating oxide film 33 on the layer 32 by oxidizing the layer 32 at a high pressure and thinning the layer 32.例文帳に追加

基板３０上に形成した厚膜の半導体層３２にエネルギービームを照射し、横方向成長を伴う熔融再結晶化をさせる工程と、当該半導体層３２を高圧力下において酸化することにより、当該半導体層３２上に絶縁酸化膜３３を形成するとともに、半導体層３２を薄膜化させる工程とを有する。 - 特許庁

A sub-collector layer 2 of n+-GaAs, a collector layer 3 of n- GaAs, a base layer 4 of p-GaAs, a first emitter layer 5 of n-InGaPs, a first cap layer 7 of n+-GaAs, and a second cap layer 8 of n+-InGaAs are provided on a semi-insulating GaAs substrate 1.例文帳に追加

半絶縁性ＧａＡｓ基板１上に、ｎ^+ −ＧａＡｓからなるサブコレクタ層２、ｎ−ＧａＡｓからなるコレクタ層３、ｐ−ＧａＡｓからなるベース層４、ｎ−ＩｎＧａＰからなる第１エミッタ層５、ｎ−ＡｌＧａＡｓからなる第２エミッタ層６、ｎ^+ −ＧａＡｓからなる第１キャップ層７、ｎ^+ −ＩｎＧａＡｓからなる第２キャップ層８を設ける。 - 特許庁

On a transparent insulating substrate 1, a titanium film as a lower layer 2a, an aluminum film as a middle layer 2b and a nitrogen containing titanium film as an upper layer 2c are laminated by a sputtering process by 30 nm, 100 nm, 50 nm respectively in this order and a gate electrode and gate signal line 2 are formed by a photolithography-dry etching technique.例文帳に追加

透明絶縁性基板１上にスバッタ法を用いて下層２ａにチタニウム膜、中間層２ｂにアルミニウム膜、上層２ｃに窒素を含有したチタニウム膜を順にそれぞれ３０ｎｍ、１００ｍｍ、５０ｎｍ積層し、フォトリソ・ドライエッチ技術を用いて、ゲート電極及びゲート信号線２を形成した。 - 特許庁

In the formation of source-drain region of a MOS transistor with LDD structure, after forming a gate electrode 103 via a gate insulating film 102 on a p-type silicon substrate 101, ion implantation is performed using the gate electrode 103 or the like as an ion implantation mask, furthermore, an n-low concentration impurity region 106 is formed by heat treatment.例文帳に追加

ＬＤＤ構造を有するＭＯＳトランジスタのソース・ドレイン領域の形成において、Ｐ型シリコン基板１０１上にゲート絶縁膜１０２を介して、ゲート電極１０３を形成後、ゲート電極１０３等をイオン注入マスクとして、イオン注入を行い、さらに熱処理によって、ｎ−低濃度不純物領域１０６を形成する。 - 特許庁

The semiconductor device comprises lower storage nodes 10a-10d provided on a main surface 1a of a silicon substrate 1; a dielectric film 15 provided on the lower storage nodes 10a-10d; an upper cell plate electrode 11 provided on the dielectric film 15; and an interlayer insulating film 3 for covering the upper cell plate electrode 11.例文帳に追加

半導体装置は、シリコン基板１の主表面１ａ上に設けられた下部ストレージノード電極１０ａから１０ｄと、下部ストレージノード電極１０ａから１０ｄ上に設けられた誘電体膜１５と、誘電体膜１５上に設けられた上部セルプレート電極１１と、上部セルプレート電極１１を覆う層間絶縁膜３とを備える。 - 特許庁

In an ESD element 21, a plurality of gate electrodes 3 extending in one direction are parallel to each other on a p-type well region 2 formed on a surface of a semiconductor substrate 1 via a gate insulating film, just under the areas of gate electrodes 3 on a surface of the p-type well region 2 are channel regions 9.例文帳に追加

ＥＳＤ素子２１は半導体基板１表面に形成したＰ型ウェル領域２上にゲート絶縁膜を介して、一方向に延びた複数本のゲート電極３が相互に平行に設けられており、Ｐ型ウェル領域２の表面におけるゲート電極３の直下域がチャネル領域９になっている。 - 特許庁

To enable a substrate for semiconductor device provided with a capacitor as a by-pass capacitor to stabilize the power supply voltage supplied to a semiconductor element even when the operating frequency of the element is raised by making the inductance of the capacitor extremely small, by forming the capacitor during the course of laminating insulating layers upon another.例文帳に追加

本発明はバイパスコンデンサとしてのキャパシタ部を備えた半導体装置用基板に関し、キャパシタ部を絶縁層の積層する途中の過程で作り込むことによってインダクタンスを極く小さくして、半導体素子の動作周波数が高周波数化した場合にも半導体素子に供給する電源電圧の安定化を図ることができるようにすることを課題とする。 - 特許庁

The substrate material for the HDD suspension prepared by molding a stainless foil has at least a coating layer mainly containing one or both of a metal oxide or metal hydroxide as metal species excluding chrome and an insulating resin layer, both layer being stacked on the surface of at least one side of the stainless foil.例文帳に追加

ステンレス箔を成型加工してなるHDDサスペンション用基板材料であって、該ステンレス箔の少なくとも片側の表面上に、金属種としてクロムを除く金属酸化物又は金属水酸化物の一方または両方を主とした被膜層と、絶縁性樹脂層を少なくとも積層してなることを特徴とするHDDサスペンション用基板材料である。 - 特許庁

The diode includes the semiconductor film containing zinc oxide and having a channel forming area, a gate insulating film between the semiconductor film and a gate electrode, and a source electrode and a drain electrode electrically connected with the semiconductor film on a substrate, wherein the gate electrode is electrically connected with either of the source electrode and the drain electrode.例文帳に追加

基板上の、酸化亜鉛を含み、チャネル形成領域を有する半導体膜と、前記半導体膜とゲート電極との間のゲート絶縁膜と、前記半導体膜と電気的に接続されるソース電極及びドレイン電極と、を有し、前記ゲート電極は、前記ソース電極及び前記ドレイン電極の一方と電気的に接続される。 - 特許庁

A thin film field effect transistor has at least a gate electrode, a gate insulating film, an active layer, a source electrode and a drain electrode formed on a substrate, wherein a resistive layer is connected electrically between the active layer and at least one of the source electrode and drain electrode.例文帳に追加

基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に抵抗層が電気的に接続して配されていることを特徴とする薄膜電界効果型トランジスタ。 - 特許庁

In the dry etching of an insulating film 10 containing silicon and carbon formed on a wafer 4 (substrate 9), a plasma 3 is generated from a gas mixture containing a first molecule gas containing carbon and fluorine and a second gas containing nitrogen, and RF bias of 2 MHz or lower is applied to an electrode 5 which installs the wafer 4.例文帳に追加

ウエハ４（基板９）上に形成された、シリコンと炭素とを含む絶縁膜１０のドライエッチングにおいて、炭素と弗素とを含む第１の分子ガスと窒素を含む第２の分子ガスとを含む混合ガスからプラズマ３を生成し、且つ、ウエハ４を設置する電極５に２ＭＨｚ以下のＲＦバイアスを印加する。 - 特許庁

The thermal transfer image receiving sheet is characterized in that the sheet has at least one receiving layer comprising a polymer latex and at least one heat insulating layer comprising a hollow polymer on a substrate, and the polymer latex incorporated in the receiving layer comprises at least two kinds of dyeable polymers with different glass transition temperatures.例文帳に追加

支持体上に、ポリマーラテックスを含む少なくとも１層の受容層と中空ポリマーを含有する少なくとも１層の断熱層を有し、かつ該受容層に含まれるポリマーラテックスがガラス転移温度の異なる２種以上の染着性ポリマーからなることを特徴とする感熱転写受像シート。 - 特許庁

In the semiconductor device, a plurality of projected silicon regions 14a to 14d are formed in the width direction of a channel formed between source and drain regions on a semiconductor substrate 11, and a gate insulating film 16 and a gate electrode 17 are disposed on a protrusion of the silicon region facing the channel.例文帳に追加

半導体基板１１上に形成されたソース、ドレイン領域間に形成されたチャネル部の幅方向に複数の突起状のシリコン領域１４ａ〜１４ｄを形成し、このシリコン領域の突起上に前記チャネル部に対向させてゲート絶縁膜１６およびゲート電極１７を配置した半導体装置。 - 特許庁

An organic thin film transistor generally comprises, on a substrate 20, a gate electrode 30, a source electrode 50, a drain electrode 60, an electrically insulating gate dielectric layer 40 which separates the gate electrode from the source and drain electrodes, and a semiconducting layer 70 which is in contact with the gate dielectric layer and bridges the source and drain electrodes.例文帳に追加

有機薄膜トランジスタは一般に、基板２０上に、ゲート電極３０、ソース電極５０およびドレイン電極６０、ゲート電極をソースおよびドレイン電極と分離する電気絶縁ゲート誘電体層４０、およびゲート誘電体層と接触し、ソースおよびドレイン電極を架橋する半導体層７０を含む。 - 特許庁

The thin film transistor 100 includes a substrate 11, a gate electrode 112, a gate insulating film 113, a semiconductor layer (channel region) 114 formed of the microcrystal silicon, first ohmic contact layers 116 and 117, second ohmic contact layers 118 and 119, a drain electrode 120, and a source electrode 121.例文帳に追加

薄膜トランジスタ１００は、基板１１と、ゲート電極１１２と、ゲート絶縁膜１１３と、微結晶シリコンから形成された半導体層（チャンネル領域）１１４と、第１のオーミックコンタクト層１１６，１１７と、第２のオーミックコンタクト層１１８，１１９と、ドレイン電極１２０と、ソース電極１２１と、を備える。 - 特許庁

In the respective pixels arranged like a matrix on a transparent substrate 15, the active layer 11 of the photodetector is arranged in piles to the active layer 10 of the thin film transistor via an insulating film 17 so that a light shielding layer to the active layer 10 of the thin film transistor for controlling voltage of a transparent electrode 4 can be commonly used.例文帳に追加

透明基板１５上にマトリクス状に配置された各画素において、透明電極４の電圧を制御する薄膜トランジスタの活性層１０に対する遮光層を兼用するように、薄膜トランジスタの活性層１０に絶縁膜１７を介して受光素子の活性層１１を重ねて配置する。 - 特許庁

To provide structure where the drop of drain resistance or the increase of an output conductance can be suppressed even if gate width becomes large, and to provide a transistor where the maximum permission voltage of output voltage is improved and an operation in positive and negative potentials on body potential is realized, on the field effect transistor formed in a semiconductor thin film on an insulating substrate and on the integrated circuit.例文帳に追加

絶縁性基板上の半導体薄膜に形成された電界効果トランジスタとその集積回路に関し、ゲート幅が大きくなってもドレイン耐圧の低下または出力コンダクタンスの増加が抑えられる構造、および出力電圧の最大許容電圧を改善すると共にボディ電位に関して正負両電位での動作が可能なトランジスタを提供する。 - 特許庁

In a method for manufacturing a thermal head by forming a resistor layer 3 and a pair of conductive layers 4, 4 sequentially on an insulating substrate 1 and coating them with a protective layer 5, the protective layer 5 has at least three layer structure including upper and lower layers 5c, 5a formed by non-bias sputtering and an intermediate layer 5b formed by bias sputtering.例文帳に追加

絶縁基板1 上に発熱抵抗体層3 及び一対の導電層4,4 を順次被着させるとともに、これらを保護層5 にて被覆して成るサーマルヘッドの製造方法であって、前記保護層5 は少なくとも３層構造を有し、上層5c及び下層5aをノンバイアススパッタリング法で、中層5bをバイアススパッタリングで形成する。 - 特許庁

To provide the chemical-mechanical polishing method of a semiconductor substrate capable of drastically reducing the generation of a scratch and peeling in a periphery even in the case of a low dielectric insulating film whose mechanical strength is small, and being excellent in the polish rate of a metal film of a wiring material, and to provide an aqueous dispersion for chemical-mechanical polishing used therefor.例文帳に追加

機械的強度が小さい低誘電絶縁膜であっても、スクラッチの発生や外周部における剥がれを大幅に低減可能であり、かつ配線材料たる金属膜の研磨速度に優れた半導体基板の化学機械研磨方法およびそのために用いられる化学機械研磨用水系分散体を提供すること。 - 特許庁

To provide a transformer which not only inhibits the generation of a return wire of a high pressure output side but is easy in insurance of a sufficient insulating separation distance and embodiment of a circuit by it in relation with a printed circuit substrate, brings about an efficiency and considerable cost reduction which is improved rather than a conventional transformer and which can also miniaturize the size of a product which uses the transformer.例文帳に追加

高圧出力側のリターンワイアの発生を抑制するのみならず、印刷回路基板との関係で、充分な絶縁離隔距離の確保及びそれによる回路の具現が容易になり、従来のトランスよりも向上した効率及び相当な費用節減をもたらし、トランスを使用する製品の大きさも小型化することができるトランスを提供する。 - 特許庁

The display element is constituted by charging a medium which changes in optical anisotropy when applied with an electric field between a couple of transparent substrates, and has a signal electrode 14 and a counter electrode 15 for applying the electric field on a surface of one substrate which faces the medium, the signal electrode 14 and counter electrode 15 being put one over the other across an insulating layer are overlapped.例文帳に追加

透明な一対の基板間に、電界を印加することにより光学的異方性が変化する媒質が封入されている表示素子であって、上記基板の一方の媒質と接する表面に、上記電界を印加するための信号電極１４・対向電極１５を有しており、信号電極１４と対向電極１５とが絶縁層を介して重なっている。 - 特許庁

A nonvolatile semiconductor device using the ferroelectric film includes: the conductive barrier film 17 formed on a semiconductor substrate 10 and composed of a conductive metal oxide film; and a capacitative element 22 which is obtained by sequentially forming a lower electrode 18, a capacitive insulating film 20 having a bismuth layer perovskite-type structure, and an upper electrode 21, arranged in this order on the conductive barrier film 17.例文帳に追加

強誘電体膜を用いた不揮発性の半導体装置は、半導体基板１０上に形成され、導電性金属酸化膜からなる導電性バリア膜１７と、導電性バリア膜１７の上に、下部電極１８、ビスマス層状ペロブスカイト型構造を有する容量絶縁膜２０及び上部電極２１が順に形成されてなる容量素子２２とを備える。 - 特許庁

In a laminated substrate 1 in the four-layer structure, having the top and bottom layers of first and second insulating layers 21 and 22 and laminating first and second dielectric layers 31 and 32 between them, conductor layers 51 and 54 are arranged facing, so as to sandwich the first or second dielectric layer 31 or 32 and three kinds of capacitors 61-63 are formed.例文帳に追加

最上層と最下層が第１および第２絶縁層２１、２２であり、その間に第１および第２誘電体層３１、３２が積層された４層構造の積層基板１において、第１あるいは第２誘電体層３１、３２を挟むようにして導体層５１〜５４が対向配置され、３種類のコンデンサ６１〜６３が形成されている。 - 特許庁

Impurity diffusion layers 4, a buffer insulating layer 4 composed of (Ce, Zr)O2 (or CeO2), the second ferroelectric layer 5 comprising Bi3TiNbO9, the first ferroelectric layer 6 consisting of Bi4Ti3O12, and a gate electrode 7 composed of polysilicon are laminated successively in an active region surrounded by the LOCOS film 2 of a silicon substrate 1.例文帳に追加

シリコン基板１のＬＯＣＯＳ膜２によって囲まれる活性領域には、不純物拡散層４と、（Ｃｅ，Ｚｒ）Ｏ_2 （又はＣｅＯ_2 ）からなるバッファ絶縁層４と、Ｂｉ_3 ＴｉＮｂＯ_9 からなる第２の強誘電体層５と、Ｂｉ_4 Ｔｉ_3 Ｏ__12からなる第１の強誘電体層６と、ポリシリコンからなるゲート電極７とが順に積層されている。 - 特許庁

The nonlinear resistance element 33 is formed by laminating a first metal layer 36, an insulating layer 37, and a second metal layer 38 in order from the side of the substrate, and the pixel electrode 24a is made of polycrystallized indium tin oxide, and the second metal layer 38 is made of an alloy having molybdenum (Mo) as a main component and is connected on the pixel electrode 24a.例文帳に追加

そして、非線形抵抗素子３３が、基材側から第１金属層３６、絶縁層３７、及び第２金属層３８の順に積層されて形成され、画素電極２４ａが、多結晶化されたインジウム錫酸化物から形成されてなり、第２金属層３８が、モリブデン（Ｍｏ）を主成分として成る合金によって形成されるとともに、画素電極２４ａ上に接続されていることを特徴とする。 - 特許庁

To easily and reliably allow a pair of coils formed opposingly on both the surfaces of an insulating substrate to conduct electricity without using soldering regarding a method for manufacturing the electromagnetic coil plate that uses charged particle rays, such as electron rays and ions, and is suitable for a charged particle beam device, the electromagnetic coil plate, a toroidal type coil structure, and a charged particle beam projection aligner.例文帳に追加

本発明は、電子線やイオン等の荷電粒子線を用いた荷電粒子線装置に好適な電磁コイル板の製造方法、電磁コイル板、トロイダル型コイル構造体および荷電粒子線露光装置に関し、絶縁性基板の両面に対向して形成される一対のコイルの導通をはんだ付けを用いることなく容易，確実に行うことを目的とする。 - 特許庁

A lower film 24 of the antireflection film 16 is commonly used as a stopper film during patterning, and a distance t1 between an edge of the light-shielding film 17 defined by interleaving a plurality of films 23, 24 of the lower layer of the antireflection film 16 and the semiconductor substrate 2 is set to be smaller than a film thickness t2 of the gate insulating film 13.例文帳に追加

そして、反射防止膜１６のうちの下層の膜２４がパターニングの際のストッパー膜を兼ねており、反射防止膜１６のうちの下層の複数膜２３，２４を挟んで規定される遮光膜１７の端部と半導体基板２との間の間隔ｔ１が、ゲート絶縁膜１３の膜厚ｔ２より小さく設定される。 - 特許庁

In the uppermost layer of a substrate including multilayer interconnection, i.e. a plurality of layers that are laminated via interlayer insulating films respectively and wirings formed in the respective layers, with a metal member formed in a region other than the region in which wirings are arranged, the metal member is electrically connected to a node, to which a prescribed electric potential is applied.例文帳に追加

本発明では、基板上の多層配線、即ち、それぞれが層間絶縁膜を介して積層された複数の層と、それぞれの層内に形成された配線とを有する多層配線の最上位の層内において、配線が配置された領域以外の領域に、定電位が与えられるノードに電気的に接続するメタル部材が形成される。 - 特許庁

Between a first electrode and a second electrode arranged on the surface of an insulating substrate, a conductor is arranged; and furthermore after the first electrode and the second electrode are connected and a polymer film is arranged so that it covers the conductor, the polymer film is made to be low-resistant, and furthermore, between the first electrode and the second electrode, a voltage is applied.例文帳に追加

絶縁性基板表面上に配置された第１電極と第２電極との間に導電体を配置し、さらに、第１電極と第２電極とを接続し且つ前記導電体を覆う様に高分子膜を配置した後に高分子膜を低抵抗化し、さらに、第１電極と第２電極との間に電圧を印加する。 - 特許庁