「line voltage」に関連した英語例文の一覧と使い方(99ページ目) - Weblio英語例文検索

To solve the problem that a conventional CDS (correlated double sampling) circuit has difficulty in high-speed operation when the number of pixel increases, a DC value of a horizontal signal line rises up to a substantial power source voltage in a horizontal blanking period, and a correct signal cannot be output in initial pixel reading in reading of 1H period.例文帳に追加

従来のＣＤＳ回路は、画素数を増加した時に、高速動作させる事が難しく、また、水平ブランキング期間では水平信号線のＤＣ値がほぼ電源電圧まで上昇してしまい、１Ｈ期間の読み出しの最初の画素読み出し時に正しい信号が出力できない。 - 特許庁

Then, a candidate value is predetermined and stored (solid line) so that it may be a value as large as possible within an extent that it does not exceed the discharge start voltage concerning a potential difference (reverse contrast potential difference) between the average potential of developing bias and the potential at the non-exposure part of the photoreceptor for carrying an electrostatic latent image.例文帳に追加

そして、現像バイアスの平均電位と、静電潜像を担持する感光体の非露光部電位との電位差（逆コントラスト電位差）について、放電開始電圧を超えない範囲でできるだけ大きな値となるように、その候補値を予め定めて記憶しておく（実線）。 - 特許庁

The motor controller CTL has: a closed circuit including a DC motor M; an MOSFET disposed between the closed circuit and a ground line; a driving section outputting a driving pulse DV to control ON/OFF of the MOSFET; and a power supply section 1 for generating a power supply voltage Vcc based on an external power supply.例文帳に追加

直流モータＭを含む閉回路と、この閉回路とグランドラインの間に配置されたＭＯＳＦＥＴと、駆動パルスＤＶを出力してＭＯＳＦＥＴをＯＮ／ＯＦＦ制御する駆動部と、外部電源に基づいて電源電圧Ｖｃｃを生成する電源部１と、を有するモータ制御装置ＣＴＬである。 - 特許庁

Even when a game board is attached to a main body frame in a state where a voltage is generated by a power supply substrate 686, by a live line fault prevention circuit 1700f, the rush current from the power supply substrate is prevented from flowing into the electrolytic capacitors C1, C101 and C103 of a main control board attached to the game board.例文帳に追加

電源基板６８６によって電圧が作成されている状態で、遊技盤を本体枠に取り付けても、活線故障防止回路１７００ｆにより、遊技盤に取り付けられた主制御基板の電解コンデンサＣ１，Ｃ１０１，Ｃ１０３，に電源基板からの突入電流が流れ込まないようになる。 - 特許庁

The signal lines 8A, 8B to indicate positive polarity and negative polarity are provided separately, both of which are active at "H" and non-active at "L", and pull-down resistors 51, 52, 61, 62 are connected to input ports of the voltage gererating parts 5, 6 of each signal line 8A, 8B.例文帳に追加

正極性、負極性を指示する信号線８Ａ、８Ｂを独立に設け、共に「Ｈ」でアクティブ、「Ｌ」で非アクティブとし、各信号線８Ａ、８Ｂの電圧発生部５、６の入力端にはプルダウン抵抗５１、５２、６１、６２を接続する。 - 特許庁

A voltage component and a current component of a high-frequency power flowing in a high-frequency power transmission line 20 are mixed with a frequency conversion signal Fc by frequency conversion circuits MIX1, 2, and the mixed output is allowed to pass through low-pass filters 22, 24, and only a low-frequency component is taken out therefrom.例文帳に追加

高周波電力伝送線路２０中を流れる高周波電力の電圧成分及び電流成分を周波数変換回路ＭＩＸ１，２で周波数変換用信号Ｆｃと混合し、この混合出力をローパスフィルタ２２，２４に通過させて低周波数成分のみを取り出す。 - 特許庁

Instead of controlling the luminance of the light-emitting element by a voltage applied to TFTs, by controlling current flowing into TFTs via a signal-line driving circuit, it is possible to hold on the current flowing into the light-emitting element at a desired value without adversely being affected by the characteristics of TFTs.例文帳に追加

発光素子の輝度をＴＦＴに印加する電圧によって制御するのではなく、ＴＦＴに流れる電流を信号線駆動回路において制御することで、ＴＦＴの特性に左右されずに発光素子に流れる電流を所望の値に保つ。 - 特許庁

While a first recess part in a first jig and a second recess part in a second jig are faced to each other without putting the transmission line between them, a load voltage is measured while varying a frequency of an input signal inputted through first jig, and the measured value is used as a reference value.例文帳に追加

伝送線路を挟まずに、第１の治具の第１の凹部と第２の治具の第２の凹部とを対向させた状態で、前記第１の治具を介して入力した入力信号の周波数を変化させながら負荷の電圧を測定して、基準値とする。 - 特許庁

When the semiconductor integrated device is in inactive state, high voltage is not applied to gate oxides of PMOS 71 and NMOS 72, because a signal line Ls5 and the gate of the PMOS 71 are short-circuited with a D-NMOS 73, and the signal Ls5 and the gate of the NMOS 72 are short-circuited with a D-NMOS 74.例文帳に追加

半導体集積装置が非活性状態では、信号線Ｌｓ５とＰＭＯＳ７１のゲートとがＤ−ＮＭＯＳ７３で短絡されると共に、信号線Ｌｓ５とＮＭＯＳ７２のゲートとがＤ−ＮＭＯＳ７４で短絡され、ＰＭＯＳ７１及びＮＭＯＳ７２のゲート酸化膜に、高電圧が印加されなくなる。 - 特許庁

A low distortion capacitive element that is a bypass capacitor 36 is inserted between a supply line of a tuning voltage VC and ground, and a low distortion capacitive element is used for capacitors 11, 12 of a time constant circuit consisting of the capacitors 11, 12 and a resistor 13 that specifies an operating response of a channel selection circuit 1.例文帳に追加

チューニング電圧ＶＣの供給ラインと接地間に低歪み型の容量素子をバイパスコンデンサ３６として挿入し、また、選局回路１の動作応答を規定する時定数回路のコンデンサ１１、１２に低歪み型の容量素子を用いる。 - 特許庁

To be more precise, each rest part 64 of the inlet coupling part 60 and the seal polymerizing part 68 have almost the same seal-line voltage, and at the same time, a seal length L1 of the rest part 64 and that L2 of the seal polymerizing part 68 are set at almost the same.例文帳に追加

具体的には、入口連結部６０の各受部６４とシール重合部６８とは、略同一のシール線圧を有するとともに、前記受部６４のシール長さＬ１とシール重合部６８のシール長さＬ２とは、略同一の長さに設定される。 - 特許庁

A voltage peak value generated on a scanning line, that is in a nonscanning state, through a parasitic capacitor of a light emitting element in the nonscanning state is held in a capacitor C_3 while scanning lines B_1 to Bm are successively scanned and light emitting elements OEL are light emission driven.例文帳に追加

走査線Ｂ1 〜Ｂm を順次走査して発光素子ＯＥＬを発光駆動させる状態において、非走査状態における発光素子の寄生容量を介して非走査状態の走査線に生ずる電圧ピーク値が、コンデンサＣ3 にホールドされる。 - 特許庁

In write operation, after a first potential is applied to well regions 52 an 55 in which memory cells are formed, or a substrate 51, the control circuit controls the well regions or the substrate 51 to be in a second potential (the second potential < the first potential), then applies the predetermined voltage to the word line and performs write operation.例文帳に追加

制御回路は、書き込み動作時、メモリセルが形成されたウェル領域５２、５５又は基板５１に第１電位を印加した後、ウェル領域又は基板５１を第２電位（第２電位＜第１電位）とし、この後、ワード線に所定の電圧を印加して書込み動作を行う。 - 特許庁

This leakage current resistance fraction detector includes a peak hold circuit 31 for holding a peak value iop of the leakage current io, a converter 32 for converting the held peak value into a current digital signal iopd, a comparator circuit 33 for pulsing the leakage current, a comparator circuit 34 for pulsing a line voltage V, and a resistance computing processing part 360.例文帳に追加

漏洩電流ｉo のピーク値ｉopをホールドするピークホールド回路３１と、ホールドしたピーク値を電流デジタル信号ｉopd に変換する変換器３２と、漏洩電流をパルス化するコンパレータ回路３３とを設ける。 - 特許庁

Moreover, in the IC110, any one of the signal input terminals 111 and an inspection capacitor 150 are conducted with each other by a multiplexer 114 and an inspection switch 118, and the voltage value of a signal line 119d is detected by an AD converter in a state where the inspection capacitor 150 is set to 5 V.例文帳に追加

また、ＩＣ１１０では、検査コンデンサ１５０が５Ｖに設定された状態で、マルチプレクサ１１４，検査スイッチ１１８により、いずれかの信号入力端子１１１と検査コンデンサ１５０とが導通され、ＡＤコンバータにより信号ライン１１９ｄの電圧値が検知される。 - 特許庁

Each solid-state imaging element 3 has a transfer electrode 15, to which a vertical transfer voltage is applied, and a plurality of energy-line shielding sections 17 comprising a metal or a metal silicide and fitted on the imaging regions 11 along each pixel array, except the pixel arrays arranged at both ends of the image-sensing regions 11.例文帳に追加

各固体撮像素子３は、垂直転送電圧が印加される転送電極１５と、金属または金属シリサイドからなり、撮像領域１１の両端部に配置された画素列を除く各画素列に沿って撮像領域１１上に設けられた複数のエネルギー線遮蔽部１７とを有する。 - 特許庁

To provide a circuit for detecting a state of a switch capable of surely detecting an opened/closed state of the switch, and an automobile window opening device free from erroneous operation even if voltage difference is generated between a grounding line of a circuit at driving seat of the automobile and that at the other seat.例文帳に追加

スイッチの開閉状態を確実に検出することのできるスイッチの状態検出回路、および自動車の運転席の回路の接地線と他席の回路の接地線との間に電位差が生じても誤動作をしない自動車窓用開閉装置を提供する。 - 特許庁

The first to Nth data line driver circuits 60-1 to 60-N include grayscale generation amplifiers 62-1 to 62-N that each sample the first and second grayscale voltages VG1 and VG2, and generate a grayscale voltage between the first and second grayscale voltages VG1 and VG2.例文帳に追加

第１〜第Ｎのデータ線駆動回路６０-1〜６０-Nは、第１〜第Ｎのサンプリング期間においてＤ／Ａ変換回路５２から出力された第１、第２の階調電圧ＶＧ１、ＶＧ２をサンプリングし、第１、第２の階調電圧ＶＧ１、ＶＧ２の間の階調電圧を生成する階調生成アンプ６２-1〜６２-Nを含む。 - 特許庁

The degree in which the current flowing in the electricity-feeding wire 3 is deviated from the axis center line 3a is reduced, and since the width in which a current route is deviated from a central part 6a of the pickup coil 6 becomes small, lowering of induction voltage when the pickup coil 6 passes through the connector 1 is reduced.例文帳に追加

これにより給電線３を流れる電流が軸中心線３ａを外れる程度が軽減され、電流経路がピックアップコイル６の中央部６ａを外れる幅が小さくなるので、ピックアップコイル６が接続装置１を通過するときの誘起電圧の低下が軽減される。 - 特許庁

When data are read by reverse-read from a memory 108B of a twin memory cell (i), a word line WL1 is set to Vdd, a control gate CG [i+1] is set to 1.5 V, and a control gate CG [i] is set to override voltage (3 V).例文帳に追加

ツインメモリセル（ｉ）のメモリ素子１０８Ｂからリバースリードにてデータをリードする際に、ワード線ＷＬ１をＶｄｄに設定し、コントロールゲートＣＧ［ｉ＋１］を１．５Ｖに設定し、コントロールゲートＣＧ［ｉ］をオーバライド電圧（３Ｖ）に設定する。 - 特許庁

An n-type transistor M22 in the level converter 11 is connected to the input/output terminal inout through a p-type and n-type transistors M14, M24 and the first inverter 13, and to a power line for feeding a power voltage VDD through a p-type transistor M15.例文帳に追加

レベル変換部１１のｎ型トランジスタＭ２２は、ｐ型トランジスタＭ１４及びｎ型トランジスタＭ２４と、第１インバータ１３とを介して入出力端子ｉｎｏｕｔに接続され、ｐ型トランジスタＭ１５を介して電源電圧ＶＤＤを供給する電源ラインに接続される。 - 特許庁

A MOS type capacity element 28 having the other end connected to a reference voltage is connected to a gate of the driver TFT 22, the MOS type capacity element 28 is in an on state before a fall of the pulse drive line and becomes an OFF state during the fall and a capacitance changes at the switching of ON state to the OFF state.例文帳に追加

駆動ＴＦＴ２２のゲートには、他端がリファレンス電圧に接続されるＭＯＳ型容量素子２８が接続されており、ＭＯＳ型容量素子２８は、パルス駆動ラインの立ち下がり前はオン、立ち下がる途中でオフとなり、その切り替わりで容量値が変化する。 - 特許庁

A pair of electrodes 24a, 24b formed such that a gap becomes a wave line shape is arranged on a bottom part of a mixing flow passage 22 such that it is made eccentric relative to a stream center of the fluid flowing in the mixing flow passage 22 and an AC voltage is applied to the electrodes 24a, 24b.例文帳に追加

混合流路２２の底部に、混合流路２２内に流れる流体の流心に対して偏心するようにその隙間が波線状となるよう形成された一対の電極２４ａ，２４ｂを配設し、この電極２４ａ，２４ｂに交流電圧を印加する。 - 特許庁

The 8-bit data obtained by binary encoding of the clock number of the application period of a display signal voltage to each signal line Ls in one horizontal scanning period calculated on the basis of the frequency of the data clock CLK is set in an internal register HGRES of a control circuit 23 in accordance with the external input.例文帳に追加

コントロール回路２３の内部レジスタＨＧＲＥＳに、データクロックＣＬＫの周波数ｆを基に算出された、１水平走査期間における各信号ラインＬｓへの表示信号電圧の印加期間のクロック数を２進数化した８ビットデータが外部入力に従って設定される。 - 特許庁

Control data DTp which are generated in the main controller 40 and are converted to serial data are transmitted as a low voltage differential signal to a screen display device 41 via a transmission line 42, and a strobe signal STB of control data are transmitted to the picture display device 41 in the same manner.例文帳に追加

主制御装置４０で生成され、シリアル変換された制御データＤＴｐを低電圧差動信号として伝送路４２を介して画面表示装置４１へ伝送し、制御データのストローブ信号ＳＴＢも同様にして画面表示装置４１へ伝送している。 - 特許庁

A charging/discharging time of a capacitor C7, and an error between a direct current component of an output signal of the signal output terminal ROUT and a voltage of a power source line V- are reduced, while reducing noises resulting from the error.例文帳に追加

そのため、コンデンサＣ７の充放電時間を迅速化することができ、信号出力端子ＲＯＵＴの出力信号の直流成分と、電源ラインＶ−の電圧との誤差を小さくすることができ、誤差に起因するノイズを低減することができる。 - 特許庁

When a surge voltage is caused to occur by switching the switching elements Q of the inverter 1, and if the voltages between the power lines or the voltages of each power line to the ground become the prescribed voltages or larger, the semiconductor surge absorbing devices 3 are conducted to clamp the voltages.例文帳に追加

インバータ１のスイッチング素子Ｑのスイッチングによりサージ電圧が発生し、動力線間又はグランドに対して各動力線が所定電圧以上になると、半導体サージ吸収素子３が導通し電圧をクランプする。 - 特許庁

In a mid-point potential control circuit 20, a power source voltage VCC is connected to anode of a reverse-current preventive diode 22 and an node of a potential VM via a PMOS transistor 21, and a cathode of the diode 22 is connected to a ground line via a transistor 23.例文帳に追加

中点電位制御回路２０では、電源電位ＶＣＣがＰＭＯＳトランジスタ２１を介して逆流防止用ダイオード２２のアノード及び電位ＶＭのノードに接続され、ダイオード２２のカソードはＮＭＯＳトランジスタ２３を介してグランド線に接続されている。 - 特許庁

The motor load tester has a field control AC generator (10) connected to a motor (1) and is so constituted that a brake action with a little heating is obtained by a load resistance (12) of an output line (11) and the control of the field current with a varied voltage.例文帳に追加

本発明による電動機用負荷試験装置は、電動機（１）に界磁制御型交流発電機（１０）を接続し、出力ライン（１１）の負荷抵抗（１２）と電圧可変による界磁電流の制御とによって発熱の少ないブレーキ作用を得る構成である。 - 特許庁

The output power control system 40 comprises: a power amplifier 72; a resistor 84 for detecting a current of one power supply line 78 of the power amplifier 72; a current and voltage converter 86; and a feedback loop 68 wherein an error amplifier 90 is used to perform negative feedback.例文帳に追加

出力電力制御システム４０は、電力増幅器７２と、電力増幅器７２の一方の電力供給ライン７８の電流を検出する抵抗８４と、電流・電圧変換器８６と、誤差増幅器９０で負帰還をかけるフィードバックループ６８から構成される。 - 特許庁

The liquid crystal display device relating to the present invention includes a gate terminal to apply a voltage to a gate wiring line and a tapered gate wiring section placed to be connected thereto, and a conductive layer disposed over the tapered gate wiring section via an insulating film.例文帳に追加

この発明に係る液晶表示装置においては、ゲート配線に電圧を印加するためのゲート端子およびこれに接続するため設置されたテーパーゲート配線部が設けられ、テーパーゲート配線部の上層に絶縁膜を介して導電層を配設したものである。 - 特許庁

When voltages of word lines WL0, WL1 become voltage or above necessary for reading 0-information from memory cells 18a-19b, dummy word lines DWL0, DWL1 are activated, potentials of bit lines BL0, /BL0, BL1, /BL1 are raised by dummy cells 23a-24b connected to this dummy word line DWL0, DWL1.例文帳に追加

ワード線ＷＬ０，ＷＬ１の電圧がメモリセル１８ａ〜１９ｂから０情報を読み出す電圧以上になるとダミーワード線ＤＷＬ０，ＤＷＬ１を活性化させ、そのダミーワード線ＤＷＬ０，ＤＷＬ１に接続されたダミーセル２３ａ〜２４ｂによりビット線ＢＬ０，／ＢＬ０，ＢＬ１，／ＢＬ１の電位を引き上げる。 - 特許庁

While scanning lines B_1 to Bm are being successively scanned and light emitting elements OEL are light emission driven, a voltage peak value generated on the scanning line, that is in a non-scanning condition, is held in a capacitor C_3 through parasitic capacitors of the light emitting elements in their non-scanning condition.例文帳に追加

走査線Ｂ1 〜Ｂm を順次走査して発光素子ＯＥＬを発光駆動させる状態において、非走査状態における発光素子の寄生容量を介して非走査状態の走査線に生ずる電圧ピーク値が、コンデンサＣ3 にホールドされる。 - 特許庁

To provide a power supply voltage gate circuit capable of applying power to various power terminals of a device at the same time at application of power independently of a wiring way of a power supply line and dispersion in the performance of a DC/DC converter and a regulator so as to avoid an abnormality operation of the device.例文帳に追加

電源ラインの引きまわしやＤＣ／ＤＣコンやレギュレータの性能上のバラツキに依存することなく電源投入する際、デバイスの持つ各種電源端子に同時に電源が入れらるようになり、デバイスの異常動作を回避する。 - 特許庁

The device has a configuration such that a ground line is formed for supplying the grounding voltage GND to a metal wiring layer 206 of a third layer (3M) of the upper layer of metal wiring layers 207, 208 so as to be electrically connected to the metal wiring layers 204, 209 of the second layer (2M), respectively via contact holes 215 and 216.例文帳に追加

金属配線層２０７，２０８の上層の第３層（３Ｍ）の金属配線層２０６に接地電圧ＧＮＤを供給する接地線を形成し、コンタクトホール２１５および２１６をそれぞれ介して第２層（２Ｍ）の金属配線層２０４，２０９と電気的に結合した構造となっている。 - 特許庁

A primary side wound wire of a transformer is connected to a LAN side terminal 21A of a communication control portion 21, and terminals P1, P2 on both ends of a secondary side wound wire and an intermediate tap are connected to voltage-side wires L1, L2 of the respective single phase three wire power line and grounding-side wire N through capacitors.例文帳に追加

通信制御部２１のＬＡＮ側端子２１Ａにトランスの一次側捲線を接続し、二次側捲線の両端の端子Ｐ１，Ｐ２および中間タップＰ３を、それぞれ単相３線電力線の電圧側電線Ｌ１，Ｌ２および接地側電線Ｎにそれぞれコンデンサを介して接続する。 - 特許庁

On the occasion when either a line L1 or L2 on the RTD sensor 2 side is disconnected and a capacitor 42 of a filter circuit 4 is charged by a current from the constant current source 3, a switch 5 connected with a detecting part 6 in parallel is closed and input voltage to an amplifying part 61 is limited to a prescribed threshold.例文帳に追加

ＲＴＤセンサ２側のラインＬ１，Ｌ２のいずれかが断線して定電流源３からの電流によりフィルタ回路４のコンデンサ４２が充電された際、検出部６と並列に接続されたスイッチ５を閉として、増幅部６１への入力電圧を所定の閾値に制限する。 - 特許庁

The active noise blocking circuit 1 which is a voltage conversion circuit is operated so as to supply only a DC current from a power source line in the direction of the logic elements Q1 and Q2 and is operated so as to block a high frequency current from the side of the elements Q1 and Q2 to a power source side.例文帳に追加

電圧変換回路である能動ノイズ阻止回路１は、電源ラインから論理素子Ｑ１，Ｑ２方向へＤＣ電流のみを供給するように動作し、素子：Ｑ１，Ｑ２側から電源側への高周波電流は阻止するように動作させる。 - 特許庁

An upper end side of a series circuit in which a plurality of ferroelectric capacitors CF1, CF2, CF3, CF4 are connected in series is connected to a set line SET side to which read-out voltage is applied, and a lower end side of the series circuit is connected to a read-out transistor Q6.例文帳に追加

複数個の強誘電体キャパシタＣＦ１、ＣＦ２、ＣＦ３、ＣＦ４が直列に接続されてなる直列回路の上端側は、読み出し電圧が印加されるセット線ＳＥＴ側に接続され、直列回路の下端側は読み出しトランジスタＱ６に接続されている。 - 特許庁

In a non-contact status, the pull-up circuits short-circuit one gate terminal to a contact power supply terminal VDD, and short-circuit the other gate terminal to an internal power source line VDDA, and in a contact status, the pull-up circuits apply the negative voltage of a charge pump circuit to the both gate terminals.例文帳に追加

非接触時にプルアップ回路が一方のゲート端子を接触電源端子ＶＤＤに短絡し、他方のゲート端子を内部電源ラインＶＤＤＡに短絡し、接触時に両ゲート端子にチャージポンプ回路の負電圧を与える。 - 特許庁

A rectifier diode 61 (a voltage limiting circuit 60) is connected between the anode (the positive-electrode side) of each light-emitting diode 41A-41C and a ground line GND (the negative-electrode side of each light-emitting diode 41A-41C) so as to have a polarity reverse to that of each light-emitting diode 41A-41C.例文帳に追加

また、各発光ダイオード４１Ａ〜４１Ｃのアノード（陽極側）とグランドラインＧＮＤ（各発光ダイオード４１Ａ〜４１Ｃの陰極側）との間には、整流ダイオード６１（電圧制限回路６０）が各発光ダイオード４１Ａ〜４１Ｃに対して逆極性となるように接続されている。 - 特許庁

Consequently, the signal selector 6 selects a burnout signal (voltage signal) from a burnout signal source 9, the selected burnout signal is sent to the V/I converter 5, the V/I converter 5 converts the burnout signal into a current signal, and the current signal is output to the two-wire transmission line L.例文帳に追加

これにより、信号選択器６においてバーンアウト信号源９からのバーンアウト信号（電圧信号）が選択され、この選択されたバーンアウト信号がＶ／Ｉ変換器５へ送られ、Ｖ／Ｉ変換器５によって電流信号に変換され、２線式の伝送路Ｌに出力される。 - 特許庁

The device for detecting background level 11 employs operational amplifiers (IC1-IC5) applied with a supply voltage in the range of 0 V to 5 V, carries out a process of full-wave rectification or the like using an offset potential BL as reference applied to an offset potential line VMM, and thereby detects the background level.例文帳に追加

バックグランドレベル検出装置１１は、０［Ｖ］〜５［Ｖ］の電源電圧が印加された演算増幅器（ＩＣ１〜ＩＣ５）を備えるとともに、オフセット電位ラインＶＭＭに印加されているオフセット電位ＢＬを基準として全波整流処理等を実行することで、バックグランドレベルを検出する。 - 特許庁

The semiconductor device is provided with a control unit 110 for switching on first and second switching elements SW 10 and SW 20 when detecting that a potential of a power line VBUS (D) has reached a power voltage and turning off the second switching element SW 20 after a prescribed period of time has passed.例文帳に追加

電源線ＶＢＵＳ（Ｄ）の電位が電源電圧に到達したことを検出すると、第１及び第２のスイッチング素子ＳＷ１０及びＳＷ２０をオン状態にし、所定時間経過後に第２のスイッチング素子ＳＷ２０をオフ状態にする制御部１１０を備えることを特徴とする。 - 特許庁

To reduce breakdown voltage failure due to the entering of secondary coil winding into the gap between the collar of a bobbin and a barrier tape in the manufacturing method of a line transformer including a process for winding primary coil winding, the barrier tap for securing creepage distance, and secondary winding around the roll frame section of the bobbin made of an insulator.例文帳に追加

絶縁体からなるボビンの巻枠部に一次巻線、沿面距離を確保するためのバリアテープ、二次巻線を巻き回す工程を含むライントランスの製造方法における、ボビンの鍔とバリアテープの間隙に二次巻線が入り込むことによる、耐圧不良を減少すること。 - 特許庁