「line voltage」に関連した英語例文の一覧と使い方(101ページ目) - Weblio英語例文検索

The system further comprises two or more phase detectors (50 and 52) for receiving two or more reflection signals (22) from the two sensors through the transmission line (18), and the two phase detectors (50 and 52) output each voltage indicating the phase difference between each of the reflection signals (22) and each of the excitation signals (14).例文帳に追加

本システムは、伝送線（１８）を介して２つのセンサーから２以上の反射信号（２２）を受信する２以上の位相検出器（５０，５２）も備えており、２つの位相検出器（５０，５２）は、各反射信号（２２）と各励振信号（１４）の位相差を表す各電圧を出力する。 - 特許庁

By making the line CLK of the row wiring of a non-display area higher than the horizontal synchronization frequency of input image signals, a vertical blanking interval between frames is made longer and a driving voltage variable period to adjust potential (pulse amplitude) of a selection potential pulse V_ss is sufficiently secured.例文帳に追加

非表示エリアの行配線のラインＣＬＫを入力画像信号の水平同期周波数よりも高くすることによって、フレーム間の垂直ブランキング期間を長くとり、選択電位パルスＶｓｓの電位（パルス振幅）を調整するための駆動電圧可変期間を十分に確保する。 - 特許庁

A low resistance path is provided between the channels of the flash EPROM cell by the buried layer 500, thereby reducing the channel of the flash EPROM until erasure can be performed by giving the voltage (potential difference) between a gate line 28 and the substrate of the cell.例文帳に追加

フラッシュＥＰＲＯＭセルのチャネルは、埋込層が（５００）フラッシュＥＰＲＯＭセルのチャネル間に低抵抗経路を設けるのでゲートとセルの基板との間に電圧電位差を与えることによって消去が行なわれることを可能にするまでフラッシュＥＰＲＯＭのチャネルは低減される。 - 特許庁

The magnetic member 14 wherein the direction of magnetic flux is alternately changed in the advancing direction of a head 13 is arranged between adjacent data tracks 21, and the position of the head is detected from the change of the base line voltage level of the reproduced waveform generated by magnetic flux from the magnetic member 14.例文帳に追加

隣接するデータトラック２１、２１間に、ヘッド１３の進行方向に交互に磁束の向きが変化する磁性部材１４を配置し、この磁性部材１４からの磁束によって生じる、再生波形のベースライン電圧レベルの変化から、ヘッドの位置の検出を行う。 - 特許庁

During the second period following the first period, the plurality of gradation voltages generated by the second resistance circuit are supplied to the plurality of gradation signal lines, and the operational amplifier drives the output line in accordance with the gradation voltage selected out of the plurality of gradation voltages.例文帳に追加

第１の期間後の第２の期間では、第２の抵抗回路が生成した複数の階調電圧を複数の階調信号線に供給し、オペアンプが該複数の階調電圧の中から選択された階調電圧に基づいて出力線を駆動する。 - 特許庁

In the process of removing a part of the floating plane protection film 101, when the irradiation angle of the ion beams is ≥60° from the normal line of the floating face of the magnetic head slider and acceleration voltage of the ion beams is ≤300 V, high denseness and covering properties can be obtained.例文帳に追加

前記浮上面保護膜101の一部を除去する工程において、イオンビームの照射角が、磁気ヘッドスライダ浮上面法線から60度以上であり、イオンビームの加速電圧が300Ｖ以下であるとき、高い緻密性及び被覆性を得ることができる。 - 特許庁

Thus, a control signal serially transmitted on a power line 100 is demodulated by the voltage superimposition multiplex interface part 121, the demodulated serial signal is converted into the parallel signal in the communication control part 122, and the parallel signal is inputted from an input port P into the CPU 11.例文帳に追加

これにより、電源線１００上をシリアル伝送されてきた制御信号が電源重畳多重インタフェース部１２１で復調され、この復調シリアル信号を通信制御部１２２でパラレル信号とし、このパラレル信号を入力ポートＰからＣＰＵ１１内に入力する。 - 特許庁

A reflection amplitude in the test signal is a Vdd when the defective connection occurs in a transmission line 103, and gets to a voltage Vf limited by the ESD circuit 117 of forward bias, when no defective connection occurs.例文帳に追加

テスト信号に対する反射振幅は、伝送線路１０３において接続不良が発生しているときには、Ｖｄｄとなり、接続不良が発生していないときは、順バイアスのＥＳＤ回路１１７によって制限された電圧Ｖｆとなる。 - 特許庁

To provide a method and a detector for detecting a voltage reduction in a line printer capable of using any of a primary battery and a secondary battery as a driving source, and capable of consuming efficiently a battery capacity in response to a change of an ambient temperature to use a residual capacity of the battery to the maximum.例文帳に追加

駆動源として１次電池あるいは２次電池のいずれも使用することが可能であるとともに、環境温度の変化に応じて電池容量を効率よく消費して、電池の残容量を最大限に使用することのできるラインプリンタにおける減電圧検出方法および装置を提供すること。 - 特許庁

To provide a temperature monitor capable of preventing erroneous judgement caused by charge of a capacitor due to a leak current, and capable of determining the propriety of a normal input for an output voltage from a temperature detecting means, when an output line of the temperature detecting means is brought into an open condition.例文帳に追加

温度検知手段の出力ラインが開放状態になった場合に、リーク電流によるコンデンサの充電に起因した誤判断を防止し、さらには温度検知手段の出力電圧が正常に入力されるか否かを判定できる温度監視装置を提供する。 - 特許庁

Further, a switch 23i which individually connects a terminal 18i which drives respective scanning line CMj of the organic EL panel 1 and the an electric current terminal for test 25 is provided, an electric current for test is supplied from the electric current terminal 25 and the voltage of the terminal 18j is measured.例文帳に追加

また、有機ＥＬパネル１の各走査線ＣＭｊを駆動する端子１８ｊと試験用の電流端子２５との間を個別に接続するスイッチ２３ｉを設け、この電流端子２５から試験用の電流を流し、端子１８ｊの電圧を測定する。 - 特許庁

Among the combinations of signals delivered between the charger 3 and the battery pack 2 through the signal lines (1)-(3), the combination, for example, where H signal is transmitted to the signal lines (1) and (2) while L signal is transmitted to the signal line (3) is set to represent a reference voltage abnormality information in advance.例文帳に追加

また、信号線▲１▼〜▲３▼を介して充電器３と電池パック２との間で授受される信号の組み合わせのうち、例えば信号線▲１▼，▲２▼にＨ信号、信号線▲３▼にＬ信号を送出する組み合わせが基準電圧異常情報を示すものと予め設定する。 - 特許庁

To provide a display device which has scanning line noise improved in a moving picture and has flicker improved in a still picture and has moving picture blur improved by increasing the response speed of a liquid crystal or improving the luminance and avoids an after-image (burning) phenomenon accompanied with application of a DC voltage to a liquid crystal panel.例文帳に追加

動画での走査線ノイズ、静止画でのフリッカー、液晶の応答速度もしくは輝度の向上により動画ぼけを改善、更には液晶パネルへの直流電圧印加に伴う残像（焼付き）現象の回避を可能とする表示装置を提供する。 - 特許庁

A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加

データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁

A digital signal D_-2 generated by a CPU10 is converted into an analog signal A_-2 having a voltage level corresponding to a 8 bit value within one cock cycle by a D/A converting circuit 11, and then transmitted through a signal line 31 to a signal processor 3.例文帳に追加

ＣＰＵ１０が生成したデジタル信号Ｄ＿２が、ＤＡ変換回路１１で８ビットの値に応じた電圧レベルを１クロックサイクル内に持つアナログ信号Ａ＿２に変換された後に、信号線３１を介して信号処理装置３に送信される。 - 特許庁

The feeding method prevents loss induced by the instantaneous drop of a voltage by using a first feeding system 13 that charges a secondary battery 6 from the feeding line 10 via an AC/DC conversion device 4 and feeds a load 8 from the secondary battery 6 via a DC/AC conversion device 5.例文帳に追加

給電線１０から交流／直流変換装置４を通じて二次電池６を充電し、二次電池６から直流／交流変換装置５を通じて負荷８に給電する第１給電系統１３により、瞬時電圧低下に起因する損失を防止する給電方法。 - 特許庁

The result of voltage sensing is held by the verify pass latch 74, and by turning off the transfer gate circuits TG1 based on the holding result, an electrical fluctuation of a sense node (sense bit line SBL) caused by additional writing or application of an erase pulse is inhibited.例文帳に追加

その電圧センス結果をヴェリファイパスラッチ７４が保持し、その保持結果に基づいてトランスファゲート回路ＴＧ１をオフすることで、追加の書き込みまたは消去パルスの印加によってセンスノード（センスビット線ＳＢＬ）が電気的に変動することを禁止（インヒビット）する。 - 特許庁

Consequently, applied voltage difference between a pair of global write-data bus GWDBP is transmitted to each of a pair of write-data bus LWDBPk, a pair of bit line BLP, a pair of read-data bus LRDBP, and a pair of global read-data bus GRDBP without switching a mode.例文帳に追加

この結果、グローバルライトデータバス対ＧＷＤＢＰ間に印加された電圧差は、ライトデータバス対ＬＷＤＢＰｋ、ビット線対ＢＬＰ、リードデータバス対ＬＲＤＢＰ、およびグローバルリードデータバス対ＧＲＤＢＰの各々へ、モード切換を伴うことなく伝達される。 - 特許庁

To provide a hot line work robot for a special high voltage capable of limiting a blackout range and shortening a blackout period and work period when performing inspection work on an electric power apparatus installed at a place where a plurality of loads are required to be shielded from power supply at the same time.例文帳に追加

複数の負荷を同時に停電する必要がある個所に設置された電力機器の点検作業を行う際の停電範囲の限定化と停電時間および作業時間の短縮化とを図ることができる特別高圧用活線作業ロボットを提供する。 - 特許庁

An FD node is boosted by causing a source follower circuit obtained by the output signal line voltage control transistor 24 and the current source 23 to function and causing thereafter a source follower circuit obtained by an amplifier transistor 17 and the current source 23 to function.例文帳に追加

FDノードは、出力信号線電圧制御トランジスタ２４と電流源２３とによるソースフォロア回路を機能させた後に、アンプトランジスタ１７と電流源２３とによるソースフォロア回路を機能させることにより昇圧される。 - 特許庁

To provide a semiconductor integrated circuit which reduces a burden of layout design in the case of inserting a switch to a power source line for preventing a leakage current, and which reduces an influence of a voltage drop caused by the switch to a signal delay.例文帳に追加

リーク電流防止用として電源線にスイッチを挿入する際のレイアウト設計の負担を軽減できるとともに、スイッチで生じる電圧降下が信号遅延に与える影響を緩和できる半導体集積回路を提供する。 - 特許庁

Reactors Lu, Lv and Lw employing a core made of such a magnetic material as the resistance component of permeability is equal to two times or more of the inductance component in the resonance frequency band of a surge voltage are connected in series with the output line of respective phases of an inverter 1.例文帳に追加

サージ電圧の共振周波数帯域での透磁率の抵抗成分がインダクタンス成分の２倍以上の大きさを示す磁性材料からなるコアを用いたリアクトルＬｕ、Ｌｖ、Ｌｗを、インバータ１の各相出力線に直列に接続したことを特徴とする。 - 特許庁

When the disconnection failure does not occur in the second gate signal line 22, a gate signal B is delayed with respect to a drive signal A by a gate capacitor 27, and the gate signal B reaches a reference voltage V_ref after a timer signal D has fallen to a Lo-level.例文帳に追加

第２ゲート信号線路２２に断線故障が発生していない場合、ゲート信号Ｂは、駆動信号Ａに対してゲートコンデンサ２７によって遅延し、ゲート信号Ｂが基準電圧Ｖ_refに達するのが、タイマ信号ＤがLoレベルに立下がった後になる。 - 特許庁

The transmission line type noise filter 10 has a signal input terminal 12, a signal output terminal 14, and two ground terminals 16 and 18 corresponding thereto, and outputs a DC voltage applied to the signal input terminal 12 from the signal output terminal 14 after removing its high-frequency component.例文帳に追加

伝送線路型ノイズフィルタ１０は、信号入力端子１２、信号出力端子１４および、それぞれに対応した２つの接地端子１６、１８を備え、信号入力端子１２に印加された直流電圧の高周波成分を除去して信号出力端子１４から出力する。 - 特許庁

Based on an output signal from the operation switching circuit 21, an operation control circuit 22 controls a period of voltage application to a plate line to obtain volatile mode operation of a first memory area 11 and a nonvolatile mode operation of a second memory area 12, for example.例文帳に追加

動作切換回路２１からの出力信号に基づき、動作制御回路２２にてプレート線への電圧印加時間を制御することで、例えば第１のメモリ領域１１の揮発モード動作と、第２のメモリ領域１２の不揮発モード動作とを実現する。 - 特許庁

To solve the following problem: an output voltage waveform is deformed due to the influence of a zero-phase component when a load is connected to only one phase when a three-phase four-line output converter uses a system for controlling an inverse conversion circuit in accordance with a conventional output command.例文帳に追加

三相４線式出力の変換装置に、従来の出力指令に従って逆変換回路を制御する方式を適用すると、１相だけに負荷を接続する場合などに、零相成分の影響で、出力電圧波形が歪んでしまう。 - 特許庁

A drive circuit 6 can be installed independently or installed on one side of the external cover 1, its power supply output line 60 and the coil 2 being connected, and a positive-pulse voltage is outputted when power is turned on, and electrical energy is stocked on an electrical container.例文帳に追加

駆動回路６については、独立設置又は外カバー１の片側面設置のどちらも可能であり、その電源出力ライン６０と前記のコイル２は連結しており、電源を入れた際に、正パルス電圧を出力し、電気エネルギーを電容器上にストックする。 - 特許庁

Even when operation this time is reading of data from a selected memory cell, the voltage Va at a pre-charge level is higher than a balance level, so difference among the potentials of one bit line and the input and output lines become large and the potentials of the input and output lines largely drop.例文帳に追加

このときの動作が選択されたメモリセルからのデータの読み出しの場合であっても、プリチャージレベルである電圧Ｖａがバランスレベルよりも高いので、一方のビット線の電位と入出力線の電位との差が大きくなり、その入出力線の電位は大きく下降する。 - 特許庁

Constant current circuits 132-1 to 132-m respectively supply a constant current to organic EL elements 111 of the pixels 11_11 to 11_m1 through data line Ld11to Ld1m respectively and ADC133-1 to 133-m measure voltage VEL of each organic EL element 111.例文帳に追加

定電流回路１３２−１〜１３２−ｍは、それぞれ、データラインＬd11〜Ｌd1mを介して、画素１１_11〜１１_m1の有機ＥＬ素子１１１に定電流を供給し、ＡＤＣ１３３−１〜１３３−ｍは、各有機ＥＬ素子１１１の電圧ＶＥＬを測定する。 - 特許庁

In this constitution, a winding N3 for primary superposition is wound additionally on the choke coil winding N10 inserted into an input line of a DC input voltage, and the winding N3 for primary superposition is inserted so that it may be serial between the primary winding N1 and the choke coil winding N10.例文帳に追加

この構成において、直流入力電圧の入力ラインに挿入するチョークコイル巻線Ｎ10に対して一次側重畳用巻線Ｎ3を追加して巻装し、一次側重畳用巻線Ｎ3は、一次巻線Ｎ1とチョークコイル巻線Ｎ10との間に直列となるようにして挿入する。 - 特許庁

Since the current mirror circuit 223 has an output resistor at its output side and a voltage at one end of the resistor 225 is given to a DSP circuit 226 and calculated therein, the fluctuation component of the power supply VBB to discriminate the test result of an insulation resistance of a subscriber line 202 or the like is eliminated.例文帳に追加

カレントミラー回路２２３は、出力側に出力抵抗２２５を接続しており、その一端の電圧がＤＳＰ回路２２６に入力されて演算されるので、電源Ｖ_BBの変動分を除去して加入者線２０２の絶縁抵抗等の試験結果が判定される。 - 特許庁

To provide a nonvolatile semiconductor memory device which the dielectric breakdown of an insulation film provided between a word line and a shield wiring can be suppressed, and a variance in threshold voltage in a memory cell transistor can be also suppressed by alleviating capacity coupling between adjacent floating gates, and to provide its manufacturing method.例文帳に追加

ワード線とシールド配線との間に設けられた絶縁膜の絶縁破壊を抑制でき、且つ隣り合う浮遊ゲート間の容量結合を軽減してメモリセルトランジスタの閾値電圧の変動を抑制できる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

Then, when the average unit cell voltage of the cell 1B has declined to near 0.1 V, an entrance valve 6c of the oxidizer electrode installed in an oxidizer supply line 13 is closed and supply of air is stopped with respect to the oxidizer electrode 1b of the other cell 1A.例文帳に追加

そして、セル１Ｂの平均単電池電圧が０．１Ｖ近傍まで低下した時点で、酸化剤供給ライン１３に設けた酸化剤極入口バルブ６ｃを閉止して、その他のセル１Ａの酸化剤極１ｂに関しても空気の供給を停止する。 - 特許庁

When an impedance of an impedance circuit 308 changes according to a video signal S2A, the current flowing from a power source voltage line of a display element 40 to the impedance circuit 308 changes according thereto and the signal component of the current corresponding to the video signal S2A is generated.例文帳に追加

映像信号Ｓ２Ａに応じてインピーダンス回路３０８のインピーダンスが変化すると、これに応じて表示部４０の電源電圧ラインからインピーダンス回路３０８へ流れる電流が変化し、映像信号Ｓ２Ａに応じた電流の信号成分が生じる。 - 特許庁

In this current driving circuit, transistors 7, 9 which operate respectively in a linear region (non-saturation region) are provided between sources of transistors 6, 8 constituting a current mirror circuit and a power source line 1 to reduce the effect due to dispersion in threshold voltage of the transistors 6, 8.例文帳に追加

カレントミラー回路を構成するトランジスタ６，８のソースと電源線１との間に、線形領域（非飽和領域）で動作するトランジスタ７，９を設け、トランジスタ６，８のしきい値電圧のばらつきによる影響を低減する。 - 特許庁

In a liquid crystal panel 1, voltages are applied in such a manner that polarities of the voltage applied to the liquid crystal are inverted in each line block consisting of a plurality of lines along the sequence of data writing by a data drive circuit (source driver 10) and a counter electrode drive circuit (common electrode drive circuit 15).例文帳に追加

液晶パネル１では、データ駆動回路（ソースドライバ１０）及び対向電極駆動回路（共通電極駆動回路１５）により、データ書き込み順序に従った複数ラインでなるラインブロック毎に、液晶に印加される電圧の極性が反転するように電圧を印加する。 - 特許庁

Drive switches SX1 to SX3 are turned off to cut anode lines A 1 to A 3 of organic EL elements E11 to E32 off from constant current sources I1 to I3 of a data line drive circuit 2 and to suck a current by a constant current source 10 of the voltage set circuit 6.例文帳に追加

ドライブスイッチＳＸ１〜ＳＸ３をオフにして、有機ＥＬ素子Ｅ１１〜Ｅ３２の陽極線Ａ１〜Ａ３をデータ線駆動回路２の定電流源Ｉ１〜Ｉ３から切断し、電圧設定回路６の定電流源Ｉ０で電流を吸い込む。 - 特許庁

A gate output circuit 12 changes the voltage of a gate wiring Gi according to a prescribed rule during the time of one line time which is the selection period of the gate wiring Gi, and an analog switch circuit 26 changes from an on state to an off state at the timing complying with image data Dj.例文帳に追加

ゲート配線Ｇｉの選択期間である１ライン時間の間に、ゲート出力回路１２はゲート配線Ｇｉの電圧を所定の規則に従って変化させ、アナログスイッチ回路２６は画像データＤｊに応じたタイミングでオン状態からオフ状態に変化する。 - 特許庁

To dissolve that the waveform of the scanning signal of an (L+1)th scanning electrode is blunted by the induced noise caused by the change of the waveform of a signal which is to be inputted to a signal electrode line in an Lth scanning electrode and an effective voltage difference is generated and display quality is degraded.例文帳に追加

Ｌ本目の走査電極線において信号電極線に入力する信号波形変化に起因する誘導ノイズによって、Ｌ＋１本目の走査電極線の走査信号波形が鈍り、実効電圧差が生じ表示品位が劣化するのを解消すること。 - 特許庁

With the device employing a line inversion driving system, a polarization inversion period switching signal is held at an L level and the polarity of the liquid crystal application voltage with respect to each pixel is inverted for every one field in a period when the detection temperature is higher than -15°C (before the time ta).例文帳に追加

ライン反転駆動方式を採用したものにおいて、検出温度が−１５℃よりも高い期間（時刻ｔａ以前）では、極性反転周期切替信号をＬレベルとし、各画素について液晶印加電圧の極性を１フィールドごとに反転する。 - 特許庁

At least one of inverter circuits 21 for a plurality of stages comprising a clock buffer part 121 of a scan line driving circuit 12 is composed of a NAND circuit 22 and a voltage to be impressed to the drain of n-ch TFT is divided.例文帳に追加

走査線駆動回路１２のクロックバッファ部１２１を構成する複数段のインバータ回路２１のうちの少なくとも一つをＮＡＮＤ回路２２で構成して、ｎ−ｃｈＴＦＴのドレインに印加される電圧を分圧するようにした。 - 特許庁

When a signal outputted from an output terminal OT of the inverter INV1 is inputted from an input terminal IT of the inverter INV2T through a signal line 41, the NMOS and PMOS transistors MN2T and MP2T are constituted by an element of gate breakdown voltage higher than that of the other element.例文帳に追加

インバータＩＮＶ１の出力端子ＯＴから出力される信号を、信号線４１を介して、インバータＩＮＶ２Ｔの入力端子ＩＴより入力する場合、上記ＮＭＯＳ，ＰＭＯＳトランジスタＭＮ２Ｔ，ＭＰ２Ｔを、それぞれ、他の素子よりもゲート耐圧の高い素子によって構成する。 - 特許庁

The pixel parts, which are arranged in line, each include a current-driven type light-emitting element (i) for exposing the photo conductor to light, and a circuit element (ii) for making a driving current selectively flow to the light-emitting element depending on a binary voltage corresponding to the data signal.例文帳に追加

これらは、ライン状に配列されており、(ｉ)感光体を露光するための電流駆動型の発光素子及び(ｉｉ)該発光素子に駆動電流をデータ信号に対応する２値電圧に応じて選択的に流すための回路素子を夫々含む。 - 特許庁

Fixed voltage is applied by a drive circuit 16 and a column selecting circuit 18 between one end and the other end of a current path formed by the plurality of cell transistors connected in series in the memory cell block in a period in which the plurality of word lines are selected sequentially by the word line selecting circuit 15.例文帳に追加

ワード線選択回路１５により複数のワード線が順次選択されている期間、メモリセルブロック内の複数個直列に接続されたセルトランジスタが形成する電流通路の一端と他端との間に、駆動回路１６及びカラム選択回路１８により一定電圧が印加される。 - 特許庁

A switch circuit 15 for selecting a VCC or a VEE is provided to one power line 13 of a level shifter 12 comprising the transistors P1 to P4 and N1, N2, and a storage circuit 16 for maintaining an output voltage is provided to an output side.例文帳に追加

前記トランジスタＰ１〜Ｐ４；Ｎ１，Ｎ２から成るレベルシフタ１２の一方の電源線１３に、ＶＣＣとＶＥＥとを切換えるスイッチ回路１５を設けるとともに、出力側に、出力電圧を維持する記憶回路１６を設ける。 - 特許庁