「normal test」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A data selector outputs the output data signal from the data output unit to the external data output terminal in a normal operation mode, or outputs the input data signal from the test output control unit to the external data output terminal in a test mode.例文帳に追加

データセレクタは、通常動作モード中に、データ出力部からの出力データ信号を外部データ出力端子に出力し、テストモード中に、テスト出力制御部からの入力データ信号を外部データ出力端子に出力する。 - 特許庁

In a communication terminal apparatus having a first wireless unit and a second wireless unit, the first wireless unit or the second wireless unit transmits a test signal to the other wireless unit, and the other wireless unit receives the test signal and demodulates the received test signal; if the demodulation result is normal, it is discriminated that modulation and demodulation by the first wireless unit is being carried out in a normal manner.例文帳に追加

第１の無線機及び第２の無線機を有する通信端末装置の、前記第１の無線機又は前記第２の無線機が、他方の無線機に対してテスト信号を送信し、前記他方の無線機が、前記テスト信号を受信し、受信した前記テスト信号を復調し、前記復調の結果が正常であれば前記第１の無線機の変復調が正常に行われていると判別する。 - 特許庁

The reference voltage generating unit generates normal reference voltage which does not depend on a potential of the external power source during normal operation, and generates first burn-in reference voltage depending on a potential of the external power source and second burn-in reference voltage having a potential being same as the normal reference voltage during burn-in acceleration test.例文帳に追加

そして，参照電圧生成ユニットは，通常動作時において，外部電源の電位に依存しない通常参照電圧を生成し，バーイン加速試験時において，外部電源の電位に依存する第１のバーイン参照電圧と通常参照電圧と同じ電位を有する第２のバーイン参照電圧とを生成する。 - 特許庁

This LSI for communications is provided with a test control part 5 for receiving a reset set signal RB, a test mode signal TM and a flag F, outputting a reset signal R in response to the supply of the reset set signal RB in a normal operation, and outputting a reset signal R in response to the supply of a flag F in a test mode.例文帳に追加

リセット設定信号ＲＢとテストモード信号ＴＭとフラグＦとの供給を受け、通常動作時にはリセット設定信号ＲＢの供給に応答してリセット信号Ｒを出力し、テストモード時にはラグＦの供給に応答してリセット信号Ｒを出力するテスト制御部５を備える。 - 特許庁

In addition to a correct answer data pattern collected in collecting correct answer data, a test target data turning out to be test NG because of slight difference in timing in testing but supposed to be test OK under normal circumstances is registered into a correct answer data pattern storage part 52 as a correct answer data pattern or an additional correct answer data pattern.例文帳に追加

正解データパターン記憶部52には、正解データ収集時に収集した正解データパターン以外にも、検証時に、微妙なタイミングのずれにより検証ＮＧとはなったが、本来なら検証ＯＫとなるべき検証対象データが正解データパターン（追加正解データパターン）として登録されている。 - 特許庁

In a load test terminal 140, a virtual client is created for each of users designated on the load test terminal 140 by using the load test data 142 distributed from the GW server 120; and to the GW server 120, a request is made which is identical to a request transmitted from the client terminal 100 during the normal operation.例文帳に追加

負荷試験端末１４０には、ＧＷサーバ１２０から配信された負荷試験データ１４２を利用して、負荷試験端末１４０上で指定されたユーザ数分の仮想クライアントを生成し、ＧＷサーバ１２０に対して通常運用時のクライアント端末１００から送信される要求と同様の要求を行う。 - 特許庁

A verification trace log when the fiber channels witch is in normal operation is prepared, the verification trace log is given to a fiber channel switch under a test, where the log is interpreted and executed, outputs a trace log at test and the operation of the fiber channel switch is verified by comparing the verification trace log with the test trace log.例文帳に追加

このファイバチャネルスイッチが正常に動作している場合の検証用トレースログを用意して、検証用トレースログを、テストをおこなうファイバチャネルスイッチに入力し、解釈・実行させて、テスト時トレースログを出力し、検証用トレースログと、このテスト時トレースログとを比較することにより、ファイバチャネルスイッチの動作を検証する。 - 特許庁

Set times Ta1 and Ta2 consider jitter generated on the belt by contact and separation operation in contact and separation and secure transfer of the normal images and transfer braking of the test pattern.例文帳に追加

設定時間Ｔa1、Ｔa2は、接離時に接離動作によりベルトに発生するジッタを考慮し、通常画像の転写とテストパターンの転写制動を確保する。 - 特許庁

To provide a test method to reduce a data obtaining period for deriving frequency characteristics regarding normal/defective condition of a semiconductor memory device and to provide a semiconductor memory device.例文帳に追加

半導体記憶装置の動作の良否に関する周波数特性を導出するためのデータ取得時間を短縮する試験方法及び半導体記憶装置。 - 特許庁

Writing data is performed by selecting the data input circuit 9 for DDR only at the time of a normal state and the data input circuit for SDR only at the time of a test.例文帳に追加

データの書込みは、通常時にはＤＤＲ専用データ入力回路９を選択し、テスト時にはＳＤＲ専用データ入力回路１０を選択して行う。 - 特許庁

To provide a semiconductor memory integrated circuit in which the test time is shortened by making it possible to apply voltage stress to a normal signal line and a spare signal line en bloc.例文帳に追加

ノーマル信号線とスペア信号線に一括して電圧ストレス印加を可能として、テスト時間の短縮を図った半導体メモリ集積回路を提供する。 - 特許庁

To provide a semiconductor memory device in which activation control speed of a word line is increased at normal operation, and an operation current at a burn-in test can be controlled.例文帳に追加

通常動作時においてワード線の活性化制御を高速化するとともに、バーンイン試験時における動作電流を抑制可能な半導体記憶装置を提供する。 - 特許庁

In a transmitting-side apparatus, switching means 14-16 switch a state to transmit a normal communication signal (modulation signal) and a state to transmit a test signal.例文帳に追加

送信側装置では、切り替え手段１４〜１６が、通常の通信信号（変調信号）を送信する状態と、テスト信号を送信する状態を切り替える。 - 特許庁

If the communication is normal, a time comparison unit 238 compares latest time information from a shared server 3 with latest time information from a test result storage unit 220.例文帳に追加

通信が正常である場合、時刻比較部２３８は、共有サーバ３からの最新時刻情報と試験結果格納部２２０からの最新時刻情報とを比較する。 - 特許庁

To provide a semiconductor device in which a terminal for setting a test mode can be shared with a terminal used at normal operation.例文帳に追加

端子の寄生容量を少なく保ちつつ、テストモード設定のための端子を通常動作時に使用する端子と兼用することができる半導体装置を提供する。 - 特許庁

To provide a clock generating device or the like for reducing power consumption during a normal operation when testing circuit blocks operated by clocks different from each other by a single test clock.例文帳に追加

互いに異なるクロックで動作する回路ブロックを単一のテストクロックでテストする場合に通常動作時の低消費電力化を図るクロック生成装置等を提供する。 - 特許庁

To execute efficiency enhancement/labor saving for test by checking that each of LPRM detectors is normal which are chosen by an RBM unit based on chosen control rods.例文帳に追加

選択制御棒に基づいてＲＢＭユニットで選択されたＬＰＲＭ検出器の各々が正常であることを確認でき、試験の効率化／省力化を行うことである。 - 特許庁

In bothe modes of the normal operation mode and the test mode, the output buffer 10 is operated and data from the output control circuit 1 is outputted from the output terminal 6.例文帳に追加

通常動作モードとテストモードの両方において、出力バッファ１０を動作させて出力制御回路１からのデータを出力端子６から出力させる。 - 特許庁

To obtain a semiconductor integrated circuit having a redundancy data output function capable of performing a normal/defective condition test on the selection operation of a redundancy output selecting circuit of redundancy output data.例文帳に追加

冗長出力データの冗長出力選択回路の選択動作の良否テストが可能な、冗長データ出力機能を有する半導体集積回路を得る。 - 特許庁

In the photograph printing system 1, a computer unit 30 controls a conveying roller 83 so that a test print TP conveyed in a normal direction is conveyed in the reverse direction.例文帳に追加

写真プリントシステム１においては、コンピュータユニット３０が、順方向に搬送されたテストプリントＴＰを逆方向に搬送するように搬送ローラ８３を制御する。 - 特許庁

To provide a semiconductor integrated circuit capable of securing independence between a normal mode and a test mode without increasing the number of pins, and to provide a method for testing the semiconductor integrated circuit.例文帳に追加

本発明は、ピン数を増加させることなく、通常モードとテストモードとの独立性を確保することができる半導体集積回路及びそのテスト方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit for supplying a clock in-phase with normal action in scan test action to a scan flip flop and for conforming a hold margin.例文帳に追加

スキャンテスト動作時に通常動作と同位相のクロックをスキャンフリップフロップに供給してホールドマージンの確認を行うことができる半導体集積回路を提供すること。 - 特許庁

An accurate access time of the memory macro-cell 10A can be calculated by subtracting a measured result at the time of a test mode from a measured result at the time of a normal mode.例文帳に追加

通常モード時の測定結果から、試験モード時の測定結果を差し引くことにより、メモリマクロセル１０Ａ単体の正確なアクセス時間を算出することができる。 - 特許庁

The output from the test latch is compared with the output from a normal latch, and the difference between the two output signals defines errors in a specified voltage/clock-skew combination.例文帳に追加

テスト・ラッチの出力は、通常のラッチの出力と比較され、２つの出力信号間の差は、特定の電圧／クロック・スキュー組み合わせに対するエラーを定義する。 - 特許庁

To maintain high color reproducibility without degrading image quality even when performing calibration processing using not a test chart but a normal original image.例文帳に追加

テストチャートではなく通常の原稿画像を用いてキャリブレーション処理を行う場合であっても、画質劣化を生じさせず、また、高い色再現性を保てるようにすること。 - 特許庁

In normal test mode, an initial pressure from a pressure supply means 10 is supplied for a master-side branch passage 21 and work-side branch passage 22 via a common passage 20.例文帳に追加

通常のテストモードにおいて、圧力供給手段１０からの初期圧を、共通通路２０を介してマスタ側分岐通路２１およびワーク側分岐通路２２に付与する。 - 特許庁

Thereby, the number of the normal voltage generating circuits 111 is smaller than the number of the test voltage generating circuits 112, so that the normal voltage, such as a precharge potential or the like, can be stably supplied while suppressing an increase in chip area.例文帳に追加

これにより、テスト電圧発生回路１１２よりも通常電圧発生回路１１１の数の方が多くなることから、チップ面積の増大を抑制しつつ、プリチャージ電位などの通常電圧を安定供給することが可能となる。 - 特許庁

To provide a test device capable of accurately determining the dynamical property of a discontinuous plane in bedrock reflecting the distortion property of underground cavern bedrock deeply existing as well as constant of normal stress (CNL) and constant of normal displacement (CND).例文帳に追加

垂直応力一定（ＣＮＬ）、垂直変位一定（ＣＮＤ）のみならず深部に位置する地下空洞岩盤の変形特性を反映した岩盤不連続面の力学的特性を正しく求めることができる試験装置を提供すること。 - 特許庁

To provide a semiconductor device in which, during a test operation, a voltage different from that during a normal operation is supplied to an internal power supply line, and in which a normal voltage, such as a precharge potential or the like, is stably supplied while suppressing an increase in chip area to a minimum level.例文帳に追加

テスト動作時において通常動作時とは異なる電圧が内部電源配線に供給される半導体装置において、チップ面積の増大を最小限に抑制しつつ、プリチャージ電位などの通常電圧を安定供給する。 - 特許庁

To provide a light-emitting component test module capable of testing a light-emitting component mounting a semiconductor light-emitting element in an environment at a temperature that is higher or lower than a normal temperature, without mounting the light-emitting component on a substrate or the like, and to provide a light-emitting component test apparatus.例文帳に追加

半導体発光素子を搭載した発光部品を、基板等に実装することなく、常温より高温または低温の環境下で試験することができる発光部品試験モジュールおよび発光部品試験装置を提供する。 - 特許庁

During normal operation, the substrate potential of the object transistor is made at the same as the substrate potential of the non-object transistor to use the transistor, and in performing the scan test, for the substrate potential of the object transistor, back bias is applied to the side of raising the threshold of the transistor to perform the test.例文帳に追加

通常動作時には、対象トランジスタの基板電位を、非対象トランジスタの基板電位と同電位にして使用し、スキャンテスト実施時には、対象トランジスタの基板電位を、トランジスタの閾値が上昇する側にバックバイアスを印加してテストする。 - 特許庁

To output an optional data pattern to a plurality of drive units in a test mode in a semiconductor device which accepts parallel data inputted to a plurality of terminals in a normal operation mode and accepts serial data by a particular terminal in the test mode.例文帳に追加

通常動作モード時には、複数の端子に入力されたパラレルデータを受け付け、テストモード時には、特定端子でシリアルデータを受け付ける半導体装置において、テストモード時に、任意のデータパターンを複数の駆動部に出力することを可能にする。 - 特許庁

The differential charge amplifier processes charge signals from a rotation rate sensor, with a test signal being applied to the differential charge amplifier so that during normal operation the output of the amplifier corresponds to the test signal as well as to the charge signals.例文帳に追加

回転速度センサからの電荷信号を処理するための差動電荷増幅器であって、通常の動作中、増幅器の出力が、電荷信号と同様に、テスト信号にも対応するように、差動電荷増幅器にテスト信号が加えられる。 - 特許庁

Each address of a normal unit to be replaced is stored by memory units corresponded to redundant units respectively, a self-test unit performs a function test of a memory cell by the prescribed holding time of contents of a memory cell, successively, analysis that which of normal units is to be replaced by which of redundant unit is performed.例文帳に追加

冗長ユニットにそれぞれ対応付けられているメモリユニットにより、置換すべき通常のユニットの各々のアドレスを記憶し、自己テストユニットは、メモリセル内容の所定の保持時間を以てメモリセルの機能検査を実施し、それに引き続いて、通常のユニットのうちどれを、冗長ユニットのどれと置換するべきであるかの解析が実施される。 - 特許庁

A control circuit of the semiconductor integrated circuit 100 turns on first and second switch circuits in a test operation mode for measuring the resistance of the termination resistor, and turns off the first and second switch circuits in a normal operation mode for implementing a normal operation.例文帳に追加

半導体集積回路１００の制御回路は、終端抵抗の抵抗値を測定するテスト動作モード時は、第１のスイッチ回路および第２のスイッチ回路をオンし、通常動作する通常動作モード時は、第１のスイッチ回路および第２のスイッチ回路をオフする。 - 特許庁

A normal temporary characteristic value setting processing part 14 corrects the temporary characteristic value of the complex C, C by a correction value calculated from a difference between an estimated value acquired from a test result of a base car which is a base of the developed car and a design value, and sets a normal temporary characteristic value.例文帳に追加

正規暫定特性値設定処理部１４は、複素Ｃ.Ｃの暫定特性値を、開発車の基礎となるベース車の試験結果から得られた推定値と設計値との差分から算出した補正値で補正して正規暫定特性値を設定する。 - 特許庁

To provide a semiconductor memory device capable of simultaneously carrying out CBR refreshing of a normal area and CBR refreshing of a redundancy area once for eachpredetermined frequency of CBR refresh operation of the normal area at the refresh test of the redundancy area.例文帳に追加

冗長領域のリフレッシュテスト時において、通常領域のＣＢＲリフレッシュ動作の所定回数ごとに１回、通常領域のＣＢＲリフレッシュと冗長領域のＣＢＲリフレッシュとを同時に行なうことができる、半導体記憶装置を提供する。 - 特許庁

The ending node 2c discriminates, on the basis of the receiving status of the test light, whether or not the conduction in the downstream direction is normal (S9), switches an SW for data input/output if normal (S10), and notifies the starting node 2a of that effect (S11).例文帳に追加

終点ノード２ｃは、テスト光の受信状況に基づいて下流方向の導通が正常であるか否かを判別し（Ｓ９）、導通が正常である場合にＳＷをデータ入出力用に切り替え（Ｓ１０）、その旨を始点ノード２ａに通知する（Ｓ１１）。 - 特許庁

To provide an image forming device which is capable of discriminating a test use or the like normal use without charging at a maintenance time nor performing the count-up of a key counter and also capable of definitely grasping the operation in a normal use mode after trouble recovery.例文帳に追加

メンテナンス時に課金されたり、キーカウンタのカウントアップなどもなく、テスト等のための使用と通常使用と区別して管理することができ、さらに、通常使用モードでのトラブル修復後の動作も的確に把握することが可能な画像形成装置を提供する。 - 特許庁

A scan chain circuit 1 temporarily holds data output and input to a combination logic circuit 2 during normal operation, and serially transfers a test pattern signal SCANIn by making a plurality of flip-flops F/F function as a shift register during execution of the scan test.例文帳に追加

スキャンチェーン回路１は、通常動作時には、組み合わせ論理回路２に入出力されるデータを一時保持する一方、スキャンテスト実行時には、複数個のフリップフロップＦ／Ｆをシフトレジスタとして機能させテストパターン信号ＳＣＡＮＩｎをシリアル転送する。 - 特許庁

A test result decision circuit 185 generates a test result signal TR1 indicating a normal operation wherein there is no deviation between the timing where the WAIT signal is disabled and the timing where the level decision signal EOR1 varies.例文帳に追加

テスト結果判定回路１８５は、複数個のデータの論理レベルがすべて一致し、かつＷＡＩＴ信号が非活性化されるタイミングとレベル判定信号ＥＯＲ１が変化するタイミングとの間にずれがない正常か否かを示すテスト結果信号ＴＲ１を生成する。 - 特許庁

To efficiently confirm a receiving state of an operation signal in a test mode while not damaging the beauty of an operation target device in normal operation, in a remote control operation confirmation system.例文帳に追加

リモコン動作確認システムにおいて、通常時には操作対象機器の美観を損ねることなく、テストモード時には効率的に動作信号の受信状態を確認できるようにする。 - 特許庁

It is determined within an LSI that a terminal which can not have Hi-Z (high impedance) during normal use by a user has Hi-Z (high impedance) at the time of testing and then the LSI goes into a test mode.例文帳に追加

通常ユーザーが使用時にはＨｉ−Ｚになり得ない端子が、検査時にＨｉ−ＺであることをＬＳＩ内部で判別してテストモードに移行するように構成したものである。 - 特許庁

Therefore, in a normal test process, it is confirmed whether there is a sufficient time difference between pieces of timing where the output of routes in a competitive relationship is connected to the later-stage circuit.例文帳に追加

これによって通常のテスト工程で、競合関係にある経路の出力が後段回路に接続されるタイミング間に十分な時間差があるか否かを確認することができる。 - 特許庁

Thus, the wrong set of the test mode during user's normal use can be prevented, and stability of the operation of the device and improvement in the security protection of the user program can be realized.例文帳に追加

これによって、ユーザが通常の使用中に誤ってテストモードに入ることを防止でき、半導体装置の動作の安定性及びユーザプログラムの機密保持性の向上を実現できる。 - 特許庁