「normal test」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

In the semiconductor integrated circuit, during a predetermined normal operation a clock signal is supplied to each of flip-flop circuit not through a delaying element, and during a test operation a clock signal is supplied to each of latch circuit and is supplied to each of flip-flop circuit through the delaying element.例文帳に追加

クロック信号供給手段によって、所定動作時には各フリップフロップ回路に遅延素子を介さずにクロック信号を供給し、テスト動作時には各ラッチ回路にクロック信号が供給されると共に各フリップフロップ回路に遅延素子を介してクロック信号を供給する。 - 特許庁

Thus, by inputting the operation inhibiting signal EN fixed to an activated level to the external signal terminal EN by a semiconductor testing apparatus and also inputting the external clock CK to the external clock terminal CK, the functional block 12 can be shifted to the test mode from the normal operation mode.例文帳に追加

このため、半導体試験装置により、活性レベルに固定された動作禁止信号ＥＮを外部信号端子ＥＮに入力するとともに、外部クロックＣＫを外部クロック端子ＣＫに入力することで、機能ブロック１２を通常動作モードからテストモードに移行させることができる。 - 特許庁

When calculating the change of the time interval (T) from one pulse sound to the next pulse sound in the sound production set including two or more times of continuous pulse sounds, when the time interval (T) becomes longer than a normal time interval (T_0) measured beforehand, the test water is determined to be harmful.例文帳に追加

2回以上の連続したパルス音を含む発音セットにおける、一のパルス音から次のパルス音までの時間間隔（T）の変化を算出することによる場合、時間間隔（T）が、予め測定しておいた通常の時間間隔（T_0）よりも長くなったときに被検水が有害であると判定する。 - 特許庁

In this method, at least a normal scan cell to be replaced by this extended scanning cell associated with it is selected, the extended scanning cell is controlled through the skewed load method, and then the ordinary scan cell is controlled through the broad side method, in a scan chain of the scanning-based delay test for a digital circuit.例文帳に追加

デジタル回路のスキャンベースの遅延テストのスキャンチェーンにおいて、拡張スキャンセルの対応する１つと置換される少なくとも１つの通常型スキャンセルを選択し、スキュードロード手法により拡張スキャンセルを制御し、ブロードサイド手法によりスキャンチェーンの通常型スキャンセルを制御する。 - 特許庁

Selection condition information such as a user identification NO., a test flag, a case NO and an appropriation flag is stored as well as a normal data item, a deciding part 105 and 106 of a selection condition decides a condition, and at updating, the shared data file (real data file) 111 is updated by the whole data of all users.例文帳に追加

通常データ項目の他に、ユーザ識別ＮＯ．、テストフラグ、ケースＮＯ．、流用フラグ等の選択条件情報を併せて保持し、選択条件の確定部１０５，１０６で条件を確定して、更新時は全ユーザの全データで共用データファイル（実データファイル）１１１を更新する。 - 特許庁

This surface layer part property measuring method is characterized in that a metallic body under test is AC-magnetized to detect anomalous parts of the metallic body, different from a normal part thereof, based on the intensity and phase of a signal obtained by detecting a change in AC magnetic flux from the metallic body.例文帳に追加

本発明の表層部性状測定方法は、金属被検体を交流磁化し、前記被検体からの交流磁束変化を検出することにより得られる信号強度および位相を基に、金属被検体の正常部とは異なる異常部を検出することを特徴とする。 - 特許庁

After it is confirmed that the whole subordinate modules 20 is shifted to a diagnosable state by the potentials of the diagnostic state report signal line 42 and the normal state report signal line 43, a main diagnostic control part 11 outputs the test pattern 31 onto a control bus 30 so as to start diagnosis.例文帳に追加

主診断制御部１１が診断状態報告信号線４２及び通常状態報告信号線４３の電位により全ての従制御モジュール２０が診断可能状態に移行したことを確認した後に、制御バス３０上にテストパターン３１を出力させ、診断を開始する。 - 特許庁

Repaired, replaced, or extended hardware is disconnected from the main OS 8, and the operation of repaired, replaced, or extended hardware is confirmed by a test and maintenance program 10 of the sub-OS 9 while the main OS 8 executes normal processing, and thereafter, the control of hardware is transferred to the main OS 8.例文帳に追加

修理，交換，増設されたハードウェアをメインＯＳ８から切り離し、メインＯＳ８が通常の処理を実行している状態で、サブＯＳ９のテスト＆メンテナンスプログラム１０によって、修理，交換，増設されたハードウェアの動作を確認した後、ハードウェアの制御をメインＯＳ８に制御を引き渡す。 - 特許庁

In the apparatus, the most appropriate concentration control can always be carried out by setting the value of transfer bias applied when transferring a test pattern formed on the photoreceptor drum 4 to transfer material P by a transfer charging blade 8 to be a higher value than when transferring in a normal image formation.例文帳に追加

感光ドラム４上に形成されたテストパターンを転写帯電ブレード８によって転写材Ｐ上に転写する際に印加する転写バイアスの値を、通常の画像形成時における転写時よりも高い値とすることにより、常に最適な濃度制御を行うことができる。 - 特許庁

A burst address generating circuit 7 for test increases a column address (y) supplied from an address buffer 3 one by one until being made to y+m-1, all addresses of (y) or more to y+m-1 or less obtained by increment are outputted as a normal burst address in ascending order.例文帳に追加

試験用バーストアドレス発生回路７が、アドレスバッファ３から供給されたカラムアドレスｙをｙ＋ｍ−１となるまで１ずつインクリメントし、インクリメントによって得られたｙ以上ｙ＋ｍ−１以下の全てのアドレスを、値が小さいものから順番に通常バーストアドレスとして出力する。 - 特許庁

In the case where it is discriminated that, on the basis of a comparison result, any abnormality such as a delay error caused by a voltage difference occurs, in order to recover the functional circuit block D109 into a normal state, the test control section 103 outputs a voltage boost instruction for the power supply domain D113 to the power supply control section 104.例文帳に追加

当該比較結果に基づいて、電圧差による遅延エラー等の異常が発生したと判別した場合、テスト制御部１０３は、機能回路ブロックＤ１０９を正常な状態に戻すために、電源制御部１０４に電源ドメインＤ１１３の電圧昇圧指示を出す。 - 特許庁

To provide a hard coat film and an anti-reflective film each having excellent adhesiveness, excellent film strength (abrasion resistance) and excellent chemical resistance in an ozone exposure durability test supposing the long term use in a normal indoor or under high temperature high humidity supposing the use in outdoor or the like.例文帳に追加

本発明の目的は、通常室内の長期使用を想定したオゾン暴露下耐久試験や屋外等での使用を想定した高温高湿下においても優れた密着性、膜強度（耐擦傷性）及び耐薬品性に優れるハードコートフィルム、反射防止フィルムを提供することにある。 - 特許庁

The write-in signal generating circuit 10 outputs a write-in activating signal WEd having shorter pulse width than a write-in control signal WE in a test mode and outputs a write-in activating signal WEd having the same pulse width as a write-in control signal WE in a normal operation mode.例文帳に追加

書込信号発生回路１０は、テストモードでは、書込制御信号ＷＥより短いパルス幅を有する書込活性化信号ＷＥｄを、通常動作モードでは、書込制御信号ＷＥと同一パルス幅の書込活性化信号ＷＥｄを出力する。 - 特許庁

After forming one reference test pattern image expressed in a different gradation expression from the gradation expression of images formed in a plurality of printing modes carrying out normal printing process on a specified image carrier and detecting the density of the formed reference test pattern image, the density corrected data corresponding to the plurality of printing modes are produced based on the detected density.例文帳に追加

通常の印字処理を行う複数の印刷モードで形成される画像の階調表現とは異なる階調表現で表された一の基準テストパターン像を上記所定の像担持体上に形成し，この形成された上記一の基準テストパターン像の濃度を検知した後に，この検知された濃度に基づいて上記複数の印刷モードに対応する濃度補正データを生成するよう構成される。 - 特許庁

In a test mode in which input/output characteristics of a differential input circuit 10 is tested, the test circuit includes varies at least one of signal levels of an inverting input signal INB and a noninverting input signal INT input to the differential input circuit 10, and reduces a difference between the signal levels of the inverting input signal INB and the noninverting input signal INT more than that in a normal operation.例文帳に追加

本発明によるテスト回路は、差動入力回路１０の入出力特性をテストするテストモード時、差動入力回路１０に入力される反転入力信号ＩＮＢと非反転入力信号ＩＮＴの少なくとも一方の信号レベルを変動させて、反転入力信号ＩＮＢと非反転入力信号ＩＮＴの信号レベルの差を通常動作時よりも小さくする。 - 特許庁

A fast clock generating circuit, which generates fast clock signal of half a cycle of clock signal during normal operation and a fast data generation circuit, which generates fast scan data of half a cycle of scan data used for a scan path test are provided, and a scan path test is carried out by fast clock signal generated by a fast clock generation circuit and fast scan data generated in the fast data generation circuit.例文帳に追加

通常動作時のクロック信号の半分の周期の高速クロック信号を生成する高速クロック生成回路と、スキャンパステストに使用するスキャンデータの半分の周期の高速スキャンデータを生成する高速データ生成回路とを設け、高速クロック生成回路で生成した高速クロック信号および高速データ生成回路で生成した高速スキャンデータによってスキャンパステストを行うように構成したものである。 - 特許庁

The method for inspecting whether the droplet discharge unit included in the multiple ejector system is in normal operation or not comprises scanning a test substrate having discharged the fluid and detecting whether a vacuum unit corresponding to the specific droplet discharge unit has released the fluid or not.例文帳に追加

多重エジェクタシステムに含まれる液滴吐出ユニットの検査方法であって、流体を吐出させた試験基板をスキャニングして、特定の液滴吐出ユニットに対応する真空ユニットが流体を放出したかどうかを検出することによってと、多重エジェクタシステムの液滴吐出ユニットが正常に動作しているか否か検査する。 - 特許庁

In normal operation, the reference voltage Vrw is set to reference voltage Vri1 from an internal reference voltage generating circuit 206 by a data write-in current adjusting circuit 200, on the other hand, in test operation, the voltage is set to reference voltage Vre1 applied to a reference voltage external input terminal 202 from the outside.例文帳に追加

基準電圧Ｖｒｗは、データ書込電流調整回路２００によって、通常動作時には、内部基準電圧発生回路２０６からの基準電圧Ｖｒｉ１に設定される一方で、テスト動作時には、基準電圧外部入力端子２０２に外部より印加された基準電圧Ｖｒｅ１に従って設定される。 - 特許庁

The recorder has a detection means for detecting the error in the conveyance amount of the recording medium in the scanning direction when transition is performed from a normal state to a rear-end region recording state based on recording results of a plurality of recorded test patterns side by side in the scanning direction on the recording medium by means of the recording head.例文帳に追加

記録装置は、補正動作の際に、記録ヘッドによって記録媒体に走査方向に並べて記録された複数のテストパターンの記録結果に基づいて、通常状態から後端領域記録状態になる際の走査方向における記録媒体の搬送量の誤差を検知する検知手段を有する。 - 特許庁

The output buffers 15a and 16a are configured so as to be controlled during normal operation by a coincidence detection signal DET obtained by detecting coincidence between a set signal SET and the most significant bit MSB of an address signal ADR bonded and to be controlled during test operation by a signal resulting from decoding the set signal SET.例文帳に追加

出力バッファ１５ａ、１６ｂは、通常動作時には、ボンディング設定された設定信号ＳＥＴとアドレス信号ＡＤＲの最上位ビットＭＳＢの一致検出で得られた一致検出信号ＤＥＴで制御され、テスト動作時には、この設定信号ＳＥＴをデコードした信号で制御するように構成する。 - 特許庁

Since assembling of an TM cell signal by the cell assembly section 106 and check of the cell assembly memories not in use by the test signal check sections 107-1-107-n are conducted in parallel, a normal cell assembly memory can be selected in the case of setting a new destination and the operation defect can be avoided.例文帳に追加

セル組立部１０６によるＡＴＭセル信号の組立と、試験信号検査部１０７−１〜１０７−ｎによる非使用のセル組立メモリの検査とを並行して行うので、新たな送信先を設定する際に、正常なセル組立メモリを選択することができ、これにより、動作不良を回避することができる。 - 特許庁

The data control unit 4 outputs the parallel data inputted to the plurality of terminals DQ0 to DQ3 to the plurality of drive units SA0 to SA3 in the normal operation mode, and converts the serial data inputted to the terminal DQ0 to parallel data and outputs the parallel data after conversion to the plurality of drive units SA0 to SA3 in the test mode.例文帳に追加

データ制御部４は、通常動作モードでは、複数の端子ＤＱ０〜ＤＱ３に入力されたパラレルデータを、複数の駆動部ＳＡ０〜ＳＡ３に出力し、テストモードでは、端子ＤＱ０に入力されたシリアルデータを、パラレルデータに変換し、変換後のパラレルデータを、複数の駆動部ＳＡ０〜ＳＡ３に出力する。 - 特許庁

The adhesive strength of the adsorbing sheet is ≥0.04 MPa after such a durability test is repeated fifty times that the adsorbing sheet is heated to 120°C, the heated adsorbing sheet is immersed in the water of normal temperature and the immersed adsorbing sheet is cooled to -15°C.例文帳に追加

吸着シート（１）は、基材シート（１２）に吸着材をバインダーにより担持させて成る吸着素子用の吸着シートであり、１２０℃に加熱して常温の水中に浸漬した後に−１５℃に冷却する操作を５０回繰り返す耐久性試験を行った後の接着強度が０．０４ＭＰａ以上である。 - 特許庁

The adhesive strength of the adsorbing sheet is at least 0.04 MPa after such a durability test is repeated fifty times that the adsorbing sheet is heated to 120°C, the heated adsorbing sheet is immersed in the water of normal temperature and the immersed adsorbing sheet is cooled to -15°C.例文帳に追加

吸着シート１は、基材シート１２に吸着材をバインダーにより担持させて成る吸着素子用の吸着シートであり、１２０℃に加熱して常温の水中に浸漬した後に−１５℃に冷却する操作を５０回繰り返す耐久性試験を行った後の接着強度が０．０４ＭＰａ以上である。 - 特許庁

The printer is configured so that a power saving transition time is automatically changed according to a time zone, and a processing (s202 to S204) for changing the power saving transition time of each time zone in accordance with the execution history until the present time of normal print (print which is not test print) is performed at any time.例文帳に追加

印刷装置を、節電移行時間が、時間帯によって自動的に変わる装置であると共に、各時間帯についての節電移行時間を，通常印刷（テスト印刷ではない印刷）の，現在までの実行履歴に即したものに変更する処理（Ｓ２０２〜２０４）が，随時，行われる装置として構成しておく。 - 特許庁

Further, the data bus line has a global data bus line and plural local data bus lines which can be connected to the above, in the case of such constitution that a pair of bit lines is connected selectively to the local data bus line, at the stress test mode, more data bus lines are connected to the global data bus lines than that of at the normal write-in mode.例文帳に追加

更に、データバス線が、グローバルデータバス線とそれに接続可能な複数のローカルデータバス線とを有し、ビット線対は、ローカルデータバス線に選択的に接続される構成の場合は、前記ストレス試験モード時に、通常の書き込みモード時より多くのローカルデータバス線がグローバルデータバス線に接続される。 - 特許庁

In a normal operation, the pre-fetch selector 26 sequentially outputs the first data and the second data at the data input/output terminal within one clock period, while in a test mode, the pre-fetch selector 26 determines whether the first data and the second data coincide with each other and outputs the determined result at the data input/output terminal within one clock period.例文帳に追加

プリフェッチセレクタ２６は、通常動作時においては第１のデータと第２のデータとをクロック周期の１周期内に順次データ入出力端子に出力し、テストモードでは第１のデータと第２のデータとが一致するか否かを判定し、判定結果をクロック周期の１周期内にデータ入出力端子に出力する。 - 特許庁

This polyamide-based multifilament yarn is characterized by having irregularity of thickness in the fiber axis direction, 5-20% mean value of Uster irregularity in the fiber axis direction in the normal test and ≤20% coefficient of variation in the Uster irregularity.例文帳に追加

繊維軸方向に太細を有するポリアミド系マルチフィラメント糸であって、該ポリアミド系マルチフィラメント糸の繊維軸方向のウスター斑平均値がノーマルテストで５〜２０％であり、かつ該ポリアミド系マルチフィラメント糸のウスター斑の変動係数が２０％以下であることを特徴とするポリアミド系マルチフィラメント糸とその製造方法および織物。 - 特許庁

To operationally verify whether or not a digital/analog converter built in a semiconductor integrated circuit can execute a normal digital/analog conversion action when using the digital/analog converter as a test signal generator for testing an analog/digital converter built in the semiconductor integrated circuit.例文帳に追加

半導体集積回路に内蔵されたアナログ／デジタル変換器をテストするためのテスト信号発生器として半導体集積回路に内蔵されたデジタル／アナログ変換器を使用する際に、デジタル／アナログ変換器が正常なデジタル／アナログ変換動作を実行可能であるか否か動作検証することを可能とすること。 - 特許庁

The device and method for testing the integrated circuit comprised of at least two circuit parts operated by at least two different clock signals at normal operation are provided, and the circuit operated by the plurality of clock signals is tested for a minimum time by minimum test vectors.例文帳に追加

通常動作において、少なくとも２つの異なるクロック信号によって動作する少なくとも２つの回路部分からなる集積回路をテストするための装置および方法を提供し、さらに、複数のクロック信号によって動作する回路を、最小限の時間で、かつ、最小限のテストベクトルによってテストする。 - 特許庁

In normal operation of an elevator governor before starting an operation test, a worker gradually raises a rotation speed of a governor sheave 2 using an electric drill 5 and stores the operation sound emitted by the over-speed switch 3 and the rope catcher 4 in starting of operation respectively in the speedometer 6 as reference operation sound data.例文帳に追加

動作試験開始前のエレベータ調速機の正常動作時、作業者は、電気ドリル５を用いて調速機シーブ２の回転速度を徐々に上昇させて過速スイッチ３及びロープキャッチ４がそれぞれ作動開始時に発する動作音を基準動作音データとして速度計６に記憶させる。 - 特許庁

In each of output buffer circuit (OKT0-OKTn) arranged corresponding to each output pad (OPD0-OPDn), a first output buffer (8) having small driving capability by current for normal operation mode, and a second output buffer (10) having large driving capability by current for test operation mode, are arranged in parallel.例文帳に追加

出力パッド（ＯＰＤ０−ＯＰＤｎ）それぞれに対応して配置される出力バッファ回路（ＯＫＴ０−ＯＫＴｎ）各々において、通常動作モード用の電流駆動能力の小さな第１の出力バッファ（８）と、テスト動作モード時用の電流駆動能力の大きな第２の出力バッファ（１０）を並列に配置する。 - 特許庁

To provide an improved circuit and a method permitting a special operation mode, and a circuit and a method decreasing possibility in which erroneous entry is performed for a special operation mode by unexpected acci dental operation, in an integrated circuit having a special operation mode such as a special test mode and the like as well as a normal operation mode.例文帳に追加

通常動作モードと共に特別テストモード等のような特別動作モードを有する集積回路において、特別動作モードをイネーブルにする改良した回路及び方法と、予期しない偶発的行為により誤って特別動作モードへエントリする可能性を少なくする回路及び方法。 - 特許庁

This test is provided with a decoder 22, a CPU (comparison judgment circuit) 23, and a set value input part 25, and it extracts a C-Bit data and header data Pa, Pb, Pc, and Pd from an IEC61937 standard signal, and judges whether or not the data are normal (that is, judges whether or not the IEC61937 standard signal).例文帳に追加

デコーダ２２と、ＣＰＵ（比較判定回路）２３と、設定値入力部２５とを備えて、ＩＥＣ６１９３７規格信号中からのＣ−ＢｉｔデータおよびヘッダデータＰａ，Ｐｂ，Ｐｃ，Ｐｄの抽出と、それらデータの良否の判定（ひいてはＩＥＣ６１９３７規格信号の良否の判定）を装置で行うことができる。 - 特許庁

Then, an external terminal 52 is arranged for the discharging resistance 41 independently of an external power supply terminal 51 for the boosting circuit 40, and the both terminals 51 and 52 are connected by wiring on a TCP, or connected by wire-bonding in packaging posterior to the test so that a normal operation can be realized.例文帳に追加

そして、前記昇圧回路４０用の外部電源端子５１とは別に、前記放電抵抗４１用に外部端子５２を設け、試験後のパッケージング時に、ＴＣＰ上の配線によって両端子５１，５２を接続したり、ワイヤボンディングによって接続することで、通常動作を実現することができる。 - 特許庁

The AND or OR circuit 24 or 25 generates one signal which can detect abnormality even when the abnormality exists in only one output buffer 21 from the compared results and inputs the signal to a circuit 50 for comparing expected value of LSI tester on a tester side from a test result outputting terminal 13 to judge the normal/ abnormal state of the DC tests.例文帳に追加

ＡＮＤ回路又はＯＲ回路は前記比較結果から前記出力バッファ中１個でも異常があるとこれを検出し得るひとつの信号を作成し、これをテスト結果出力端子からテスタ側のＬＳＩテスタ期待値比較回路に入力して、ＤＣテストの正常異常を判定させる。 - 特許庁

A concrete concealed pattern attaching mechanism is configured to form the particular concealed pattern onto the color image without fail, in the case of forming a normal image, on the basis of the hardware control signal and the software control signal, and when no color image data are received, a test pattern selected by a selection section is synthesized with output image data.例文帳に追加

具体的な隠しパターン付加機構は、ハードウェア的制御信号とソフトウェア的制御信号とに基づいて通常画像を形成する際には特定の隠しパターンが必ずカラー画像上に形成されるように構成し、カラー画像データが入力されていないときには選択部により選択されたテストパターンを合成する。 - 特許庁

The simulation support tool comprises: analyzing a ladder program; extracting variables used in the ladder program; retrieving the execution sequence of the input variable out of the extracted variables in the ladder program; and preparing a test input sequence describing a table related to the command of the input variable, a variable name, and a normal input value together in accordance with the execution order.例文帳に追加

ラダープログラムを解析し、ラダープログラムで使用される変数を抽出し、抽出された変数のうちの入力変数について、ラダープログラムにおける実行順を検索し、入力変数のコマンド，変数名，正常な入力値を関連付けたテーブルを、実行順にしたがって記述したテスト入力シーケンスを作成する。 - 特許庁

To largely shorten a delay optimization processing time regarding a delay optimizing method of a semiconductor integrated circuit optimizing delay of passes among flip-flops so that passes among flip-flops in the semiconductor integrated circuit designed with a scan pass method do not violate hold in both of a normal motion mode and a test operation mode.例文帳に追加

スキャンパス方式で設計した半導体集積回路内のフリップフロップ間のパスが通常動作モードおよびテスト動作モードの両モードにおいてホールド違反とならないようにフリップフロップ間のパスの遅延を最適化する半導体集積回路の遅延最適化方法に関し、遅延最適化処理時間の大幅な短縮化を図ることができるようにする。 - 特許庁

To provide a compression caulking pipe joint in which water leakage is surely found during initial water pressure test when a caulking failure occurs during construction, causing no coming-off of a resin pipe, nor water leakage from a connection portion even after long-period use if normal caulking work is done, and to provide a connecting structure between the compression caulking pipe joint and the resin pipe.例文帳に追加

施工時にかしめ忘れがあった場合、初期水圧テスト時に確実に水漏れが生じ、正常なかしめが行われれば、長期使用後においても、樹脂管が抜けたり、接続部分から水漏れしたりすることがない圧縮かしめ管継手及びこの圧縮かしめ管継手と樹脂管との接続構造を提供する。 - 特許庁

To provide a gas sampling device which does not require water displacement, when a sample gas in a flexible gas sampling bag is to be collected nor accompanied by pressure changes due to the generation or absorption of gas during a test, and is capable of collecting the sample gas in the bag, as many times as desired by one bag under normal pressure with the passage of time, without having to prepare a plurality of bags.例文帳に追加

フレキシブルサンプリングバッグ中のサンプルガスを採取するに当たって水上置換する必要がなく、試験中にガス発生または吸収による圧力の変化を伴わず、常圧下で、しかも、複数のバッグを用意することなく１つのバッグで経時的に何度でもバッグ中のサンプルガスを採取することができるガスサンプリングデバイスの提供。 - 特許庁

A detachable test fixture 11 formed with a groove in the peripheral surface thereof is provided to be interposed between a sheave 1 and a rope 8 when testing an emergency stop means 3 of an elevator for holding a guide rail in emergency to hinder elevation of an elevator car 2 to reduce traction ability of the sheave 1 in relation to the rope 8 in comparison with that of the normal operation.例文帳に追加

非常時にガイドレールを把持して乗かご２の昇降を阻止するエレベータの非常止め手段３の試験時に、綱車１とロープ８との間に介在され、その外周面に溝が形成される着脱可能な試験用治具１１を備え、綱車１のロープ８に対するトラクション能力をエレベータ通常運転時よりも小さくする。 - 特許庁

To provide a data processor and method for testing stability of a cell using a reliable, effective and practical (in connection with test time period) mechanism for detecting a defective memory cell that may malfunction in normal use due to unstableness of the cell caused by a hysteresis effect in a body region of transistors configuring the memory cell in a memory device.例文帳に追加

メモリ・デバイス内のメモリ・セルを構成するトランジスタのボディ領域の履歴効果が引き起こすセルの不安定性により通常の使用中に誤動作するかもしれない欠陥メモリ・セルの検出のための信頼できる効果的で現実的な（テスト時間に関して）メカニズムを用いて、セルの安定性をテストするデータ処理装置と方法を提供すること。 - 特許庁

On a test mode, each of the word lines WL0, WL1, ... is not selected, both of the dummy word lines DWL0, DWL1 are selected, data is read by mutual access to the reference cell 21 in a state in which one of reference voltages VREF0 and VREF1 is set to a level different from that during normal data reading.例文帳に追加

テストモードでは、ワード線ＷＬ０、ＷＬ１，…の各々は非選択とされる一方で、ダミーワード線ＤＷＬ０，ＤＷＬ１の両方が選択され、さらに、基準電圧ＶＲＥＦ０およびＶＲＥＦ１の一方を通常のデータ読出時とは異なるレベルに設定した状態でリファレンスセル２１同士へのアクセスによってデータを読出す。 - 特許庁

The first and second switches M1 and M2 are used to switch between a normal operation mode to detect charge from an input terminal 11 at the trace charge detecting circuit and a test operation mode to convert a voltage signal from the input terminal 11 into charge at the capacitance Ct for converting charge and to detect the converted charge at the trace charge detecting circuit 3.例文帳に追加

そして、第１,第２のスイッチＭ１,Ｍ２によって、入力端子１１からの電荷を上記微小電荷検出回路で検出する通常動作モードと、入力端子１１からの電圧信号を電荷変換用容量Ｃtで電荷に変換して、変換された電荷を微小電荷検出回路３で検出するテスト動作モードとを切り換える。 - 特許庁