「normal test」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

In the game machine wherein the winning probability of a variable display device for normal patterns is improved accompanying the probability variable state, the variation time is shortened, the opening time of a normal electric accessory is extended and the number of times of the opening is increased, a connector for a test capable of outputting signals to the outside of the game machine is attached to a game control board.例文帳に追加

確変状態に付随して普通図柄用可変表示器の当り確率が向上されかつその変動時間が短縮されるとともに普通電役の開放時間が延長されかつその開放回数が増加する遊技機において、信号を遊技機外部へ出力可能な試験用コネクタを遊技制御基板に取付ける。 - 特許庁

The semiconductor integrated circuit incorporated with the circuit achieving the prescribed function includes: a test circuit simulating operation of the circuit; and a voltage control circuit for specifying a minimum voltage which is applied to the test circuit as drive power and wherein the operation of the circuit simulated by the test circuit is normal, and for setting a voltage of the drive power supplied to the circuit to be a value not less than the minimum voltage.例文帳に追加

所定の機能を実現する回路が組み込まれた半導体集積回路であって、前記回路の動作を模擬する試験回路と、前記試験回路に駆動電力として印加され、かつ前記試験回路によって模擬される前記回路の動作が正常である最小の電圧を特定し、前記回路に供給される駆動電力の電圧を前記最小の電圧以上の値に設定する電圧制御回路とを備える。 - 特許庁

One end of a power source line for each memory cell arranged in the direction of row of a memory cell group arranged in a matrix state is connected to two first and second power source supply ends each independent of the other through two switching means on-off-controlled by inverse logic based on a test mode switching signal for switching a test mode or a normal mode.例文帳に追加

マトリックス状に配置されたメモリセル群の行方向に配列された各々のメモリセル用電源線の一端は、テストモードと通常モードを切り替えるためのテストモード切替信号に基づき互いに反転論理でオン／オフ制御される２つのスイッチング手段を介してそれぞれ独立した２つの第１と第２の電源供給端に接続する。 - 特許庁

A test data recording part 15 is provided to store the digital data on electricity quantity of all digitalized plant operating patterns (accident data, normal operation data, plant starting data, plant stopping data, etc.), and the data required by a test data selection signal 16 is selected from these data and is outputted to a relay part 11 for testing.例文帳に追加

ディジタル化されたあらゆるプラント運転パターン（事故データ，通常、運転データプラント起動時データ，プラント停止時データなど）のディジタル電気量データを記憶した試験データ記録部１５を設け、これらのデータの中から試験データ選択信号１６によって必要とするデータを選択し、これをリレー部１１に出力して試験するようにした。 - 特許庁

By operating the switch circuit SW1 through a decoder circuit TD by a mode change signal MODE1-n inputted from the outside, the burn-in test reference voltage VrefB can be applied to the memory element through a sense circuit SC in a burn-in test, instead of the reference voltage VrefN for the the normal read out.例文帳に追加

外部からモード移行用信号ＭＯＤＥ１〜ｎを与えてデコード回路ＴＤを介しつつ切り換え回路ＳＷ１を操作することにより、バーンインテスト時には、通常読み出し動作時の参照電圧ＶｒｅｆＮに代えてバーンインテスト用参照電圧ＶｒｅｆＢを、センス回路ＳＣを介してメモリ素子に印加することができる。 - 特許庁

During a normal mode, signals are transferred from the first external output terminal to the outside, and the second external output terminal is made not to operate; and during the scan test mode, a test result signal is transferred from the second external output terminal having high output-current capability to the outside and the first external output terminal is made not to operate.例文帳に追加

ノーマルモード時においては、第１の外部出力端子から外部へ信号を転送し、第２の外部出力端子は動作させず、スキャンテストモード時においては、高い出力電流能力を有する第２の外部出力端子からテスト結果信号を外部へ転送し、第１の外部出力端子は動作させない構成とする。 - 特許庁

A pulse generation circuit 1 is so constituted to generate a pulse signal PCK with small width when scanning a control signal NT is L level (during a test mode), and to generate a pulse signal PCK with large width when a scanning control signal NT is H level (during a normal operation mode).例文帳に追加

パルス生成回路１を、スキャン制御信号ＮＴがＬレベル（テストモード時）の場合に小さいパルス幅で、スキャン制御信号ＮＴがＨレベル（通常動作モード時）の場合に大きいパルス幅のパルス信号ＰＣＫを生成するように構成する。 - 特許庁

The switching circuit 9 gives read data D1 to Di of the memory circuit 8 to a data output circuit 10 in normal operation, and gives count signals C1 to Cj of an up/down counter 4 being included in a DLL circuit 2 to the data output circuit 10 on test.例文帳に追加

切換回路９は、通常動作時はメモリ回路８の読出データＤ１〜Ｄｉをデータ出力回路１０に与え、テスト時はＤＬＬ回路２に含まれるアップ／ダウンカウンタ４のカウント信号Ｃ１〜Ｃｊをデータ出力回路１０に与える。 - 特許庁

The switching of the normal application state and the test state is implemented by a voltage input to a battery connecting terminal of the charge/discharge control circuit by using a voltage detection circuit that detects a voltage higher than an overcharge detection voltage of a secondary battery.例文帳に追加

二次電池の過充電検出電圧より高い電圧検出回路を用いて、充放電制御回路の電池接続端子に入力された電圧によって、通常応用状態とテスト状態のいずれかに切り替えが可能になる。 - 特許庁

(2) On a spectrograph obtained by a normal test of the polyester single fiber having the thick and thin, peak values (Pmax1, Pmax2) present at each of 4 to 15 cm period and 50 to 150 cm period and the peak value ratio (Pmax1/Pmax2) is 1.5 to 4.0.例文帳に追加

（２）太細を有するポリエステル単繊維のノーマルテストで得られるスペクトログラフ上に、周期４〜１５ｃｍと周期５０〜１５０ｃｍにそれぞれピーク値（Ｐｍａｘ１、Ｐｍａｘ２）が存在し、且つそのピーク値比（Ｐｍａｘ１／Ｐｍａｘ２）が１．５〜４．０であること。 - 特許庁

One-side node devices (3-1, 3-4) perform a normal transfer test via a second switch device (1), and the other-side node devices (3-2, 3-3, 3-5, 3-6) perform RDMA write transfer via first switch devices (2-1, 2-2).例文帳に追加

一のノード装置（３−１，３−４）が第２のスイッチ装置（１）を介する通常の転送試験を行い、併せて他のノード装置（３−２，３−３，３−５，３−６）が第１のスイッチ装置（２−１，２−２）を介するＲＤＭＡライト転送も行う。 - 特許庁

A test parameter estimation method relating to the present invention has a step to normalize a capability value parameter θ_i, and a step to move a value of θ_i on a variable axis of distribution function while maintaining a magnitude relation so that a distribution of θ_i gets close to a normal distribution.例文帳に追加

本発明に係る試験パラメータ推定方法では、能力値パラメータθ_ｉを正規化することに加え、θ_ｉの分布が正規分布に近づくように、大小関係を維持しつつ、θ_ｉの値を分布関数の変数軸上で移動させる。 - 特許庁

Further, the controlling unit 9 carries out a test operation by controlling at least one of these controlling amounts so that it may be in a generation enabled range even if it is out of a normal operation range to put into operation the fuel treatment unit and the cathode blower 8 or the like.例文帳に追加

また、制御装置９は、これらの制御量の少なくとも１つを通常運転範囲外であって発電可能範囲内となるように制御して燃料処理装置とカソードブロア８などを運転させる試験運転を行う。 - 特許庁

In the case of testing the functions of an IP core 32, test signals outputted by a signal generator 44 are supplied for a normal signal input terminal of the IP core 32 via a selector 40, and its output signals are transferred to a signal checker 45.例文帳に追加

ＩＰコア３２の機能試験を行う場合は、信号発生器４４が出力する試験信号をセレクタ４０を介してＩＰコア３２の通常信号入力端子に供給し、その出力信号を信号チェック器４５に転送する。 - 特許庁

This DDR (double data rate) SDRAM (synchronous DRAM) performs write-in operation having write-latency at the normal operation, and at a test, receives a data strobe signal DQS and a data signal before one clock cycle of a write-command WRT and performs write-in operation having no write-latency.例文帳に追加

このＤＤＲ ＳＤＲＡＭは、通常動作時はライトレイテンシを持った書込動作を行ない、テスト時はライトコマンドＷＲＴの１クロックサイクル前にデータストローブ信号ＤＱＳおよびデータ信号を受けてライトレイテンシを持たない書込動作を行なう。 - 特許庁

The communication device 10 determines that a transmission state for the user frame in the ring network is normal in the case that the transmitted test frame is acquired in a predetermined form via a second communication port connected to a transmission path in a second direction of the ring network.例文帳に追加

通信装置１０は、上記送出した試験フレームが、リング網の第２方向の伝送路と接続された第２の通信ポートを介して所定の態様で取得された場合、リング網におけるユーザフレームの伝送状態を正常と判定する。 - 特許庁

To provide an advancing mechanism of a knock type advancing container having a simple structure of the advancing mechanism and capable of greatly improving the certainty by allowing a person to quickly and easily confirm a test on whether the operation of a rotation body operated in the interior is normal or not in an assembly.例文帳に追加

繰出機構部の構造が簡単であり、組立時に内部で作動する回転体の動作が正常かどうかの検査を素早く、簡便に確認でき、確実性を大幅に向上できるノック式繰出し容器の繰出機構部を提供する。 - 特許庁

It is made possible to switch the charge/discharge control circuit for secondary batteries between the normal state and the test state for evaluating the charge/discharge control circuit by presence or absence of voltage externally applied to the control signal output terminal of the charge/discharge control circuit.例文帳に追加

二次電池の充放電制御回路の制御信号出力端子に外部から印加される電圧の有無によって、通常状態と前記充放電制御回路を評価するテスト状態のいずれかに切り替えが可能にする。 - 特許庁

To provide a magnetic random access memory (MRAM) in which the set value of writing current in a writing test mode is switched to a value smaller than and a value larger than those in normal use to realize evaluation of an erroneous margin or a writing margin resulting in the high reliability of the MRAM.例文帳に追加

ＭＲＡＭにおいて、書き込みテストモードにおいて書き込み電流の設定値を、通常使用時よりも小さい値と大きい値を切り替えて誤書き込みマージンや書き込みマージンを評価することを可能とし、高信頼性を実現する。 - 特許庁

Prior to the function inspection of a semiconductor integrated circuit with test signals applied to the integrated circuit, a signal for giving a higher load to the integrated circuit than in its usual operation is applied thereto under a normal temperature condition.例文帳に追加

本発明では、半導体集積回路にテスト信号を印加することによって半導体集積回路の機能検査を行う前に、常温条件下で半導体集積回路に通常の使用時よりも高負荷となる信号を印加することとした。 - 特許庁

The logical simulation execution part 4 executes logical simulation to the normal circuit and logical simulation to the failed circuit generated by the strength failure generation part 1 using the same test pattern 12 and outputs their simulation results 4a, 4b.例文帳に追加

論理シミュレーション実行部４は、正常回路に対する論理シミュレーションと、強度故障生成部１で生成された故障回路に対する論理シミュレーションとを同一のテストパターン１２を用いて実行し、それらのシミュレーション結果４ａ，４ｂを出力する。 - 特許庁

To provide a semiconductor integrated circuit capable of controlling the electric connection of pull-down/pull-up elements connected to an input terminal or a bidirectional terminal used for input/output of a signal in each of a test mode and a normal operation mode.例文帳に追加

テストモード及び通常動作モードのそれぞれにおいて、入力端子、又は、信号の入出力に用いられる双方向端子に接続されるプルダウン／プルアップ素子の電気的接続を制御することが可能な半導体集積回路を提供する。 - 特許庁

Then, after the slave station 9 outputs pseudo abnormal values to the interconnection protective relay 54, according to whether the slave station 9 receives a trip signal from the interconnection protective relay 54 or not, the slave station 9 transmits a test result indicating normal or abnormal to the key station 3 through the relay station 4.例文帳に追加

次に、連系保護リレー５４に擬似的な異常値を出力した後、連系保護リレー５４からトリップ信号を受信したか否かに応じて、正常又は異常の試験結果を中継局４経由で親局３に送信する。 - 特許庁

More pairs of bit lines are simultaneously connected to a data bus line at the time of a stress test mode than that at the time of a normal write-in mode, and voltage of a H level and a L level are applied to a pair of bit line simultaneously connected from a write-in amplifier connected to the data bus line.例文帳に追加

ストレス試験モードの時に、通常の書き込みモード時より多くのビット線対がデータバス線に同時に接続され、データバス線に接続された書き込みアンプから同時接続されたビット線対にＨレベルとＬレベル電圧を印加する。 - 特許庁

At normal operation, the substrate potential of the target transistor is equalized to that of the non-target transistor for use, and at implementation of a scan test, the substrate potential of the target transistor is tested, by impressing a back bias to a side that is increasing in the threshold of the transistor.例文帳に追加

通常動作時には、対象トランジスタの基板電位を、非対象トランジスタの基板電位と同電位にして使用し、スキャンテスト実施時には、対象トランジスタの基板電位を、トランジスタの閾値が上昇する側にバックバイアスを印加してテストする。 - 特許庁

This system realizes breath-collecting from animal in a condition that enables the animal under test to be in unanesthetized, unrestraint and normal pressure status with stress minimized, as much as possible, by putting the animal into an animal storage container bigger than its body in size, after administering the animal with a ^13C-labeled reactant.例文帳に追加

動物に^13C-標識体を投与した後、動物の体躯より大きな動物収納容器に入れることにより動物を無麻酔、無拘束、常圧の状態におくことを可能とし、ストレスを極力かけない状態での呼気採取を実現した。 - 特許庁

Write-in data TD of a memory block is compared with read-out data RDB by a comparing circuit provided in a self-test circuit, discrimination of a normal/defective state of the memory cell array is performed by a discriminating circuit based on compared results SG0-SGN of the comparing circuit 13.例文帳に追加

自己テスト回路に設けた比較回路１３で、メモリブロックの書き込みデータＴＤと、読み出しデータＲＤＢとを比較し、比較回路１３の比較結果ＳＧ０〜ＳＧＮに基づいて当該メモリセルアレイの良否判定を判定回路で行う。 - 特許庁

To provide a method for selecting and inspecting an anticancer agent by which the anticancer agent like the custom-made one suitable for an individual patient, and damaging a cancer tissue but hardly damaging a normal tissue can be selected by utilizing an anticancer agent sensitivity test.例文帳に追加

抗癌剤感受性試験を利用することにより、癌組織にはダメージを与え、正常組織にはダメージの少ない、個々の患者に適したオーダーメード的な抗癌剤を選択可能とする抗癌剤選択検査方式を提供することにある。 - 特許庁

In a DRAM, a switching circuit constituted of transfer gates 14-17 connects dummy bit lines DBL0, DBL1 to a line of a bit line potential VBL at the time of normal operation, and connects the dummy bit lines DBL0, DBL1 to a pad 18 at the time of a test mode.例文帳に追加

ＤＲＡＭにおいて、トランスファーゲート１４〜１７で構成される切換回路は、通常動作時はダミービット線ＤＢＬ０，ＤＢＬ１をビット線電位ＶＢＬのラインに接続し、テストモード時はダミービット線ＤＢＬ０，ＤＢＬ１をパッド１８に接続する。 - 特許庁

A skewness adjusting device 21 is connected to both of a clock wiring 30 and a data wiring 31 at the time of test so that the timing of a clock and data is made the same as internal signal transmitting timing at the time of normal operation, and its equivalent parasitic capacity is adjusted.例文帳に追加

クロックとデータのタイミングを、通常動作時の内部信号伝達タイミングと同じになるように、テスト時のクロック配線３０及びデータ配線３１の双方にスキュー調整装置２１を接続し、その等価寄生容量を調整する。 - 特許庁

The control circuit controls the circuit to be controlled in response to the state of the fuse circuit when a normal mode (TS) is indicated, and controls the circuit to be controlled in response to the state of the fuse circuit and the input signal (CS) when a test mode (TS) is indicated.例文帳に追加

制御回路は、通常モード（ＴＳ）が指示されるとヒューズ回路の状態に応じて被制御回路を制御し、テストモード（ＴＳ）が指示されるとヒューズ回路の状態及び入力信号（ＣＳ）に応じて被制御回路を制御する。 - 特許庁

In the SRAM block, an error in a memory cell having a small operating margin which is caused by a variation in threshold voltage is generated intentionally by an acceleration test, so as to previously perform a predictive diagnosis of an error that occurs during a normal operation.例文帳に追加

ＳＲＡＭブロックにおいて、しきい値電圧のバラツキによって生じた動作マージンの小さいメモリセルにおけるエラーを、加速試験によって意図的に発生させ、通常動作時に発生するエラーを事前に予知診断することを図る。 - 特許庁

At the time of normal use, a test mode signal TX4 is inactivated, a word constitution decision signal [×16E] of an H level is outputted, and a word constitution decision signal [×4E] of an H level is outputted.例文帳に追加

通常使用時は、テストモード信号ＴＸ４が不活性化され、Ｈレベルの語構成決定信号[×１６Ｅ]が出力され、テストモード時は、テストモード信号ＴＸ４が活性化され、Ｈレベルの語構成決定信号[×４Ｅ]が出力される。 - 特許庁

This cleaning sheet is composed by providing a supporting body with an adhesive material layer whose tensile elasticity (based on test method JISK 7127) is 0.98-4,900 N/mm2 as a cleaning layer or forming a normal adhesive layer on the other surface further.例文帳に追加

支持体に、引張弾性率（試験法ＪＩＳ Ｋ７１２７に準ずる）が０．９８〜４９００Ｎ／ｍｍ^2の粘着剤層がクリーニング層として設けられてなる、又はさらに他面に通常の粘着剤層が設けられてなるクリーニングシートである。 - 特許庁

This firmware test automation method includes performing the forced writing of set data to be set in the normal operation time of an edge sensor as object equipment, input data to be input from a sensor head 1 in the normal operation time and internal variables as data to be generated by firmware during the execution of the a program corresponding to the set data and the input data from an external computer 3 in testing the firmware.例文帳に追加

ファームウェアテスト自動化方法は、対象機器であるエッジセンサの通常の動作時に設定される設定データと、通常の動作時にセンサヘッド１から入力される入力データと、この設定データと入力データに応じたプログラムの実行中にファームウェアが生成するデータである内部変数とに対して、ファームウェアのテスト時に外部のコンピュータ３から強制書き込みする。 - 特許庁

By this constitution, an address signal is generated inside a semiconductor memory, a test pattern used for a test of a semiconductor memory can be realized with address control of input terminals of numbers being less than the number of address input terminals used in the normal operation by realizing this address control by the address increment function, the address decrement function, and the address holding function.例文帳に追加

この構成によれば、半導体記憶装置の内部でアドレス信号が発生され、このアドレスの制御が、アドレスインクリメント機能、アドレスデクリメント機能およびアドレス保持機能により実現されることにより、通常動作時に用いるアドレス入力端子数よりも少ない数の入力端子のアドレス制御で半導体記憶装置のテストで用いるテストパターンを実現できる。 - 特許庁

When the test data is judged to be normal by a comparator circuit 33, a signal 35 is outputted to output the data (effective data 36) in the memory 32 to the circuit 13 and to determine the coefficient of a filter for waveform equalization by an automatic equalization algorithm.例文帳に追加

比較回路３３によりテストデータが正常であると判断した場合は、信号３５を出力してメモリ３２内のデータ（有効データ３６）を波形等化回路１３へ出力し、自動等化アルゴリズムにより波形等化用のフィルタの係数を決定する。 - 特許庁

To provide an inkjet recording apparatus which can determine whether detection of poor ejecting nozzles taking place at other than poor ejecting nozzles intentionally given on a test pattern is normal, and to provide an inkjet recording system, a printing monitoring device, a printing monitoring method and a program.例文帳に追加

テストパターン上に意図的に与えた不良吐出ノズル以外で生じた不良吐出ノズルの検出が正常どうかを判定することができるインクジェット記録装置、インクジェット記録システム、印刷監視装置、印刷監視方法およびプログラムを提供する。 - 特許庁

To provide a laminated semiconductor device having a favorable signal quality by structuring such that a test stub wiring is separated from a main signal wiring during normal operation.例文帳に追加

チップ積層された積層半導体装置のおいては、積層されるチップ間のみの接続で外部端子を備えていないパッドに対し個々のチップをテストするためのテスト用スタブ配線、テスト用信号ピンが付加されるため通常動作時において信号線の信号品質が劣化する。 - 特許庁

The completion of the test cycle is determined by measuring the time period of at least the same length as the longer time required for detecting the normal operation of the system to be monitored and the malfunctional operation of the system to be monitored.例文帳に追加

テストサイクルの完了は、被監視システムの正常動作を検出するために必要な時間と、被監視システムの動作不良を検出するために必要な時間の、より長い方の時間と少なくとも同じ長さの期間を時間計測することによって判断される。 - 特許庁

The macrocell 68 operates so as to connect the external terminal 66 and the electrode pad 64 at a normal mode, and operates to disconnect them at a test mode and form a series of shift registers by connecting the macro cell at a rear step.例文帳に追加

マクロセル６８は、通常モード時には、外部端子６６と電極パッド６４とを接続するように動作し、テストモード時には、外部端子６６と電極パッド６４とを非接続状態にし、後段のマクロセル６８と接続して一連のシフトレジスタを形成するように動作する。 - 特許庁

In carrying out the stove test, in the case of cotton yarn a regain of 8 1/2 per cent shall be added to the weight obtained after the yarn is reduced to an absolute dry conditions, and the figure so obtained shall be regarded as the actual weight of the yarn under normal conditions.例文帳に追加

ストーブ検査を実施するに当たり，綿糸の場合は，当該綿糸が絶対乾燥状態にされた後に得た重量に対して水分率8.5パーセントを加算しなければならず，そのようにして得た数値は，標準状態での当該糸の実重量とみなす。 - 特許庁

A state transition means 13, once detecting the transition of an operation state of an arbitrary processor, from a normal run state to a test run state owing to establishment of a break condition or other factors, makes the system state change according to the operating state of the processor.例文帳に追加

状態遷移手段１３は、ブレーク条件の成立やその他の要因で任意のプロセッサの動作状態が通常走行状態から試験走行状態に変化したことを検出すると、プロセッサの動作状態に応じてシステム状態を遷移させる。 - 特許庁

The charge and discharge control terminal and a testing fuse are used to select one of voltage levels "L", "H", and "M" input to the charge and discharge control terminal so as to switch among the normal application state, charge and discharge inhibiting state and the test state.例文帳に追加

充放電制御用端子とテスト用ヒューズを用いて、該制御端子に入力された電圧のレベル「Ｌ」、「Ｈ」、「Ｍ」のいずれかを選択することによって、通常応用状態、充放電禁止状態とテスト状態のいずれかに切り替えを可能になる。 - 特許庁

The normal operation confirmation test of an FCS inspection processing (FCS inspection processing part) is performed based on generation or no generation of an FCS error due to coincidence or difference of the number of bits in a CRC polynomial between the CRC generation in the case of transmission and CRC inspection in the case of reception.例文帳に追加

ＦＣＳ検査処理（ＦＣＳ検査処理部）の正常動作確認試験を、送信時のＣＲＣ生成と受信時のＣＲＣ検査とのＣＲＣ多項式におけるビット数の一致又は相違によるＦＣＳエラーの発生又は非発生に基づいて行う。 - 特許庁