「parallel buffer」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In parallel with processing of the PSC detection unit, a buffer memory unit writes and buffers the radio data for the predetermined time period being used for processing by the PSC detection unit.例文帳に追加

ＰＳＣ検出部の処理に並行し、バッファメモリ部は、ＰＳＣ検出部が処理に用いている所定時間分の無線データを書込み、バッファリングする。 - 特許庁

A second semiconductor layer 50 which includes an active layer made of AlGaAs is formed on the substrate 10 so as to be arranged in parallel with the composition modulation buffer layer 20.例文帳に追加

基板１０上に組成変調バッファ層２０と並置して、ＡｌＧａＡｓからなる活性層を含む第２の半導体層５０が形成されている。 - 特許庁

The buffer resistors provide a means for limiting in-rush current and a means for maintaining voltage balance in all the rows of batteries in the parallel columns of batteries.例文帳に追加

バッファレジスタは、突入電流を制限する手段と、電池の並列カラムの電池のロー全体の電圧バランスを維持するための手段とを提供する。 - 特許庁

The controller module 1 sends an indication to multiple memory modules 4 at the same time to send and receive data to and from the flash memories 2 in parallel through the buffer 3.例文帳に追加

コントローラモジュール１は、同時に複数のメモリモジュール４に対して指示を出し、並列にバッファ３を介してフラッシュメモリ２とのデータの送受を行う。 - 特許庁

The inverting circuits IV0-IV4 are placed along a line LN1 and the buffer circuits BF0-BF4 are placed in parallel with the FL and along a line LN2 different from the LN1.例文帳に追加

反転回路ＩＶ０〜４を行ＬＮ１に沿って配置し、バッファ回路ＢＦ０〜４をＦＬに平行で且つＬＮ１とは異なる行ＬＮ２に沿って配置する。 - 特許庁

To prevent data from being lost at the interruption of a power source, related to a storage device which writes write data of a buffer memory by accessing a plurality of nonvolatile memories in parallel.例文帳に追加

バッファメモリのライトデータを、複数の不揮発性メモリデバイスを並列にアクセスして書き込む記憶装置に関し、電源遮断時のデータ消失を防止する。 - 特許庁

In parallel with this transfer, the CPU 24 continuously makes head 13b continuously write the data stored in the buffer 23a in the free areas on the disk 11.例文帳に追加

これと並行してＣＰＵ２４は、バッファ２３ａに格納されたデータをヘッド１３ｂによりディスク１１上の空き領域に連続して書き込ませる。 - 特許庁

Selection information is included in the parallel output enable clocks and makes it easy to multiplex some different data paths into a single output buffer.例文帳に追加

これらの並行な出力イネーブルクロックの中には選択情報が組込まれ、いくつかの異なったデータ経路の単一出力バッファへの多重化を容易にする。 - 特許庁

To prevent the generation of turbulent flow by eliminating bending of an oil flow passage, in regard to a hydraulic buffer provided with oil passages in a piston in parallel with the axial direction of the piston.例文帳に追加

ピストンに、その軸方向と平行な油路を設けた油圧緩衝器において、油液の流路の屈曲をなくして、乱流の発生を防止する。 - 特許庁

The output buffer circuit 11 which leads a logic output out from an output terminal 19 is constituted by connecting multiple output circuits in parallel.例文帳に追加

出力端子１９から論理出力を外部に導出する出力バッファ回路１１は、複数の出力回路を並列に接続して構成する。 - 特許庁

The input buffer 5 converts the A bit and B bit test data into parallel bit data and sends them to a step use D/A converter 1 and an offset use D/A converter 2.例文帳に追加

入力バッファ５は、Ａビット及びＢビットのテストデータを並列ビット化してステップ用D−A変換器１とオフセット用D−A変換器２とに送る。 - 特許庁

To provide an IC card capable of managing a session buffer so that a plurality of communication sessions can be processed in parallel and relatively large data can be processed by optimizing a session buffer configuration based upon the number of sessions which are already opened.例文帳に追加

開設済みセッション数を元にセッションバッファ構成を最適化することにより、複数の通信セッションを並行に処理可能，かつ，比較的大きなデータを処理可能なようにセッションバッファを管理できるＩＣカードを提供する。 - 特許庁

One or more processes which require a buffer consecutive area on the memory are represented by a group of process names, a combination of processes not executed in parallel among the processes is represented by an exclusive relation, and one or more memory range candidates available for the processes as the buffer are represented by buffer allocation information BAI.例文帳に追加

バッファ用連続領域をメモリ上に確保する必要のある１以上の処理を処理名の集合で表し、それら処理間で並列実行されない処理の組合せを排他関係で表し、処理がバッファとして利用可能な１つ以上のメモリ範囲候補をバッファ割り当て情報ＢＡＩで表す。 - 特許庁

In each of output buffer circuit (OKT0-OKTn) arranged corresponding to each output pad (OPD0-OPDn), a first output buffer (8) having small driving capability by current for normal operation mode, and a second output buffer (10) having large driving capability by current for test operation mode, are arranged in parallel.例文帳に追加

出力パッド（ＯＰＤ０−ＯＰＤｎ）それぞれに対応して配置される出力バッファ回路（ＯＫＴ０−ＯＫＴｎ）各々において、通常動作モード用の電流駆動能力の小さな第１の出力バッファ（８）と、テスト動作モード時用の電流駆動能力の大きな第２の出力バッファ（１０）を並列に配置する。 - 特許庁

Data are transferred in parallel from two independent paths by a buffer memory control unit 11 to a rewritable buffer memory 12 in which a fixed bit length is made one data unit and data units are arranged in continuous addresses, and data are written for each data unit.例文帳に追加

定ビット長を１データ単位として連続した番地に配置した書き込み可能なバッファメモリ１２に対して、バッファメモリ制御部１１により２つ独立した経路から並列してデータを転送して、上記データ単位毎にデータの書き込みを行う。 - 特許庁

A clock controlling circuit 21 is respectively electrically connected in parallel to a clock signal feeding line 30 into which a buffer 32 is electrically inserted to the inputting side of the clock signal.例文帳に追加

クロック制御回路２１は、クロック信号の入力側にバッファ３２が電気的に介挿されたクロック信号供給線３０に夫々電気的に並列に接続されている。 - 特許庁

To enable processing a refresh-cycle and an external read/write access cycle in parallel in a dynamic type memory device to/from which data is inputted/outputted to the outside through a data buffer register.例文帳に追加

データ・バッファ・レジスタを介して外部とデータを入出力するダイナミック型メモリ装置において、リフレッシュ・サイクルと外部リード/ライト・アクセス・サイクルとを並行処理可能にする。 - 特許庁

A transmit-side radio station generates the plurality of data packets equal in required transmission time to one another from one or more data frames stored in a transmission buffer, and transmits them in parallel.例文帳に追加

送信側の無線局は、送信バッファに蓄積された１以上のデータフレームから、伝送所要時間が互いに等しい複数のデータパケットを生成して並列送信する。 - 特許庁

Part of the display image is moved in parallel, rotated and moved, or enlarged or reduced and moved (step S4) and the image saved at the step S3 is drawn in a buffer (step S5).例文帳に追加

そして、表示画像の一部の画像を平行移動、回転移動または拡大・縮小移動し（ステップＳ４）、ステップＳ３で保存した画像をバッファに描画する（ステップＳ５）。 - 特許庁

A scanner 10 reads image data from a document per line to store the image data in a buffer and detects a copy protected image by pattern recognition in parallel with reading and storing the image data.例文帳に追加

スキャナ１０は、原稿からライン単位に画像データを読み取りバッファに蓄積するとともに、これに並行してパターン認識にて印刷禁止画像の検出を行う。 - 特許庁

To provide a system for ensuring image quality of monochromatic images which can be processed with a comparatively little buffer capacity, in an apparatus that performs automatic color selection in parallel with image processing.例文帳に追加

画像処理と並行して自動カラー選択を行う装置において、比較的少ないバッファ容量で処理可能で、モノクロ画像の画質を確保できる方式を提供する。 - 特許庁

A logic circuit includes a TLB architecture 646 for processing a storage operation in parallel with a small and high speed integral load transformation look aside buffer(TLB) architecture 610.例文帳に追加

論理回路は小さく高速な整数ロード変換ルックアサイドバッファ（ＴＬＢ）アーキテクチャ（６１０）と並列に、記憶動作を処理するＴＬＢアーキテクチャ（６４６）を含む。 - 特許庁

An under carriage of the vehicle is constituted by using in parallel a device formed by connecting two or more of this vehicular impact buffer reinforcing device.例文帳に追加

請求項２の発明は請求項１の車両用衝撃緩衝補強装置を、２個以上接続して形成した装置を並行に用いて車両の車台を構成する。 - 特許庁

The processing management part for parallel processing constructs the image processing part including buffer modules with an exclusive control function and controls individual image processing module to perform image processing in parallel, and the processing management part for sequential processing constructs the image processing part including buffer modules without the exclusive control function and controls individual image processing module to sequentially perform image processing (172 and 176).例文帳に追加

並列処理用の処理管理部は排他制御機能付きのバッファモジュールを含む画像処理部を構築させると共に、個々の画像処理モジュールで並列に画像処理を行わせ、逐次処理用の処理管理部は排他制御機能無しのバッファモジュールを含む画像処理部を構築させると共に、個々の画像処理モジュールで逐次画像処理を行わせる(172,176)。 - 特許庁

Data are read from the transmission buffer 12 in response to a transmission rate to apply parallel/serial conversion in a parallel/serial(P/S) conversion circuit 13, a 2B+D multiplexer circuit 14 multiplexes the data with voice data, the resulting data are sent to a telephone set.例文帳に追加

伝送レートに応じて送信用バッファ１２からのデータの読み出し、パラレル／シリアル（Ｐ／Ｓ）変換回路１３におけるパラレル／シリアル変換動作が行われ、２Ｂ＋Ｄ多重化回路１４で、音声データと多重化されて電話機に送信される。 - 特許庁

At the same time, by switching the speed of other operation that is performed in parallel in the use of the image buffer, and is also continuously performed after the end of use, to low speed in the middle of operation, at a time point when the use of the image buffer is finished, power consumption is reduced.例文帳に追加

同時に、画像バッファの使用が終了した時点で、その使用中に並行して行われており、かつその使用終了後にも継続して行われる他の動作の速度を動作途中から低速に切り替えることにより、消費電力を低減させる。 - 特許庁

Data transfer is performed between a buffer section of one side of the memory bank and the nonvolatile memory section in response to instruction of access operation, in parallel to this operation, control of interleave operation performing data transfer between a buffer section of the other side of the memory bank and the outside can be performed.例文帳に追加

アクセス動作の指示に応答して、メモリバンクの一方のバッファ部と不揮発性メモリ部との間でデータ転送を行ない、これに並行して当該メモリバンクの他方のバッファ部と外部との間でデータ転送を行なうインタリーブ動作の制御が可能である。 - 特許庁

The developing device includes a supply conveyance path 37 provided along the buffer part D, and having a supply screw 39 for stirring and conveying the developer 32 in a direction parallel with a rotary shaft of the developing roller 34 while supplying the developer 32 to the buffer part D.例文帳に追加

また、バッファ部Ｄに添って設けられ、このバッファ部Ｄに現像剤３２を供給しながら現像ローラ３４の回転軸と平行な方向に現像剤３２を攪拌搬送する供給スクリュ３９を有した供給搬送路３７をそなえている。 - 特許庁

The blood pressure measuring apparatus is to perform the blood pressure measurement by using a cuff attached to an appropriate position of an auricle, wherein a buffer tank is disposed between a pressure pump and the cuff, and a check valve and an orifice are arranged in parallel between the buffer tank and the cuff.例文帳に追加

耳介の適所に装着したカフを用いて血圧測定を行なう血圧測定装置であって、加圧ポンプと前記カフとの間にバッファタンクを備え、さらに該バッファタンクと前記カフとの間に逆止弁とオリフィスを並列して設けたことを特徴とする。 - 特許庁

To provide a switching mode power supply for making automatically making the voltages of two buffer capacitors that are connected in series and balanced automatically, without having to connect a voltage balancing resistor, the large size of which causes heat loss, and in parallel with two buffer capacitors that are connected in series.例文帳に追加

寸法が大きく熱損失を生じる電圧平衡抵抗を直列接続された二つのバッファコンデンサに並列に接続すること無く、直列接続された二つのバッファコンデンサの電圧を自動的に平衡させるスイッチングモード電源を提供する。 - 特許庁

To solve the problem of being unable to perform parallel transfer up to transferring one striping unit, due to requiring a large capacity transfer buffer to be transferred in striping order, in a recorder for recording striping.例文帳に追加

ストライピング記録を行う記録装置において、ストライピング順に転送するため大容量の転送バッファを必要とし、また1ストライピング単位を転送するまでは並列転送が行えない。 - 特許庁

In the illumination apparatus, the LEDs 13 are made to emit the light with brightness corresponding to a ratio of "1" to "0" of the bit patterns which are sent out to respective driving parts 12 from an output port 1d in parallel and stored in the buffer 1a2.例文帳に追加

そして、出力ポート１ｄから並列に各駆動部１２に送出され、バッファ１ａ２に格納されたビットパターンの「１」，「０」の比に応じた明るさでＬＥＤ１３は発光する。 - 特許庁

A tri-state input/output buffer having small drive capacity and a test control circuit for controlling the entire test are provided in parallel at an input/output terminal under normal use of an integrated circuit.例文帳に追加

集積回路の通常使用されている入出力端子に、並列にドライブ能力の小さいトライステート入出力バッファーを設け、テスト全体を制御するテスト制御回路を設ける。 - 特許庁

The fuel supply space is formed by connecting in parallel fuel passages 32, and a buffer passage 42 having nearly equal volume to the supply space is provided at the downstream side.例文帳に追加

燃料流路３２を並列に接続して燃料供給空間を形成し、その下流側に燃料供給空間の体積とほぼ等しい体積のバッファ流路４２を設ける。 - 特許庁

Here, the new data themselves need to be written to the data disk, so that new data are saved by the copying function, in a buffer area which is different from an operation area in parallel with the XOR operation.例文帳に追加

なお、データディスクの場合、新データ自体もディスクへ書込む必要があるので、前記ＸＯＲ演算と並行し、演算エリアと別のバッファエリアへ新データをコピー機能で保存しておく。 - 特許庁

A third semiconductor layer 60 which includes an active layer made of AlGaInP or GaInP is formed on the substrate 10 so as to be arranged in parallel with the composition modulation buffer layer 20.例文帳に追加

基板１０上に組成変調バッファ層２０と並置して、ＡｌＧａＩｎＰ又はＧａＩｎＰからなる活性層を含む第３の半導体層６０が形成されている。 - 特許庁

To maintain a frame output rate after image processing at a constant level even when a read start position differs between frames in an image processing system in which write and read to and from a frame buffer are executed in parallel.例文帳に追加

フレームバッファへの書込みと読出しが並列に行われる画像処理装置において、フレーム間で読出開始位置が異なっても、画像処理後のフレームの出力レートを一定に保つ。 - 特許庁

The reception device 100 includes an oversampling buffer 131 which outputs a parallel reception data sequence D2 in which arrangement positions of a reception data unit D_U are changed according to the number of communication channels.例文帳に追加

受信装置１００は、通信チャネル数に応じて受信データ単位Ｄ_Ｕの配置位置が変更された並列受信データ系列Ｄ２を出力するオーバーサンプリングバッファ１３１を備える。 - 特許庁

The first channel of a multi-channel parallel circuit 100, which is a parallel signal receiving circuit of one integrated circuit, is provided with an amplifier 111 for receiving an input signal, a buffer 112 for sending an output signal and an output level fixing circuit 113.例文帳に追加

一つの集積回路の並列信号受信回路である多チャンネル並列回路１００の第１チャンネルでは、入力信号を受ける増幅器１１１、出力信号を送出するバッファー１１２、および出力レベル固定回路１１３を備えている。 - 特許庁

A developing cartridge 40 has: a buffer 411 in the inside of which a toner buffer chamber for storing the toner is formed and part of which includes the long exposure port 411a; and a long developing roller 43 arranged in parallel with the exposure port 411a and with part of which exposed outside the chamber.例文帳に追加

現像カートリッジ４０は、内部にトナーを収容するトナーバッファ室が形成され、一部に長尺の露出口４１１ａを有するバッファ部４１１と、露出口４１１ａに並行かつ一部が室外に露呈して配置された長尺の現像ローラ４３とを備える。 - 特許庁

The conductivity modulation density N is so determined that the cross current Ic is smaller than the operating current Iop/m (m: the number of IGBTs connected in parallel), and n+ buffer layer density nb and n+ buffer layer thickness db are so determined as to obtain the conductivity modulation density N.例文帳に追加

クロス電流Ｉｃが動作電流Ｉｏｐ／ｍ（ｍは並列接続するＩＧＢＴの個数）よりも小さくなるように導電率変調濃度Ｎを決定し、そのような導電率変調濃度Ｎとなるようにｎ＋バッファ層濃度ｎｂ及びｎ＋バッファ層厚ｄｂを決定する。 - 特許庁

Rate conversion processing is performed in parallel with buffering to a VBV (cvideo buffering verifier) buffer 12 before decode processing, video data subjected to rate conversion is transmitted to a sync device 20 by the time when a source device 10 starts decode processing, and the video data are sequentially stored in a VBV buffer 22 of the sync side.例文帳に追加

デコード処理の前にＶＢＶバッファ１２へのバッファリングと平列してレート変換処理を行い、ソース機器１０にてデコード処理が開始されるまでの間に、レート変換後のビデオデータをシンク機器２０に送信し、シンク側のＶＢＶバッファ２２に順次格納していく。 - 特許庁

The modification is performed while decoding information via e.g., software and hardware in the decoding process, double output buffer are activated, a parallel decoding selector and a differential decoding selector are activated, a decompression process is executed and an image is displayed in the corresponding output buffer.例文帳に追加

変更は、デコーディングプロセスで、例えばソフトウェアおよびハードウェアを介して情報をデコードする間に行われ、二重出力バッファがアクティブ化され、平行デコーディングセレクタおよび差デコーディングセレクタがアクティブ化され、圧縮解除プロセスが実行され、イメージが対応する出力バッファで表示される。 - 特許庁

An oscillator includes: an oscillation circuit for generating an oscillation signal; an amplifier circuit for amplifying the generated oscillation signal; and a plurality of CMOS buffer circuits connected in parallel with each other, input terminals of the CMOS buffer circuits are connected together, output terminals of the CMOS buffer circuits are connected together, and each CMOS buffer circuit buffers the amplified oscillation signal.例文帳に追加

発振信号を生成する発振回路と、前記生成された発振信号を増幅する増幅回路と、相互に並列接続された複数のＣＭＯＳバッファ回路であって、当該複数のＣＭＯＳバッファ回路の入力端が一つに接続されており、当該複数のＣＭＯＳバッファ回路の出力端が一つに接続されており、各ＣＭＯＳバッファ回路が前記増幅された発振信号をバッファリングする前記複数のＣＭＯＳバッファ回路と、を含む。 - 特許庁

The random number generating circuit has a parallel circuit which is connected to an input of a selection circuit 101 and has buffer circuits 103_1 to 103_n selected by the selection circuit 101 and an inverter circuit 102 with a control terminal connected to an input of the parallel circuit and an output of the selection circuit 101.例文帳に追加

選択回路１０１の入力に接続され、選択回路１０１により選択されるバッファ回路１０３_１〜１０３_ｎを有する並列回路と、並列回路の入力及び選択回路１０１の出力に接続される制御端子付インバータ回路１０２とを有する。 - 特許庁