「pattern electrode」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

In the manufacturing method of the organic EL element, a masking film layer 4 with a prescribed masking pattern is formed on a transparent substrate 1 with a transparent electrode, followed by successive formation of an organic EL film 22 and the back electrode 23 on the masking film layer 4.例文帳に追加

本有機ＥＬ素子の製造方法は、透明電極２１が形成された透明基板１上に、所定のマスク形状を有するマスキングフィルム層４を形成した後、有機ＥＬ膜２２及び背面電極２３を順次形成する。 - 特許庁

Moreover, there are provided a gate insulating film 130, a gate electrode 140, a side wall insulating film 150, an interlayer insulating film pattern 160, and a metal wiring 170 formed on the exposed gate electrode 140 and the source/drain regions 120a/120b.例文帳に追加

また、ゲート絶縁膜１３０、ゲート電極１４０、側壁絶縁膜１５０、層間絶縁膜パターン１６０、及び露出した前記ゲート電極１４０及び前記ソース／ドレイン電極１２０ａ／１２０ｂ上に形成された金属配線１７０を備える。 - 特許庁

An attenuator 1 comprises, on an insulation substrate 10, sequential layers of a resistance film pattern 50 which includes an attenuate resistance part 51 and resistance parts 52 and 53, an input electrode 20, an output electrode 30, and ground electrodes 40A and 40B.例文帳に追加

減衰器１は、絶縁基板１０上に、減衰抵抗部分５１および抵抗部分５２，５３を含む抵抗膜パターン５０と、入力電極２０、出力電極３０および接地電極４０Ａ，４０Ｂとが順に積層されたものである。 - 特許庁

An electrode of at least one power semiconductor element and an electrode of at least one control IC element for controlling the power semiconductor element are electrically connected to a wiring pattern selectively disposed on a wiring support substrate (step S1).例文帳に追加

配線支持基材に選択的に配置された配線パターンに、少なくとも一つのパワー半導体素子の電極、並びにパワー半導体素子を制御する少なくとも一つの制御用ＩＣ素子の電極を電気的に接続する（ステップＳ１）。 - 特許庁

A correction pattern 10 for a series inductance component is formed in maximum resonance current areas of the basic mode and higher mode on the current paths of the feeding radiation electrode 3 and the parasitic radiation electrode 4.例文帳に追加

給電放射電極３、無給電放射電極４のそれぞれの電流経路上における基本モードと高次モードの各最大共振電流領域Ｗ、Ｘ、Ｙ、Ｚにそれぞれ直列インダクタンス成分の修正用パターン１０を形成する。 - 特許庁

The nozzle includes an integral deflector 910, and further includes a passageway 920 for a charging electrode 922 so that the electrical path is routed away from the powder path, while permitting the electrode tip 922a to be centered in the powder spray pattern from the nozzle.例文帳に追加

ノズルは、一体型の偏向器９１０を含み、帯電電極９２２用の通路９２０をさらに含むため、電極先端９２２ａをノズルから出る粉体スプレーパターンの中心に位置付けながら、粉体路から電気経路が通される。 - 特許庁

Each transparent electrode layer 2 is arranged inside the groove 8, and the organic material layer 3 is formed on the transparent substrate 1 as it is laminated on the transparent electrode layer 2 in the groove 8, in a single pattern as seen from a side where each groove 8 is formed.例文帳に追加

透明電極層２は溝８の内部に配置され、有機材料層３は一部が溝８内の透明電極層２に積層されつつ透明基板１の上に、溝８が形成された面側から見て単一のパターンで形成されている。 - 特許庁

First, a transparent substrate 5 having a transparent electrode layer 6 thereon is prepared, and an insulation layer 10 of a first pattern, in which a light emission area R and a first terminal part 3 are excluded and a second terminal part 4 is included, is formed on the transparent electrode layer 6.例文帳に追加

まず、透明電極層６が形成された透明基板５を準備し、この透明電極層６上に発光領域Ｒと第１端子部３を除き且つ第２端子部４を含む第１のパターンの絶縁層１０を形成する。 - 特許庁

Electrode pads 21-25 at one end of a suspension body 10a are electrically connected to electrode pads 31-35 at the other end thereof, respectively, through writing wiring patterns W1 and W2, reading wiring patterns R1 and R2, and a ground pattern G1.例文帳に追加

サスペンション本体部１０ａの一端部の電極パッド２１〜２５と他端部の電極パッド３１〜３５とは、それぞれ書込用配線パターンＷ１，Ｗ２、読取用配線パターンＲ１，Ｒ２およびグランドパターンＧ１により電気的に接続されている。 - 特許庁

By having a resist pattern over a tapered part further formed on a capacitor body structure and dry etching performed, the terminal portion of the capacitor body structure, constituted by stacking a lower electrode, a dielectric layer and an upper electrode, in this order, is made into a tapered form.例文帳に追加

そしてさらに、キャパシタ構造体の上にテーパ上のレジストパターンを形成してドライエッチングを行うことにより、下部電極、誘電体層及び上部電極を順に積層してなるキャパシタ構造体の端部をテーパ状に形成する。 - 特許庁

The panel device 10 includes a panel portion 31, a shield electrode 38 arranged on one surface 31a side of the panel portion 31, an insulating layer 34 laminated on the shield electrode 38, and a connection pattern 32 laminated on the insulating layer 34.例文帳に追加

パネル装置１０は、パネル部分３１と、パネル部分３１の一方の面３１ａ側に配置されるシールド電極３８と、シールド電極３８に積層される絶縁層３４と、絶縁層３４に積層される接続パターン３２とを備える。 - 特許庁

To prevent the generation of a deterioration of image quality caused by potential variation and the like of a common electrode line and a counter electrode to a hatch pattern wherein bright gradation and dark gradation are repeated with a fixed period when a capacitive coupling driving system is adopted.例文帳に追加

容量結合駆動方式を採用した場合に、一定の周期で明階調と暗階調とが繰り返されるハッチパターンに対して、共通電極線や対向電極の電位変動などに起因する画質劣化が発生することを防止する。 - 特許庁

As shown in the figure, in the transparent conductive film 4, no electrode pattern boundary lines 4 are present at an emission section that is the independent region 3' formed by the resin coating 3 ((A) in Figure), and display quality is blocked by the pattern line, thus displaying a high-quality image.例文帳に追加

透明導電性膜４は樹脂皮膜３によって形成される独立した領域３’である発光部に、電極パターン境界線４が存在せず（図６（Ａ））、そのパターン線によって表示品質が阻害されることがないので、高品位な画像表示ができる。 - 特許庁

To provide a registration method for a wafer electrode and an alignment method for a wafer capable of improving the reliability of wafer processing, such as inspection, and reducing the load of operator, by releasing the operator from each operation for reference pattern selecting and pattern matching.例文帳に追加

検査等のウエハ処理の信頼性を向上させることができると共に、オペレータを基準パターンの選択やパターンマッチングの各作業から解放してオペレータの負荷を軽減することができるウエハ電極の登録方法及びウエハのアライメント方法を提供する。 - 特許庁

A pattern forming device is provided with an intaglio retaining a pattern by a developer, a transferring device transferring patterns 27, 28, 29 developed on the intaglio onto a medium for transfer 31, and a baking furnace 40 for erasing or making high in resistance an electrode layer 32 after the transfer.例文帳に追加

パターン形成装置は、現像剤によるパターンを保持する凹版、凹版に現像されたパターン２７、２８、２９を被転写媒体３１に転写する転写装置、および転写後に電極層３２を消失或いは高抵抗化するための焼成炉４０を有する。 - 特許庁

An SMD semiconductor light-receiving device 10 is equipped with a substantially cubical phototransistor 12 as a semiconductor light-receiving element die-bonded on the wiring pattern on the PCB 11, and the electrode of the phototransistor 12 is wire-bonded to the wiring pattern with a wire 13.例文帳に追加

ＳＭＤ型半導体受光装置１０は、ＰＣＢ１１上の配線パターンに略立方体形状の半導体受光素子であるフォトトランジスタ１２がダイボンディングされ、ワイヤ１３でフォトトランジスタ１２の電極と配線パターンとをワイヤボンディングされている。 - 特許庁

The printed-circuit board comprises at least one signal transmission layer, a wiring pattern for signal transmission formed to at least the one signal transmission layer, and an electrode part of the wiring pattern for signal transmission exposing on an inner circumferential surface of the through-hole.例文帳に追加

当該プリント配線基板は、少なくとも一つの信号伝送層と、当該少なくとも一つの信号伝送層に形成された信号伝送用配線パターンと、当該スルーホールの内周面に露出した当該信号伝送用配線パターンの電極部とを備える。 - 特許庁

Then, a resist pattern RP1 having an opening 28a at the location wherein a gate pad electrode is to be formed is formed on the surface protective film, and an opening 29a is formed in the surface protective film by etching the surface protective film using the resist pattern RP1 as the etching mask.例文帳に追加

それから、ゲートパッド電極形成予定位置に開口部２８ａを有するレジストパターンＲＰ１を表面保護膜上に形成し、レジストパターンＲＰ１をエッチングマスクとして表面保護膜をエッチングすることで表面保護膜に開口部２９ａを形成する。 - 特許庁

In a first etching step of a method for forming metallic pattern, about 1/6 of the top portion of a lower electrode forming film 17A is etched with a mixed gas of chloride supplied at a flow rate of 0.09 slm and Ar supplied at a flow rate of 0.01 slm by using a resist pattern 18 as a mask.例文帳に追加

第１のエッチング工程において、流量０．０９ｓｌｍの塩素と流量０．０１ｓｌｍのＡｒとの混合ガスを用いて、レジストパターン１８をマスクとして下部電極形成膜１７Ａの上部の６分の１程度に対してエッチングを行なう。 - 特許庁

The DRIE is executed from the surface 151b side, a remaining silicon substrate 151c is selectively removed by using the rough comb mask pattern 154 as a mask, and a remaining silicon substrate 153c is selectively removed by using the comb electrode mask pattern 152b as a mask.例文帳に追加

面１５１ｂの側からＤＲＩＥをおこなって、粗櫛歯マスクパターン１５４をマスクにして残存シリコン基板１５１ｃを選択的に除去し、さらに櫛歯電極用マスクパターン１５２ｂをマスクにして残存シリコン基板１５３ｃを選択的に除去する。 - 特許庁

To provide a method for forming an electroless-plated film, which can form a thin film of an electrode pattern on a ceramic green sheet and manufacture layered electronic parts of high quality with high productivity; and to provide a device for forming a catalyst pattern for electroless plating.例文帳に追加

セラミックグリーンシート上に電極パターンを薄く形成することができるとともに、生産性が高く、高品質の積層電子部品を得ることができる無電解めっき膜形成方法、及び、無電解めっきのための触媒パターン形成装置を提供する。 - 特許庁

To eliminate the electrode cut of an edge part and to accurately form the auxiliary conductor of a prescribed pattern with respect to a dielectric filter composed by forming the auxiliary conductor of the prescribed pattern on an open end face and conducting the auxiliary conductor with an outer conductor on the side of a side surface.例文帳に追加

開放端面に所定パターンの補助導体を形成し、該補助導体を側面側の外導体と導通させてなる誘電体フィルタにあって、エッジ部分の電極切れをなくし、所定パターンの補助導体を精度よく形成し得るようにする。 - 特許庁

To provide a thin-film pattern forming method using an adhesive sheet for peeling off a thin film, utilizable in methods of forming metal electrode patterns on a semiconductor substrate, etc., whereby a thin film pattern without contamination of adhesives, etc., can be formed surely.例文帳に追加

半導体基板上に金属電極パターンを形成する方法等に利用できる、薄膜剥離除去用接着シートを用いた薄膜のパターン形成方法であって、接着剤による汚染等のない薄膜パターンを確実に形成しうる方法を提供すること。 - 特許庁

A small square dummy pattern in a lower layer and a small square dummy pattern Ds2 in the higher layer are disposed over a wide region of space between patterns serving as elements in a product region PR and a scribe region SR (active region L1, L2, L3, gate electrode 17 and the like).例文帳に追加

また、製品領域ＰＲおよびスクライブ領域ＳＲの素子として機能するパターン（活性領域Ｌ１，Ｌ２，Ｌ３、ゲート電極１７等）のパターン間スペースが広い領域に下層の小面積ダミーパターンと上層の小面積ダミーパターンＤｓ２を配置する。 - 特許庁

When the underlying pattern 47 is displaced from the through hole 13, an electrode pattern 49 can be formed on a green sheet 34 while correcting the displacement based on the positional relation between the positional reference hole 45 and the print mark 48.例文帳に追加

これにより、スルーホール１３に対して下地パターン４７が位置ずれを起こしている場合に、位置基準穴４５と印刷マーク４８との位置関係に基づいて当該位置ずれを補正しつつ、グリーンシート３４に電極パターン４９を形成することが可能になる。 - 特許庁

The package of the circuit board is formed by arranging an exposed conductive pattern 12 formed by opening an insulating layer of the circuit board 10 in positioning to an electrode terminal 42 of an electronic circuit 40, and by adhering it from the conductive pattern 12 side with a pressure-sensitive adhesive sheet 30.例文帳に追加

本発明の回路基板の実装体は、回路基板１０の絶縁層を開口させ形成した露出させた導電パターン１２を電子回路４０の電極端子４２を位置合わせして配置し、導電パターン１２側から粘着シート３０で接着する。 - 特許庁

The first inspection pattern 210 is set to three connection verification electrodes 211-213 that are arranged at an equal pitch with a group of connection electrode terminals 10 and 20, and the connection verification electrodes 211 and 213 being located at both the left and right ends are connected by a connection wiring pattern 214.例文帳に追加

第１検査パターン２１０は、接続電極端子群１０，２０と等ピッチに配列された３本の接続確認電極２１１〜２１３とし、その左右両端に位置する接続確認電極２１１，２１３間を接続配線パターン２１４で接続する。 - 特許庁

Further, pattern edges 83, 87 of the wiring patterns 81, 85 in the corresponding wide portion are formed in such a shape that, as away from the point G, the pattern edges 83, 87 are separated in a widening direction of the distance with respect to electrode edges 148, 149 of the LED chip 14.例文帳に追加

また、当該広くなっている部分の、配線パターン８１、８５のパターンエッジ８３、８７が、点Ｇから遠ざかるに連れて前記ＬＥＤチップ１４の電極エッジ１４８、１４９に対し、前記間隔が広くなる方向に離間していく形状に形成する。 - 特許庁

An interlayer insulating film 17 is formed on the whole surface of a result object on which the gate pattern is formed, and contact holes exposing a gate electrode 9g of the MOS transistor and a specified region of a resistor pattern 9r are formed by patterning the interlayer insulating film 17.例文帳に追加

ゲートパターンが形成された結果物の全面に層間絶縁膜１７を形成し、層間絶縁膜１７をパタニングしてＭＯＳトランジスタのゲート電極９ｇ及び抵抗体パターン９ｒの所定領域を露出させるコンタクトホールを形成する。 - 特許庁

The electrode structure 10 of the parallel MOSFET circuit can secure the area (the mounting area of parts) for mounting the parts such as the other circuit for the whole area of the printed circuit board 4 and an area (the formation area of a pattern) for forming the pattern, can widen the width of the pattern, and is suitable for high density as a product.例文帳に追加

本発明の並列ＭＯＳＦＥＴ回路の電極構造１０では、プリント基板４の全領域に対して他の回路のような部品を実装するための領域（部品の実装領域）、パターンを形成する領域（パターンの形成領域）が確保できる上にパターンの幅も広くでき、製品としての高密度化に適している。 - 特許庁

When a mesh pattern successively appears in a direction Z by the grid electrode 22, in the mesh pattern partially chipped in a peripheral region 43, the mesh pattern is not formed, when the width a, b of the shape of an opening 41 that is to be uniquely determined becomes smaller than a predetermined size.例文帳に追加

周縁部分４３で一部が欠けた状態で形成されている網目状のパターンにおいて、グリッド電極２２で同一の網目状のパターンをＺ方向に連続的に出現させるのであれば一義的に決まるであろう開口４１の形状の幅ａ，ｂが予め定められた大きさを下回るときは、その網目状のパターンは形成しない。 - 特許庁

A plurality of characteristic correcting patterns 182 projected like stubs or T shapes from the ground pattern 181 connected to the ground conductor layer are formed on the resonant electrode patterns 161a, 161b via the dielectric layer, and the pattern 182 is selectively separated from the ground pattern 181 so that the filter may have the desired characteristics.例文帳に追加

接地導体層と接続される接地パターン１８１からスタブ状あるいはＴ字状に突出させた特性修正パターン１８２を、共振電極パターン１６１a，１６１b上に誘電体層を介して複数設けるものとし、所望のフィルタ特性となるように、特性修正パターン１８２を選択的に接地パターン１８１から切り離す。 - 特許庁

Then, a terminal electrode 26 for signal of the three-terminal laminate capacitor is connected to the conductor pattern 30 for signal, terminal electrodes 22A and 22B for GND are connected to the conductor pattern 32 for GND, and terminal electrodes 22C and 22D for GND are mounted so as to be connected to the conductor pattern 34 for GND.例文帳に追加

そして、３端子型積層コンデンサの信号用端子電極２６が信号用導体パターン３０と接続され、ＧＮＤ用端子電極２２Ａ及び２２ＢがＧＮＤ用導体パターン３２に接続され、ＧＮＤ用端子電極２２Ｃ及び２２ＤがＧＮＤ用導体パターン３４にそれぞれそれ接続されるように実装される。 - 特許庁

A phase shifter 21 is extended in such a manner that a shifter pattern image 121 produced by illuminating the Levenson phase shift mask having the phase shifter 21 formed thereon and a trim pattern image 131 produced by illuminating a trim mask having a trim pattern 31 formed thereon do not overlap with each other at a position extended in a direction distancing from a gate electrode 11a.例文帳に追加

位相シフタ２１が形成されたレベンソン位相シフトマスクが照明されることで生ずるシフタパターン像１２１と、トリムパターン３１が形成されたトリムマスクが照明されることで生ずるトリムパターン像１３１とが、ゲート電極１１ａから離れる方向へ延長する位置にて互いに重ならないように、その位相シフタ２１を延長する。 - 特許庁

The thin-film transistor includes a substrate 10; a semiconductor layer pattern 11 which is formed on the substrate, the semiconductor layer pattern having a channel layer of which no seed exists and no grain boundary exists; a gate insulating film 15 formed on the semiconductor layer pattern; and a gate electrode 16 formed on the gate insulating film.例文帳に追加

薄膜トランジスタは基板１０と、該基板上に形成され、チャンネル層１４にシード（ｓｅｅｄ）及び結晶粒境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）が存在しない半導体層パターン１１と、該半導体層パターン上に形成されたゲート絶縁膜１５及び該ゲート絶縁膜上に形成されたゲート電極１６とを含むことを特徴とする。 - 特許庁

In the liquid crystal display device including a liquid crystal layer showing a blue phase, first and second common electrode layers, which are positioned to face each other, sandwich the liquid crystal layer showing the blue phase therebetween and have opening patterns (slits), and a pixel electrode layer has an opening pattern.例文帳に追加

ブルー相を示す液晶層を含む液晶表示装置において、ブルー相を示す液晶層を対向する開口パターン（スリット）を有する第１の共通電極層及び第２の共通電極層と、開口パターンを有する画素電極層とで挟持する。 - 特許庁

After the electrode 103 and the mark 104 are formed, the solder resist 124 is applied thereon, exposure and development are performed by using a matter formed so as to allow the solder resist 124 to remain at a predetermined width on each upper surface of the electrode 103 and the mark 104 for a master pattern.例文帳に追加

電極１０３やマーク１０４を形成した後、ソルダーレジスト１２４を塗布し、マスクパターンに電極１０３及びマーク１０４の各上面周縁に所定の幅でソルダーレジスト１２４が残存するように形成されたものを用いて露光・現像する。 - 特許庁

The separately formed CuPc organic film 8a is adhered to the substrates 2, 3 and the first substrate 2 is opposed to the second substrate 3 with the pattern of the first electrode 5 perpendicular to that of the second electrode 6 to seal the substrate 2 to the substrate 3 laminated thereto with sealing material 9.例文帳に追加

基板２，３に分離形成されたＣｕＰｃ有機膜８ａを密着させ、第１電極５と第２電極６のパターンが直交するように第１基板２と第２基板３を対面させ、基板２，３間をシール材９により貼り合わせて封着する。 - 特許庁

A predetermined circuit pattern 18, a through hole 24, and electrode pads 22 and 32 are formed on a substrate of each layer, and electrode pads for connection provided at positions opposed to the adjacent substrates 12, 24, and 34 are electrically connected through bonding members.例文帳に追加

各層の基板に所定の回路パターン１８とスルーホール２４、及び電極パッド２２，３２が形成され、それぞれ隣接する各基板１２，２４，３４に対向する位置に設けられた接続用の電極パッ同士が導電性の接合部材を介して電気的に接続される。 - 特許庁

A wiring pattern is formed on a flexible insulation film and it is covered with a second flexible insulation film in a manner that an electrode pad may be exposed, and this step is repeated for required times to form a wiring conductor, and then the coil is connected with the electrode pad of the wiring conductor.例文帳に追加

可撓性絶縁膜上に配線パターンを形成て電極パッドが露出するように第２の可撓性絶縁膜で覆い、この工程を所要回数繰り返して配線導体を製造し、この配線導体の電極パッドにコイルを電気的に接続する。 - 特許庁

The grid electrode 11 can be welded on a welding member 12 made of a welding material formed beforehand and the grid electrode 11 of a mesh shape can be fixed by a welding method without impairing a fixing reliability, a pattern designing flexibility, a performance and a cost.例文帳に追加

グリッド電極１１をあらかじめ形成した溶接材料からなる溶着材１２上に溶接できるので、固定信頼性やパターン設計自由度、性能、コストを損ねることなくメッシュ状のグリッド電極１１を溶接法で固定することができる。 - 特許庁

To prevent a lower electrode layer surface from forming a natural oxide film and to promote growing of hemisphere crystal particles by controlling a silicon dangling bond on the surface of an amorphous silicon layer which was made dry etching by a lower electrode layer pattern to increase immigration of silicon and to grow hemisphere crystal particles.例文帳に追加

半球形結晶粒子を有するキャパシタにおいて、下部電極層の表面に自然酸化膜が形成されないようにするとともに半球形結晶粒子の成長を増進させ得る半導体装置の製造方法を提供する。 - 特許庁

A peripheral sacrifice layer 105 of a contact electrode 106 is removed by dry etching through a first opening part 108 with a second opening part 109 stopped up with resist pattern, thereby forming a space 110 partly on a lower electrode 103.例文帳に追加

レジストパターンにより第２開口部１０９がふさがれた状態とし、第１開口部１０８を介したドライエッチングにより、接点電極１０６周辺の犠牲層１０５を除去し、下部電極１０３上の一部に空間１１０が形成された状態とする。 - 特許庁

In the liquid crystal display device and the method for fabricating the liquid crystal display device, the number of mask further can be reduced by forming an active pattern and a storage electrode with a single mask process and also by patterning a pixel electrode, too simultaneously upon the patterning of a gate line.例文帳に追加

アクティブパターンとストレージ電極を１回のマスク工程で形成することによって、また、ゲート配線のパターニング時に画素電極をも同時にパターニングすることによって、マスク数をさらに減少させた液晶表示装置及びその製造方法を提供する。 - 特許庁

In the liquid crystal display device including a liquid crystal layer exhibiting a blue phase, the liquid crystal layer exhibiting a blue phase is interposed between a pixel electrode layer having an opening pattern (slit) and first and second common electrode layers which face each other and have opening patterns.例文帳に追加

ブルー相を示す液晶層を含む液晶表示装置において、ブルー相を示す液晶層を対向する開口パターン（スリット）を有する第１の共通電極層及び第２の共通電極層と、開口パターンを有する画素電極層とで挟持する。 - 特許庁