「pattern electrode」に関連した英語例文の一覧と使い方(65ページ目) - Weblio英語例文検索

The acoustic surface wave device includes a piezoelectric substrate 1, a first and a second interdigital transducers (IDT) 100, 300 provided on the piezoelectric substrate, wherein the first IDT 100 comprises multiple tracks 10_1 to 10_n with different frequency characteristics and connected in parallel, and the second IDT 300 has a normal electrode pattern.例文帳に追加

圧電基板１と、この上に設けられた第１及び第２のインタディジタルトランスデューサ（ＩＤＴ）１００、３００とを有する弾性表面波デバイスであって、第１のＩＤＴ１００は、周波数特性の異なる並列接続された複数のトラック１０_1〜１０_nを有し、前記第２のＩＤＴ３００は正規型電極パターンを有する構成とした。 - 特許庁

The organic EL display device of active matrix type has a polarizing plate 119 arranged on a display face side with the opposite side of a substrate 101 as the display face and has a flattening layer for reducing an irregularity shape corresponding to a circuit pattern of a thin film transistor, has a pixel electrode 115 and an organic EL element installed on the flattening layer.例文帳に追加

基板１０１の反対側を表示面として、表示面側に偏光板１１９を配置するとともに、薄膜トランジスタの回路パターンに対応した凹凸形状を低減するための平坦化層を有し、平坦化層の表面に画素電極１１５及び有機ＥＬ素子を設けたアクティブマトリクス方式の有機ＥＬ表示装置である。 - 特許庁

Although a proton working as acid generated on the surface of resist in exposure diffuses into an exposure region due to heating, coulomb force toward a substrate side operates since positive charge is charged to an upper-side electrode, thus preventing diffusion due to purge gas flow in the acid on the surface of the resist, and hence obtaining an superb resist pattern.例文帳に追加

露光時にレジストの表面部に発生した酸であるプロトンは、加熱により露光領域中に拡散していくが、レジスト表面部の酸は、上方側の電極に正の電荷が帯電していることから基板側に向かうクーロン力が作用し、このためパージガス流により飛散することが抑えられ、良好なレジストパターンが得られる。 - 特許庁

To form in-hole wiring electrically connected to a body electrode of an electronic component body in a through-hole opened to the outside of a vessel through a conducting path pattern formed in the vessel by melting a sealing metal body positioned in the through-hole from the outside, and to prevent degradation of a yield in sealing the vessel.例文帳に追加

容器の外部に開口する貫通孔に外部から位置させた封止用金属体を溶融させ、容器内に形成された導電路パターンを介して、その貫通孔内に電子部品本体の本体電極に電気的に接続された孔内配線を形成すると共に容器を封止するにあたって、歩留りの低下を抑えること。 - 特許庁

Even when a laser irradiating part is disposed at a near distance of pixel electrodes 90 or a bridge 91 pattern so that the part is difficult to be identified from a rear surface of the substrate, since the markers for displaying the irradiating points are provided, possibility in which the laser is irradiated to a part superposed with the electrode 90 or the bridge 91 is reduced.例文帳に追加

レーザー照射する部分が、画素電極９０や橋９１パターンの近距離に位置していて、レーザー照射部分の薄膜トランジスタ基板の裏面からの見分けが難しい場合でも、照射地点を表示する標識が設けられているため、画素電極９０や橋９１と重なった部分にレーザーが照射されるおそれが小さくなる。 - 特許庁

To provide an organic EL display device in which a second electrode is deposited so that the whole surface of a film pattern using an inorganic material can be covered and as a result a film surface and end portion of the inorganic layer does not react with oxygen and moisture and a display failure does not occur since a dark spot is not created and durability can be improved; and to provide its manufacturing method.例文帳に追加

無機材料を用いた膜のパターン全面を被覆するように第２電極を成膜することにより、無機層の膜表面及び端部が酸素や水分に反応せず、ダークスポットが発生しないため表示不良がなく、耐久性を向上させることができる有機ＥＬ表示装置及びその製造方法を提供すること。 - 特許庁

A lead pattern 23 that is electrically connected to the electrode of the LED chip 10 via the bonding wire 14 and is extended to the edge is formed on the surface of an insulating member 22 for composing the packaging substrate 20, and a junction section 23c having a through hole 23d for joining a lead wire 110 to the extended edge of the lead wire 23 by solder is provided.例文帳に追加

実装基板２０を構成する絶縁部材２２の表面には、ボンディングワイヤ１４を介してＬＥＤチップ１０の電極と電気的に接続されるとともに端部まで延長されたリードパターン２３が形成され、リードパターン２３の延長された端部にリード線１１０を半田接合するためのスルーホール２３ｄを有した接合部２３ｃが設けられる。 - 特許庁

A wiring pattern 5 is structured by a through-hole 3 and a conductor member 4 which are formed in respective ceramic layers 1a to 1d inside and on the surface of a multilayered substrate 2, and a capacitor 6 in which a dielectric layer 6a and a conductor electrode layer 6b are laminated is embedded in a hole 7 formed in the ceramic layer 1a of an upmost layer.例文帳に追加

多層基板２の内部および表面には、各々のセラミック層１ａ〜１ｄに形成されたスルーホール３及び導体部材４によって配線パターン５が構成されており、最上層のセラミック層１ａに形成された穴部７には、誘電体層６ａと導体電極層６ｂとが積層されてなるコンデンサ６が埋設されている。 - 特許庁

To provide an anisotropically electroconductive adhesive film excellent in preservation stability which film, in fine pattern electrical connection, gives excellent electrical connection of small area electrodes, hardly causes dielectric breakdown (short circuit) between fine wirings and can be electrically connected to semiconductor chips having different electrode patterns and give connection with long term reliability.例文帳に追加

微細パターンの電気的接続において、微小面積の電極の電気的接続性に優れると共に、微細な配線間の絶縁破壊（ショート）が起こりにくく、異なる電極パターンの半導体チップに対しても電気的続が可能で、長期信頼性を与える接続が可能な、保存安定性の高い異方導電性接着フィルムの提供すること。 - 特許庁

The piezoelectric oscillator is formed so that the width of a wiring pattern 114 connected with an electrode terminal for external connection via a via hole conductor 119, out of wiring patterns connected with integrated circuit element mounting pads 118 provided on the other main surface of a substrate 111, is wider than the widths of other wiring patterns.例文帳に追加

圧電発振器は、基板部１１１の他方の主面に設けられた集積回路素子搭載パッド１１８に接続されている配線パターンのうち、ビアホール導体１１９を介して外部接続用電極端子と接続されている配線パターン１１４の幅が、他の配線パターンの幅に比べて大きくなるように形成されている。 - 特許庁

In a method for manufacturing the electronic device, the electronic part 13 and the mounting board 11 are arranged so as to make one side 13a of the electronic part 13 confront one side 11a of the mounting board 11, and the connecting electrode 14 of the electronic part 13 is electrically connected and mechanically joined to the conductor pattern 12 of the mounting board 11.例文帳に追加

電子装置の製造方法では、電子部品１３の一方の面１３ａが実装基板１１の一方の面１１ａに対向するように、電子部品１３と実装基板１１とを配置し、電子部品１３の接続電極１４を実装基板１１の導体パターン１２に電気的に接続し且つ機械的に接合する。 - 特許庁

In a process of forming a positive electrode 4, a conductive paste containing first conductive particles 4a not reacting with phosphors constituting a phosphor layer 5 and second conductive particles 4b having hardness of penetrating an oxide layer of wiring 2 by printing pressure is printed on an insulating layer 3 including an opening 3a in a given pattern, and then is baked.例文帳に追加

陽極４を形成する工程において、蛍光体層５を構成する蛍光体と反応しない第１の導電性粒子４ａと、印刷圧力により配線２の酸化被膜を貫く硬度を有する第２の導電性粒子４ｂとを含む導電性ペーストを開口部３ａを含む絶縁層３上に所定パターンで印刷した後、焼成する。 - 特許庁

This electric stimulating apparatus for activating scalp comprises a stimulating apparatus 21 having both of the head part mimetic muscles stimulating output for stimulating the head part mimetic muscles on the basis of a programmed pattern, and the skin activation stimulating output, and an electrode attaching tool for attaching surface stimulating electrodes 4, 5:6, 7 on proper stimulated parts of the head part.例文帳に追加

頭皮賦活用電気刺激装置において、頭部表情筋をプログラムされたパターンで刺激する頭部表情筋刺激出力と皮膚活性化刺激出力の双方の刺激出力を有する刺激装置２１と、頭部の適正刺激部位に表面刺激電極４，５：６，７を配置する頭皮用電極装着具を備える。 - 特許庁

The TFT serving as a switching element for applying voltage to the pixel part is formed as a circuit pattern functioning as a channel by holding a source electrode 7 on an a-Si layer 10 which is a semiconductor active layer, by a drain wiring leader 8b and drain auxiliary wiring 8c and applying voltage usually from the drain wiring leader 8b.例文帳に追加

画素部に電圧を印加するためのスイッチング素子であるＴＦＴにおいて、半導体活性層であるａ−Ｓｉ層１０上に、ソース電極７をドレイン配線引出し線８ｂとドレイン補助配線８ｃで挟み、通常はドレイン配線引出し線８ｂから電圧を印加することでチャネルとして機能させる回路パターンとした。 - 特許庁

This transparent electrode pattern (the transparent electrodes 121a, 121b, the transparent conductive film 124) is formed by scanning laser irradiation to a transparent conductive film remaining in the whole center part (a display area) on the surface of the front glass substrate 11 to remove the transparent conductive material corresponding to strip-like gaps 126, 127.例文帳に追加

このような透明電極パターン（透明電極１２１ａ，１２１ｂ、透明導電膜１２４,）は、前面ガラス基板１１表面の中央部（表示領域）全体に残っている透明導電膜に対して、レーザ照射しながら走査して、帯状間隙１２６〜１２７に相当するところの透明導電性材料を除去することによって形成することができる。 - 特許庁

A ground conductor layer is formed on one surface of a laminate substrate on which a plurality of dielectric layers and conductor layers are laminated, and resonant pattern conductor layers each having resonant electrode patterns 161a, 161b each of which one end is a short circuit end connected to the conductor layer and the other end is an open end are formed via the dielectric layer so as to oppose the conductor layer.例文帳に追加

誘電体層と導体層が複数積層された積層基板の一方の面側に接地導体層を形成し、一端が接地導体層と接続される短絡端で他端が開放端とされた共振電極パターン１６１a，１６１bを有する共振パターン導体層を、誘電体層を介して接地導体層と対向して設ける。 - 特許庁

A liquid crystal blind 17 that a reduced projection exposure apparatus has is driven by a liquid crystal driving method to variably set an irradiation pattern of the irradiation light, and forms an optical opening section capable of controlling transmission and blocking of light by liquid crystal cell by application of a voltage to an electrode corresponding to the liquid crystal cell, so that the shape of an irradiation area can be optionally set.例文帳に追加

この縮小投影露光装置に備えられた液晶ブラインド１７は、液晶駆動方式で駆動されて照射光の照射パターンを可変設定し、各液晶セルに対応した電極への電圧印加で各液晶セル毎に光の透過、遮断を制御できる光学的開口部を成すため、照射領域の形状を任意に設定できる。 - 特許庁

While an electrode 30a of the SAW resonator formed on a substrate is made of Al or an Al alloy, a connection pattern 34 for interconnecting SAW resonators and a bonding pad are made of the Al or Al alloy film 36 vapor-deposited on the substrate and an Au film 37 vapor- deposited on the film 36.例文帳に追加

基板上に形成されたＳＡＷ共振子の電極３０ａがＡｌまたはＡｌ合金で形成されるのに対し、該ＳＡＷ共振子間を接続する接続パターン３４と、ボンディングパッドとは、基板に蒸着されたそのＡｌまたはＡｌ合金の膜３６と、その上に蒸着されたＡｕの膜３７とで構成されている。 - 特許庁

In a manufacturing method for an electronic device, an electronic component 13 and a mounting board 11 are arranged so that the one side 13a of the electronic component 13 may face the one side 11a of the mounting board 11, and the connecting electrode 14 of the electronic component 13 is connected electrically and also mechanically coupled with the conductor pattern 12 of the mounting board 11.例文帳に追加

電子装置の製造方法では、電子部品１３の一方の面１３ａが実装基板１１の一方の面１１ａに対向するように、電子部品１３と実装基板１１とを配置し、電子部品１３の接続電極１４を実装基板１１の導体パターン１２に電気的に接続し且つ機械的に接合する。 - 特許庁

In the piezoelectric device where the semiconductor integrated circuit and the piezoelectric oscillator are incorporated in the package, the feature of the piezoelectric device of a surface mount type is that the piezoelectric oscillator is connected to the package with a conductive adhesive, etc., that the semiconductor integrated circuit is arranged at the upper part of the piezoelectric oscillator and that the semiconductor integrated circuit is connected to the electrode pattern of the package with plural bumps.例文帳に追加

半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、パッケージに圧電振動子が導電性接着剤等で接合されてなり、半導体集積回路は圧電振動子の上方に配置され、更に半導体集積回路はパッケージの電極パターンと複数のバンプにより接合されてなることを特徴とする表面実装タイプの圧電デバイス。 - 特許庁

The multilayer wiring board consists of a resin laminate, made by stacking a plurality of build-up layers, each comprising an insulation layer and a wiring pattern; first and second solder resist layers formed on the top and bottom faces of the resin laminate, respectively; and electrode pads formed on the first and second solder resist layers, respectively; and the first and second solder resist layers contain glass cloth.例文帳に追加

多層配線基板は、各々絶縁層と配線パターンよりなる複数のビルドアップ層を積層した樹脂積層体と、前記樹脂積層体の上面および下面に形成された第１および第２のソルダレジスト層と、前記第１および第２のソルダレジスト層の各々に形成された電極パッドとよりなり、前記第１および第２のソルダレジスト層は、ガラスクロスを含む。 - 特許庁

A structure composed by diffusion-bonding a thin metal sheet 102 having an annular pattern 201 and a bridge part 202 onto a metal fiber sheet 101 composed by forming a metal fiber into a sheet-like shape is employed for this electrode 103 for a fuel cell used for a flat stack type fuel cell having a structure where a basic unit cells are flatly arranged and connected in series to one another.例文帳に追加

基本単位セルが平面的に並べられて直列接続された構造を有する平面スタック型の燃料電池に利用される燃料電池用電極１０３として、金属繊維を板状に成形した金属繊維シート１０１上に環状パターン２０１とブリッジ部２０２を備えた薄板金属１０２を拡散接合させた構造を採用する。 - 特許庁

The method includes steps of forming a silicon nitride film 103 on a p-type silicon substrate 101, forming an aperture of a predetermined pattern on the silicon nitride film 103, forming a gate trench 104 on a semiconductor substrate 101 with a silicon nitride film 108 used as a mask, and thereafter embedding a polysilicon film 106 inside the gate trench 104 and in the aperture thereby self-alignedly forming a gate electrode.例文帳に追加

Ｐ型シリコン基板１０１上にシリコン窒化膜１０３を形成し、シリコン窒化膜１０３に所定のパターンの開口を形成し、シリコン窒化膜１０８をマスクとして用いて半導体基板１０１にゲートトレンチ１０４を形成した後、ゲートトレンチ１０４の内部および開口内にポリシリコン膜１０６を埋め込むことにより、ゲート電極を自己整合的に形成する。 - 特許庁

To provide a film forming method and a film forming device which form a uniform film in a region to which photo lithography process is applied for the purpose of forming a propagation path or an electrode pattern, etc. of resist films, a sensitive film, etc. on a surface of spherical material to be coated in manufacturing process of a spherical surface acoustic wave element.例文帳に追加

球状弾性表面波素子の製造過程において、被塗布物である球状基材の表面にレジスト、感応膜等の被膜を伝搬路又は電極パターンを形成すること等を目的としたフォトリソグラフィープロセスの適用される領域に均一な被膜を形成するための被膜形成方法及び被膜形成装置を提供することを目的とする。 - 特許庁

In this method of manufacturing the non-contact type IC module, a manufacturing method adopted to attain the purpose in connecting an IC electrode to an antenna pattern on a resin film sheet through the adhesive film, is a method of temporarily pressure-bonding the adhesive film in block to a plurality of antenna patterns arranged in a line and then mounting IC chips and carrying out proper pressure-bonding by heating and pressurizing.例文帳に追加

上記目的を達成するために、本発明に係る非接触式ＩＣモジュールの製造方法では、樹脂フィルムシート上のアンテナパターンに、ＩＣチップ電極を接着剤フィルムを介して接続する製造方法に於いて、一列に並んだ複数のアンテナパターンに一括して接着剤フィルムを仮圧着した後、ＩＣチップを搭載し、加熱、加圧の本圧着を行う方法を採用した。 - 特許庁

An LED chip 9 is die-bonded onto a circuit pattern formed on a Si substrate by eutectic junction, wire bonding is performed further for forming a submount substrate 6, the submount substrate 6 is stored into the housing 1 in which a lead frame is insert-molded, and an electrode on the submount substrate 6 is connected to the lead frame of the housing 1 via a Ag paste for electric continuity.例文帳に追加

Ｓｉ基板に形成された回路パターン上にＬＥＤチップ９を共晶接合でダイボンドし、更にワイヤボンドを施してサブマウント基板６が形成され、リードフレームをインサート成形したハウジング１内に前記サブマウント基板６を収容して、サブマウント基板６の電極とハウジング１のリードフレームがＡｇペーストを介して接続されて電気的に導通している。 - 特許庁

A guard pattern 25 to which a specific voltage is applied is arranged between a signal line 5 which is connected to the output electrode part PS of a PMOS transistor 30P and a gate wire 24PG which is arranged in parallel to the signal line 5, connected to a column selection line 24, and connected to the gate PG of the PMOS transistor 30 through contacts PGC1 and PGC2.例文帳に追加

ＰＭＯＳトランジスタ３０Ｐの出力電極部ＰＳと接続する信号線５と、前記信号線５に平行して配置してあり、列選択線２４に接続しており、前記ＰＭＯＳトランジスタ３０の前記ゲートＰＧとコンタクトＰＧＣ１，ＰＧＣ２を介して接続するゲート配線２４ＰＧとの間に、所定の電圧を印加したガードパターン２５を配置した。 - 特許庁

The process for manufacturing a semiconductor device comprises a step for mounting a semiconductor chip 30 having a plurality of electrodes 32 in a semiconductor chip mounting region 31 of a wiring board 10 including a wiring pattern 12 having a plurality of electrical connections 14 and a base substrate 20, and connecting each electrical connection 14 electrically with any one electrode 32 while opposing each other.例文帳に追加

半導体装置の製造方法は、複数の電気的接続部１４を有する配線パターン１２とベース基板２０とを含む配線基板１０の、半導体チップを搭載するための領域３１に、複数の電極３２を有する半導体チップ３０を搭載して、それぞれの電気的接続部１４といずれかの電極３２とを対向させて電気的に接続することを含む。 - 特許庁

To provide an easy method of forming a solder resist pattern by which electrical short circuit caused by solder between connection pads for connecting mutually adjacent semiconductors is prevented, a solder amount for securely fixing electrical connection of an electrode terminal of an electronic component and the connection pad corresponding to it is secured, and a wiring board with dense wiring and excellent electrical connection reliability is manufactured.例文帳に追加

互いに隣接する半導体接続用の接続パッド間の半田による電気的な短絡がなく、電子部品の電極端子とこれに対応する接続パッドとの電気的な接続を確実に固定するための半田量を確保でき、電気的接続信頼性に優れる高密度配線の配線基板を作製するための簡単なソルダーレジストパターンの形成方法を提供。 - 特許庁

The semiconductor package may include: a circuit board 110 with an accommodation space formed in its inside; a semiconductor chip 120 inserted in the accommodation space of the circuit board; and an electrode pattern part 130 formed on one surface of the semiconductor chip in a patterned shape and directly brought into contact with a via part 117 of the circuit board to electrically connect them each other.例文帳に追加

半導体パッケージは、内側に収容空間が形成される回路基板１１０と、上記回路基板の収容空間に挿入される半導体チップ１２０と、上記半導体チップの一面にパターン状で形成され、上記回路基板のビア部１１７と直接接触され互いを電気的に連結するための電極パターン部１３０とを含むことができる。 - 特許庁

A wire 9a is arranged between a pad electrode 7a on a side of a first side 1a among the two pad electrodes 7a, 7b provided at two diagonal corners on a top face of the LED chip 1 and the bonding area of the conductive pattern 13 so as to be inclined by 15-40 degrees away from the first side 1a with respect to an orthogonally spaced direction D with respect to the first side 1a.例文帳に追加

ＬＥＤチップ１の上面の対角の二隅に設けられた二つのパッド電極７ａ，７ｂのうちの第一辺１ａ側のパッド電極７ａと導電パターン１３のボンディング領域との間に、ワイヤ９ａを、該第一辺１ａに対する直角離間方向Ｄに対して第一辺１ａから離れる向きに１５〜４０度傾斜させて架設した。 - 特許庁

An amplifier means 104 and an impedance conversion circuit 105 are formed in the same IC chip, at least a matching circuit 106, a power supply means 107 and a phase shift circuit 108 are configured in a laminated body composed of an electrode pattern and a dielectric layer, and at least the IC chip and a SAW filer are mounted on the laminated body.例文帳に追加

増幅手段１０４およびインピーダンス変換回路１０５を同一のＩＣチップ内に形成するとともに、少なくとも整合回路１０６、電源供給手段１０７および移相回路１０８を電極パターンと誘電体層とからなる積層体内に構成し、前記積層体上に少なくとも前記ＩＣチップおよびＳＡＷフィルタを搭載して構成したものである。 - 特許庁

The semiconductor device comprises a lead frame 2 composed of lead terminals 21 and a die pad 22, a semiconductor chip 3 mounted on the die pad 22 with its circuit forming surface up, electrode pads 4 provided on the circuit forming surface of the semiconductor chip 3, and wires 5 for connecting inner connection regions 12 of a wiring pattern 1b to the lead terminals 21.例文帳に追加

本発明の半導体装置は、リード端子２１とダイパッド２２とからなるリードフレーム２と、該ダイパッド２２上に回路形成面が上側となる向きに搭載される半導体チップ３と、該半導体チップ３の回路形成面に設けられている電極パッド４と配線パターン１ｂの内部接続領域１２およびリード端子２１とを接続するワイヤ５を有している。 - 特許庁

The ladder type piezoelectric filter includes at least three piezoelectric vibrators where the piezoelectric vibrators 19 corresponding to a series element and a parallel element are alternately arranged on a flat substrate, at least part of lower electrodes of the piezoelectric vibrators has a projection 20 and the projection is adhered and fixed to an electrode pattern 18 on a mounting member.例文帳に追加

少なくとも３つの圧電振動子を含む梯子型圧電フィルタであって、その等価回路における直列素子と並列素子に対応する各々の前記圧電振動子１９が平面基板上に交互に配置されており、前記圧電振動子の下面電極の少なくとも一部分が突起２０を有し、前記突起が実装用部材上の電極パターン１８に接着固定されている。 - 特許庁

A capillary passage pattern 20 comprising a stationary reaction area 201 for introducing a liquid specimen and a plurality of openings 202 connected to it is formed on a plate by a resin bonding layer 203; the plate is placed on an intermediate layer having a cutout part corresponding to the stationary reaction area; and a printed circuit board having a detection electrode is disposed facing the stationary reaction area.例文帳に追加

プレート上に樹脂接着層２０３によって液状検体を導入する固定反応区２０１とそれに連通する二つ以上の開口２０２設けた毛細通路パターン２０を形成し、固定反応区に対応する切欠き部を設けた中間層に該プレートを貼付し、検知電極を配置した印刷回路板を該固定反応区に相対して配置する。 - 特許庁

A circuit board 1 with a resistor comprises a closed-loop circuit 3 which is formed on an insulating layer 2 and connected to a resistor 10, scheduled to be trimmed, which is provided between end parts 5 and 6 of an inverted Ωshaped wiring 4, and an intermediate electrode 14 comprising a dummy pattern 16 which is provided in the middle of the resistor 10 and halves the resistor 10.例文帳に追加

絶縁層２の上に形成されると共に、略逆Ω形の配線４の端部５，６間に配置され、且つトリミングされる予定の抵抗体１０を接続した閉ループ回路３と、上記抵抗体１０の中間に設けられ且つ当該抵抗体１０を二分割するダミーパターン１６を有する中間電極１４と、を含む、抵抗付き回路基板１。 - 特許庁

A transparent common electrode 210 is provided on a facing surface of the substrate 200 and a base layer 303, a reflection pattern 312 consisting of silver in the form of simple substance or the silver alloy containing silver and a transparent conductive film 314 laminated thereon and patterned so that its edge part comes in contact with the base film 303 are provided on the facing surface of the substrate 300.例文帳に追加

このうち、基板２００の対向面には、透明なコモン電極２１０が設けられる一方、基板３００の対向面には、下地膜３０３と、銀単体または銀を含む銀合金からなる反射パターン３１２と、これに積層されるとともに、当該エッジ部分が下地膜３０３と接するようにパターニングされた透明導電膜３１４が設けられている。 - 特許庁

To provide a high-reliability semiconductor device which suppresses heat stress applied to the semiconductor device as much as possible and has small energy loss, by reducing the Joule heat generated by a main electrode and a metal pattern as the current path of a semiconductor element during electric drive by replacing those components with components having small high-frequency inductance.例文帳に追加

本発明は、半導体素子の電流路である主電極および金属パターンを、高周波インダクタンスのより小さい構成部品と置換することにより、これらの構成部品から生じる通電駆動時のジュール熱を低減して、半導体装置に加わる熱ストレスを極力抑えた、エネルギーロスの少ない高信頼性の半導体装置を提供することを目的とする。 - 特許庁

In a semiconductor device comprising a carrier having an upper surface for mounting a semiconductor element and a lower surface for arranging a plurality of component electrodes in check pattern at a specified interval, a lead pin inserted into the through hole of a printed wiring board for mounting the semiconductor device is provided at the position of a component electrode formed remotely from the central part of a plurality groups of component electrodes.例文帳に追加

上面に半導体素子を搭載し、下面に部品電極を格子状に所定の間隔で複数個数配置するキャリアを備える半導体装置において、複数個数配置された部品電極群の中心部からの距離が遠い位置に形成する部品電極の位置に半導体装置を搭載するプリント配線板のスルーホールに挿入するリードピンを備える。 - 特許庁

First and second electrode pattern data in facing regions including display units and data of mutually relatively aligned first and second slit patterns are superposed on each other respectively to prepare first and second reticles so that the slit patterns formed at respective substrates are alternately disposed in a slit width direction when completed substrates are disposed opposite to each other and viewed from the normal direction of the substrates.例文帳に追加

表示単位を含む対向領域の第１及び第２電極パタンデータと、相互に相対的に位置合わせされた第１及び第２スリットパタンのデータとをそれぞれ重ね合わせ、完成基板を対向配置し基板の法線方向から見たときに、各基板に形成されたスリットパタンがスリットの幅方向に交互に配置するものとされた第１及び第２レチクルを作製する。 - 特許庁

In this structure electrically connecting the solder ball 2 serving as a connection electrode of the semiconductor IC 1 to a land pattern 4 formed on a inspection circuit base board 3, contacts 5 each formed of a ring-shaped coil spring are arranged in correspondence to the respective solder balls 2, and the solder balls 2 are forcibly pressed to the contacts 5.例文帳に追加

半導体ＩＣ１の接続電極としての半田ボール２を検査回路基板３上に形成されたランドパターン４に電気的に接続する構造であって、検査回路基板３のランドパターン４上には、半田ボール２に個別に対応してコイルばねをリング状に形成してなる接触子５が設けられており、これらの接触子５に対して半田ボール２が圧接されている。 - 特許庁

First microphotoetching (MPE) is carried out for a first metal layer formed on a transparent insulation substrate to form a ridge-shaped block having a gate electrode structure and first and second slanting surface sides, a first insulation layer is formed, and their surfaces are covered; and a pattern of a semiconductor layer is formed on the surface of the first insulation layer to obtain a channel area of a thin film transistor.例文帳に追加

透明絶縁基板に形成した第1金属層に対して第1マイクロフォトエッチング(MPE)を行ない、ゲート電極構造及び第1傾斜面側辺と第2傾斜面側辺を有する尾根状ブロックとを形成し、第1絶縁層を形成してこれらの表面を被覆し、該第1絶縁層の表面に半導体層のパターンを形成して薄膜トランジスタのチャネルエリアとする。 - 特許庁

To provide a method for forming bump electrodes required at the time of mounting a semiconductor chip on a circuit board by facedown mounting, in which the bump electrodes can be formed accurately on an electrode pattern formed on the circuit board without requiring a highly accurate mask or a process hard to implement even in the case of fine pitch.例文帳に追加

フェースダウン実装工法により、半導体チップを回路基板に実装するような場合に必要な突起電極の形成に際して、狭ピッチにおいても高精度のマスクや実現が困難なプロセスを必要とすることなく、突起電極を回路基板上の電極パターン上に精度よく形成することができる半導体実装用基板における突起電極形成方法を提供すること。 - 特許庁

The welding electrode for the battery is for welding a tabular collector with a plurality of slits formed in a radial pattern, and comprises a pair of welding parts 60, 61, capable of simultaneously welding both side edge parts of the two slits located in opposite angle passing the center of the collector and connecting parts 62, 63 for fixing the welding parts to welding heads, respectively.例文帳に追加

放射状に複数個のスリットが形成された平板状の集電体を溶接するための溶接電極であって、集電体の中心を通って対角に位置する２個のスリットの両側縁部を同時に溶接可能な一対の溶接部６０，６１と、この溶接部をそれぞれ溶接ヘッドに固定するための接続部６２，６３とから構成された電池用溶接電極。 - 特許庁

To provide a surface mounting type ceramic substrate which prevents crack at a bonding part between an external connecting electrode and a conductor pattern of a wiring board due to difference of coefficient of thermal expansion of a ceramic substrate main body and the wiring board, and prevents crack at the ceramic substrate main body due to tensile stress generated in the ceramic substrate main body.例文帳に追加

セラミック基板本体と配線基板との熱膨張率差に起因して、外部接続用電極と配線基板の導体パターンとの間に介在する接合部にクラックが発生するのを防止することができ、且つ、セラミック基板本体に生じる引っ張り応力に起因してセラミック基板本体にクラックが発生するのを防止することができる表面実装型セラミック基板を提供する。 - 特許庁