「pattern electrode」に関連した英語例文の一覧と使い方(65ページ目) - Weblio英語例文検索

In a semiconductor substrate having a limited active region where a first portion for forming a gate electrode and a second portion for forming a bit line contact and a third portion for forming a storage node contact of a capacitor are included, a mask pattern which covers a top surface of the semiconductor substrate so that only the first and the second portions are exposed is used.例文帳に追加

ゲート電極を形成するための第１部分と、ビットラインコンタクトを形成するための第２部分と、キャパシタのストレージノードコンタクトを形成するための第３部分とを含む活性領域が限定された半導体基板において、前記第１及び第２部分のみを露出させるように前記半導体基板の上面を覆うマスクパターンを用いる。 - 特許庁

The semiconductor light-emitting device includes slopes crossing each of mutually opposite sides rising from a recess provided in a top surface side of a Si substrate 1 with a crystalline plane (100) and a backside, and an electrode pattern connected to electrodes of the semiconductor light-emitting device mounted in the recess extends to the slopes via the through-holes and the backside.例文帳に追加

半導体発光装置は、結晶面（１００）のＳｉ基板１の表面側に設けられた凹部と裏面から立ち上がって互いに対向する側面の夫々に交差する傾斜面を有し、凹部内に実装された半導体発光素子の電極に接続された電極パターンがスルーホール及び裏面を介して前記傾斜面まで延びている。 - 特許庁

The semiconductor element mounting substrate 1 is constituted by bonding a flexible wiring board 2 where the wiring pattern 2a is formed and a semiconductor element 3 having a projection electrode 3a with an adhesion layer 4 interposed, wherein the flexible wiring board 2 has a bent portion 5 by the semiconductor element 3, and the bent portion 5 houses part of the adhesion layer 4.例文帳に追加

配線パターン２ａが形成された可撓性配線基板２と、突起電極３ａを備える半導体素子３とが接着層４を介して接合された半導体素子実装基板１であって、可撓性配線基板２は、半導体素子３の側方に屈曲部５を有し、当該屈曲部５は接着層４の一部を収容することを特徴とする。 - 特許庁

The sub-mount member 30 is formed of AlN, wherein a reflection film 32 made of an Al film is formed around an electrode pattern 31 as a portion where the LED chip 10 is mounted, and a coating layer 110 for blocking elusion of a metal (Al) from the reflection film 32 to a sealing section 50 is provided on the surface of the reflection film 32 (predetermined portion).例文帳に追加

サブマウント部材３０は、ＡｌＮにより形成されており、ＬＥＤチップ１０の搭載部位である電極パターン３１の周囲にＡｌ膜からなる反射膜３２が形成されており、反射膜３２の表面（所定部位）に当該反射膜３２から封止部５０中への金属（Ａｌ）の溶出を阻止するコーティング層１１０が設けられている。 - 特許庁

The electrode terminal parts 12a, 22a are connected to the connection terminal part 14b through a bonding wire, and further, the IC chip 30 is connected to the outside on the back side of the extending part 11, therefore, an outside connection use pattern 13 is formed so that an external connection terminal part 13b is positioned at a prescribed place on the back of the extending part 11.例文帳に追加

電極端子部１２ａ，２２ａと接続端子部１４ｂとは、ボンディングワイヤ１５を介して接続され、さらにＩＣチップ３０は、延出部１１の裏面側において外部と接続されるために、その延出部１１の裏面側の所定箇所に外部接続端子部１３ｂを位置して外部接続用パターン１３が形成されている。 - 特許庁

This thin electrostatic capacity type touch panel is structured so that a transparent conductive film 12 and a dielectric layer 14 can be laminated on a base film 11, and a conductive film pattern layer 13 being an electrode for detecting the position coordinates of a contact part on the dielectric layer 14 according to the change of an electrostatic capacity is arranged between the transparent conductive film 12 and the dielectric layer 14.例文帳に追加

ベースフィルム１１上に透明導電膜１２と、誘電体層１４とが積層された構造であり、前記透明導電膜１２と誘電体層１４との間に、前記誘電体層１４上の接触部の位置座標を静電容量の変化により検知するための電極となる導電膜パターン層１３を有する。 - 特許庁

A conductive paste 20 is formed so that it protrudes from the surface of the printed board 30 on the conducive land 14 of an electrode pattern 13 formed on the surface of the printed board 30 to be connected with electrodes of the resonators S, P, the conductive land 14 and the electrodes of the resonators S, P are conducted via the conductive paste 20.例文帳に追加

共振子Ｓ，Ｐの電極と接続されるプリント基板３０の表面に形成された電極パターン１３の導電ランド部１４上に、導電ペースト２０を、プリント基板３０表面に食出すようにして形成し、導電ペースト２０を介して導電ランド部１４と共振子Ｓ，Ｐの電極とを導通したものである。 - 特許庁

In the liquid crystal display device 1, a transparent electrode 100 constituting a display liquid crystal cell 30 has a plurality of patterns 102 to form a desired pattern in an outer circumferential section 101 with which a display region as a whole is formed, and at least a portion of liquid crystal molecules of a liquid crystal layer 20 is interposed between transparent electrodes 13a, 13b.例文帳に追加

本発明に関する液晶表示装置１は、表示液晶セル３０を構成する透明電極１００が、表示領域全体を形成する外周部１０１の中に所望パターンを形成するパターン１０２・・を複数有し、透明電極１３ａ、１３ｂは、液晶層２０の液晶分子の少なくとも一部を挟持している。 - 特許庁

Conductor patterns 20a and 20b are laminated in the vertical direction to form a coil-like inner conductor 34, and the inner conductor 34 and outer electrodes 30a and 30b are electrically connected by means of outer electrode connection patterns 24a and 24b, which extends to three-fourths of a circle in a U shape, along the shape of the conductor pattern 20b.例文帳に追加

導体パターン２０ａ，２０ｂを上下方向に積層して該導体パターン２０ａ，２０ｂでコイル状内部導体３４を形成し、このコイル状内部導体３４と外部電極３０ａ，３０ｂとを導体パターン２０ｂの形状に沿ってコ字状に３／４周に亘って延びる外部電極接続パターン２４ａ，２４ｂを介して電気的に接続した。 - 特許庁

A circuit board 20 has a structure where a circuit pattern is formed on one primary surface 21a of a dielectric board 21 possessed of two primary surfaces 21a and 21b, a ground electrode is formed on the other primary surface 21b of the dielectric board 21, and flat conductors 22 are formed extending from the one primary surface 21a to the other primary surface 21b.例文帳に追加

一方主面２１ａと他方主面２１ｂを有する誘電体の基板２１の一方主面２１ａに回路パターン（図示せず）を形成し、他方主面２１ｂに接地電極を２３形成し、基板２１の内部において、基板２１の一方主面２１ａから他方主面２１ｂに渡って面状導体２２を形成して回路基板２０を構成する。 - 特許庁

A transfer layer composed of a release layer 22, a mask metal pattern 24, the alignment layer 26, a buffer layer 28, an electrode 30, a protective layer 32, and a color filter layer 34 is formed on a temporary substrate 20 without limiting manufacturing conditions and thereafter, the transfer layer is transferred/formed via an adhesive layer 36 on the plastic film 10.例文帳に追加

仮基板２０の上に、剥離層２２、マスク金属パターン２４、配向膜２６、バッファ層２８、電極３０、保護層３２及びカラーフィルタ層３４から構成される転写層を製造条件が制限されることなく形成した後に、プラスチックフィルム１０の上に接着層３６を介して転写層を上下反転した状態で転写・形成する。 - 特許庁

To provide a method for manufacturing a gate electrode of a fine structure by effecting etching to two kinds of insulating films in independent steps, respectively, for substantially reducing the thicknesses of the insulating films, and thus shortening etching time and effectively mitigating aspect ratio, thereby optimizing conditions of thickness, exposure and development of a resist film for obtaining a fine and good resist opening pattern.例文帳に追加

２種の絶縁膜に対し独立した工程でエッチングを行い、絶縁膜の厚みを事実上薄くして、エッチング時間の短縮やアスペクト比を実効的に緩和して、微細で良好なレジスト開ロパタンを得るためのレジスト膜厚・露光・現像条件を最適化して、微細構造のゲート電極を製造する方法を提供する。 - 特許庁

This electric stimulating apparatus for activating scalp comprises a stimulating apparatus 21 having both of the head part mimetic muscles stimulating output for stimulating the head part mimetic muscles on the basis of a programmed pattern, and the skin activation stimulating output, and an electrode attaching tool for attaching surface stimulating electrodes 4, 5:6, 7 on proper stimulated parts of the head part.例文帳に追加

頭皮賦活用電気刺激装置において、頭部表情筋をプログラムされたパターンで刺激する頭部表情筋刺激出力と皮膚活性化刺激出力の双方の刺激出力を有する刺激装置２１と、頭部の適正刺激部位に表面刺激電極４，５：６，７を配置する頭皮用電極装着具を備える。 - 特許庁

The TFT serving as a switching element for applying voltage to the pixel part is formed as a circuit pattern functioning as a channel by holding a source electrode 7 on an a-Si layer 10 which is a semiconductor active layer, by a drain wiring leader 8b and drain auxiliary wiring 8c and applying voltage usually from the drain wiring leader 8b.例文帳に追加

画素部に電圧を印加するためのスイッチング素子であるＴＦＴにおいて、半導体活性層であるａ−Ｓｉ層１０上に、ソース電極７をドレイン配線引出し線８ｂとドレイン補助配線８ｃで挟み、通常はドレイン配線引出し線８ｂから電圧を印加することでチャネルとして機能させる回路パターンとした。 - 特許庁

This transparent electrode pattern (the transparent electrodes 121a, 121b, the transparent conductive film 124) is formed by scanning laser irradiation to a transparent conductive film remaining in the whole center part (a display area) on the surface of the front glass substrate 11 to remove the transparent conductive material corresponding to strip-like gaps 126, 127.例文帳に追加

このような透明電極パターン（透明電極１２１ａ，１２１ｂ、透明導電膜１２４,）は、前面ガラス基板１１表面の中央部（表示領域）全体に残っている透明導電膜に対して、レーザ照射しながら走査して、帯状間隙１２６〜１２７に相当するところの透明導電性材料を除去することによって形成することができる。 - 特許庁

A ground conductor layer is formed on one surface of a laminate substrate on which a plurality of dielectric layers and conductor layers are laminated, and resonant pattern conductor layers each having resonant electrode patterns 161a, 161b each of which one end is a short circuit end connected to the conductor layer and the other end is an open end are formed via the dielectric layer so as to oppose the conductor layer.例文帳に追加

誘電体層と導体層が複数積層された積層基板の一方の面側に接地導体層を形成し、一端が接地導体層と接続される短絡端で他端が開放端とされた共振電極パターン１６１a，１６１bを有する共振パターン導体層を、誘電体層を介して接地導体層と対向して設ける。 - 特許庁

A liquid crystal blind 17 that a reduced projection exposure apparatus has is driven by a liquid crystal driving method to variably set an irradiation pattern of the irradiation light, and forms an optical opening section capable of controlling transmission and blocking of light by liquid crystal cell by application of a voltage to an electrode corresponding to the liquid crystal cell, so that the shape of an irradiation area can be optionally set.例文帳に追加

この縮小投影露光装置に備えられた液晶ブラインド１７は、液晶駆動方式で駆動されて照射光の照射パターンを可変設定し、各液晶セルに対応した電極への電圧印加で各液晶セル毎に光の透過、遮断を制御できる光学的開口部を成すため、照射領域の形状を任意に設定できる。 - 特許庁

While an electrode 30a of the SAW resonator formed on a substrate is made of Al or an Al alloy, a connection pattern 34 for interconnecting SAW resonators and a bonding pad are made of the Al or Al alloy film 36 vapor-deposited on the substrate and an Au film 37 vapor- deposited on the film 36.例文帳に追加

基板上に形成されたＳＡＷ共振子の電極３０ａがＡｌまたはＡｌ合金で形成されるのに対し、該ＳＡＷ共振子間を接続する接続パターン３４と、ボンディングパッドとは、基板に蒸着されたそのＡｌまたはＡｌ合金の膜３６と、その上に蒸着されたＡｕの膜３７とで構成されている。 - 特許庁

In a manufacturing method for an electronic device, an electronic component 13 and a mounting board 11 are arranged so that the one side 13a of the electronic component 13 may face the one side 11a of the mounting board 11, and the connecting electrode 14 of the electronic component 13 is connected electrically and also mechanically coupled with the conductor pattern 12 of the mounting board 11.例文帳に追加

電子装置の製造方法では、電子部品１３の一方の面１３ａが実装基板１１の一方の面１１ａに対向するように、電子部品１３と実装基板１１とを配置し、電子部品１３の接続電極１４を実装基板１１の導体パターン１２に電気的に接続し且つ機械的に接合する。 - 特許庁

To provide a high-reliability semiconductor device which suppresses heat stress applied to the semiconductor device as much as possible and has small energy loss, by reducing the Joule heat generated by a main electrode and a metal pattern as the current path of a semiconductor element during electric drive by replacing those components with components having small high-frequency inductance.例文帳に追加

本発明は、半導体素子の電流路である主電極および金属パターンを、高周波インダクタンスのより小さい構成部品と置換することにより、これらの構成部品から生じる通電駆動時のジュール熱を低減して、半導体装置に加わる熱ストレスを極力抑えた、エネルギーロスの少ない高信頼性の半導体装置を提供することを目的とする。 - 特許庁

The process for manufacturing a semiconductor device comprises a step for mounting a semiconductor chip 30 having a plurality of electrodes 32 in a semiconductor chip mounting region 31 of a wiring board 10 including a wiring pattern 12 having a plurality of electrical connections 14 and a base substrate 20, and connecting each electrical connection 14 electrically with any one electrode 32 while opposing each other.例文帳に追加

半導体装置の製造方法は、複数の電気的接続部１４を有する配線パターン１２とベース基板２０とを含む配線基板１０の、半導体チップを搭載するための領域３１に、複数の電極３２を有する半導体チップ３０を搭載して、それぞれの電気的接続部１４といずれかの電極３２とを対向させて電気的に接続することを含む。 - 特許庁

To provide an easy method of forming a solder resist pattern by which electrical short circuit caused by solder between connection pads for connecting mutually adjacent semiconductors is prevented, a solder amount for securely fixing electrical connection of an electrode terminal of an electronic component and the connection pad corresponding to it is secured, and a wiring board with dense wiring and excellent electrical connection reliability is manufactured.例文帳に追加

互いに隣接する半導体接続用の接続パッド間の半田による電気的な短絡がなく、電子部品の電極端子とこれに対応する接続パッドとの電気的な接続を確実に固定するための半田量を確保でき、電気的接続信頼性に優れる高密度配線の配線基板を作製するための簡単なソルダーレジストパターンの形成方法を提供。 - 特許庁

The semiconductor package may include: a circuit board 110 with an accommodation space formed in its inside; a semiconductor chip 120 inserted in the accommodation space of the circuit board; and an electrode pattern part 130 formed on one surface of the semiconductor chip in a patterned shape and directly brought into contact with a via part 117 of the circuit board to electrically connect them each other.例文帳に追加

半導体パッケージは、内側に収容空間が形成される回路基板１１０と、上記回路基板の収容空間に挿入される半導体チップ１２０と、上記半導体チップの一面にパターン状で形成され、上記回路基板のビア部１１７と直接接触され互いを電気的に連結するための電極パターン部１３０とを含むことができる。 - 特許庁

A wire 9a is arranged between a pad electrode 7a on a side of a first side 1a among the two pad electrodes 7a, 7b provided at two diagonal corners on a top face of the LED chip 1 and the bonding area of the conductive pattern 13 so as to be inclined by 15-40 degrees away from the first side 1a with respect to an orthogonally spaced direction D with respect to the first side 1a.例文帳に追加

ＬＥＤチップ１の上面の対角の二隅に設けられた二つのパッド電極７ａ，７ｂのうちの第一辺１ａ側のパッド電極７ａと導電パターン１３のボンディング領域との間に、ワイヤ９ａを、該第一辺１ａに対する直角離間方向Ｄに対して第一辺１ａから離れる向きに１５〜４０度傾斜させて架設した。 - 特許庁

This manufacturing method for a microstructure array includes the processes of: forming an insulating layer 3 on a conductive portion 2 of a substrate 1, forming an opening 4 having a periodic repetitive array pattern on the insulating layer 3, and forming an electrodeposition layer 7 on the opening 4 and the insulating layer 3 through the opening 4 by the electrodeposition of the conductive portion 2 as a negative or positive electrode.例文帳に追加

マイクロ構造体アレイの作製方法は、基板１の導電性部２上に絶縁層３を形成する工程、絶縁層３に周期的な繰り返し配列パターンを有する開口部４を形成する工程、導電性部２を陰極ないし陽極として電着により開口部４を通じて開口部４及び絶縁層３上に電着層７を形成する工程を有する。 - 特許庁

In the semiconductor element mounted substrate 1, a flexible wiring board 2 on which a wiring pattern 2a is formed and a semiconductor element 3 provided with a projected electrode 3a are mutually joined through an adhesive layer 4, wherein the flexible wiring substrate 2 has a bent part 5 on the side of the semiconductor element 3 and the bent part 5 stores a part of the adhesive layer 4.例文帳に追加

配線パターン２ａが形成された可撓性配線基板２と、突起電極３ａを備える半導体素子３とが接着層４を介して接合された半導体素子実装基板１であって、可撓性配線基板２は、半導体素子３の側方に屈曲部５を有し、当該屈曲部５は接着層４の一部を収容することを特徴とする。 - 特許庁

A positive electrode active material is a nickel oxyhydroxide compound including zinc and cobalt, alone or in combination, as eutectic, the surface of particles of which compound is coated with a cobalt high-order oxide, and has a half band width of 0.4 to 0.48 at the diffraction peak near a diffraction angle of 18° in the X-ray diffraction pattern, thereby achieving a battery superior in characteristics.例文帳に追加

この発明は、正極材料として、亜鉛及びコバルト単独もしくはこれらを共晶させたオキシ水酸化ニッケル系化合物であって、この粒子の表面がコバルト高次酸化物で被覆され、ｘ線回折パターンにおいて、回折角１８°付近の回折ピークの半値幅が０．４〜０．４８である正極活物質を用いることによって特性の優れた電池を実現する。 - 特許庁

When joining a bump 11 provided in an electrode of the semiconductor chip 12 to an antenna circuit pattern 14 on the base material 13, a thickness of heat-shrinking adhesive 17 can be thinned because a dummy pad 15 is provided on the base material 13 opposite to a portion having no bump 11 provided in the semiconductor chip 12, so as to hold the parallelism of the semiconductor chip 12.例文帳に追加

半導体チップ１２の電極に設けられているバンプ１１を基材１３上のアンテナ回路パターン１４に接合する際に、半導体チップ１２においてバンプ１１が設けられていない部分に対向する基材１３上にダミーパッド１５を設けたので、熱収縮する接着剤１７の厚さを薄くすることができ、半導体チップ１２の平行度を保持することできることになる。 - 特許庁

In a semiconductor device comprising a carrier having an upper surface for mounting a semiconductor element and a lower surface for arranging a plurality of component electrodes in check pattern at a specified interval, a lead pin inserted into the through hole of a printed wiring board for mounting the semiconductor device is provided at the position of a component electrode formed remotely from the central part of a plurality groups of component electrodes.例文帳に追加

上面に半導体素子を搭載し、下面に部品電極を格子状に所定の間隔で複数個数配置するキャリアを備える半導体装置において、複数個数配置された部品電極群の中心部からの距離が遠い位置に形成する部品電極の位置に半導体装置を搭載するプリント配線板のスルーホールに挿入するリードピンを備える。 - 特許庁

First and second electrode pattern data in facing regions including display units and data of mutually relatively aligned first and second slit patterns are superposed on each other respectively to prepare first and second reticles so that the slit patterns formed at respective substrates are alternately disposed in a slit width direction when completed substrates are disposed opposite to each other and viewed from the normal direction of the substrates.例文帳に追加

表示単位を含む対向領域の第１及び第２電極パタンデータと、相互に相対的に位置合わせされた第１及び第２スリットパタンのデータとをそれぞれ重ね合わせ、完成基板を対向配置し基板の法線方向から見たときに、各基板に形成されたスリットパタンがスリットの幅方向に交互に配置するものとされた第１及び第２レチクルを作製する。 - 特許庁

To provide a film forming method and a film forming device which form a uniform film in a region to which photo lithography process is applied for the purpose of forming a propagation path or an electrode pattern, etc. of resist films, a sensitive film, etc. on a surface of spherical material to be coated in manufacturing process of a spherical surface acoustic wave element.例文帳に追加

球状弾性表面波素子の製造過程において、被塗布物である球状基材の表面にレジスト、感応膜等の被膜を伝搬路又は電極パターンを形成すること等を目的としたフォトリソグラフィープロセスの適用される領域に均一な被膜を形成するための被膜形成方法及び被膜形成装置を提供することを目的とする。 - 特許庁

The method includes steps of forming a silicon nitride film 103 on a p-type silicon substrate 101, forming an aperture of a predetermined pattern on the silicon nitride film 103, forming a gate trench 104 on a semiconductor substrate 101 with a silicon nitride film 108 used as a mask, and thereafter embedding a polysilicon film 106 inside the gate trench 104 and in the aperture thereby self-alignedly forming a gate electrode.例文帳に追加

Ｐ型シリコン基板１０１上にシリコン窒化膜１０３を形成し、シリコン窒化膜１０３に所定のパターンの開口を形成し、シリコン窒化膜１０８をマスクとして用いて半導体基板１０１にゲートトレンチ１０４を形成した後、ゲートトレンチ１０４の内部および開口内にポリシリコン膜１０６を埋め込むことにより、ゲート電極を自己整合的に形成する。 - 特許庁

To provide a method for forming bump electrodes required at the time of mounting a semiconductor chip on a circuit board by facedown mounting, in which the bump electrodes can be formed accurately on an electrode pattern formed on the circuit board without requiring a highly accurate mask or a process hard to implement even in the case of fine pitch.例文帳に追加

フェースダウン実装工法により、半導体チップを回路基板に実装するような場合に必要な突起電極の形成に際して、狭ピッチにおいても高精度のマスクや実現が困難なプロセスを必要とすることなく、突起電極を回路基板上の電極パターン上に精度よく形成することができる半導体実装用基板における突起電極形成方法を提供すること。 - 特許庁

In this structure electrically connecting the solder ball 2 serving as a connection electrode of the semiconductor IC 1 to a land pattern 4 formed on a inspection circuit base board 3, contacts 5 each formed of a ring-shaped coil spring are arranged in correspondence to the respective solder balls 2, and the solder balls 2 are forcibly pressed to the contacts 5.例文帳に追加

半導体ＩＣ１の接続電極としての半田ボール２を検査回路基板３上に形成されたランドパターン４に電気的に接続する構造であって、検査回路基板３のランドパターン４上には、半田ボール２に個別に対応してコイルばねをリング状に形成してなる接触子５が設けられており、これらの接触子５に対して半田ボール２が圧接されている。 - 特許庁

The welding electrode for the battery is for welding a tabular collector with a plurality of slits formed in a radial pattern, and comprises a pair of welding parts 60, 61, capable of simultaneously welding both side edge parts of the two slits located in opposite angle passing the center of the collector and connecting parts 62, 63 for fixing the welding parts to welding heads, respectively.例文帳に追加

放射状に複数個のスリットが形成された平板状の集電体を溶接するための溶接電極であって、集電体の中心を通って対角に位置する２個のスリットの両側縁部を同時に溶接可能な一対の溶接部６０，６１と、この溶接部をそれぞれ溶接ヘッドに固定するための接続部６２，６３とから構成された電池用溶接電極。 - 特許庁

To provide a surface mounting type ceramic substrate which prevents crack at a bonding part between an external connecting electrode and a conductor pattern of a wiring board due to difference of coefficient of thermal expansion of a ceramic substrate main body and the wiring board, and prevents crack at the ceramic substrate main body due to tensile stress generated in the ceramic substrate main body.例文帳に追加

セラミック基板本体と配線基板との熱膨張率差に起因して、外部接続用電極と配線基板の導体パターンとの間に介在する接合部にクラックが発生するのを防止することができ、且つ、セラミック基板本体に生じる引っ張り応力に起因してセラミック基板本体にクラックが発生するのを防止することができる表面実装型セラミック基板を提供する。 - 特許庁

On a semiconductor substrate 1, a first wiring 48 and a first alignment wiring 49 embedded in a first low dielectric constant film 47 are formed, and a substrate 30, where a conductor protruding pattern comprising an alignment electrode 45 and a wiring original mold 46 is formed, faces a substrate where a polymer film 50, on which a low dielectric constant film resin is formed, is formed, for rough alignment.例文帳に追加

半導体基板１上に第１の低誘電率膜４７に埋め込まれた第１の配線４８および第１の目合わせ配線４９を形成し、その上に低誘電率膜樹脂を形成するプレポリマー膜５０を形成した基板に、目合わせ電極４５と配線元型４６からなる導電体凸パタンの形成された基板３０を対向し、粗目合わせを行なう。 - 特許庁

First microphotoetching (MPE) is carried out for a first metal layer formed on a transparent insulation substrate to form a ridge-shaped block having a gate electrode structure and first and second slanting surface sides, a first insulation layer is formed, and their surfaces are covered; and a pattern of a semiconductor layer is formed on the surface of the first insulation layer to obtain a channel area of a thin film transistor.例文帳に追加

透明絶縁基板に形成した第1金属層に対して第1マイクロフォトエッチング(MPE)を行ない、ゲート電極構造及び第1傾斜面側辺と第2傾斜面側辺を有する尾根状ブロックとを形成し、第1絶縁層を形成してこれらの表面を被覆し、該第1絶縁層の表面に半導体層のパターンを形成して薄膜トランジスタのチャネルエリアとする。 - 特許庁

A capillary passage pattern 20 comprising a stationary reaction area 201 for introducing a liquid specimen and a plurality of openings 202 connected to it is formed on a plate by a resin bonding layer 203; the plate is placed on an intermediate layer having a cutout part corresponding to the stationary reaction area; and a printed circuit board having a detection electrode is disposed facing the stationary reaction area.例文帳に追加

プレート上に樹脂接着層２０３によって液状検体を導入する固定反応区２０１とそれに連通する二つ以上の開口２０２設けた毛細通路パターン２０を形成し、固定反応区に対応する切欠き部を設けた中間層に該プレートを貼付し、検知電極を配置した印刷回路板を該固定反応区に相対して配置する。 - 特許庁

In this method of manufacturing the non-contact type IC module, a manufacturing method adopted to attain the purpose in connecting an IC electrode to an antenna pattern on a resin film sheet through the adhesive film, is a method of temporarily pressure-bonding the adhesive film in block to a plurality of antenna patterns arranged in a line and then mounting IC chips and carrying out proper pressure-bonding by heating and pressurizing.例文帳に追加

上記目的を達成するために、本発明に係る非接触式ＩＣモジュールの製造方法では、樹脂フィルムシート上のアンテナパターンに、ＩＣチップ電極を接着剤フィルムを介して接続する製造方法に於いて、一列に並んだ複数のアンテナパターンに一括して接着剤フィルムを仮圧着した後、ＩＣチップを搭載し、加熱、加圧の本圧着を行う方法を採用した。 - 特許庁

In the piezoelectric device where the semiconductor integrated circuit and the piezoelectric oscillator are incorporated in the package, the feature of the piezoelectric device of a surface mount type is that the piezoelectric oscillator is connected to the package with a conductive adhesive, etc., that the semiconductor integrated circuit is arranged at the upper part of the piezoelectric oscillator and that the semiconductor integrated circuit is connected to the electrode pattern of the package with plural bumps.例文帳に追加

半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイスにおいて、パッケージに圧電振動子が導電性接着剤等で接合されてなり、半導体集積回路は圧電振動子の上方に配置され、更に半導体集積回路はパッケージの電極パターンと複数のバンプにより接合されてなることを特徴とする表面実装タイプの圧電デバイス。 - 特許庁

The multilayer wiring board consists of a resin laminate, made by stacking a plurality of build-up layers, each comprising an insulation layer and a wiring pattern; first and second solder resist layers formed on the top and bottom faces of the resin laminate, respectively; and electrode pads formed on the first and second solder resist layers, respectively; and the first and second solder resist layers contain glass cloth.例文帳に追加

多層配線基板は、各々絶縁層と配線パターンよりなる複数のビルドアップ層を積層した樹脂積層体と、前記樹脂積層体の上面および下面に形成された第１および第２のソルダレジスト層と、前記第１および第２のソルダレジスト層の各々に形成された電極パッドとよりなり、前記第１および第２のソルダレジスト層は、ガラスクロスを含む。 - 特許庁

A structure composed by diffusion-bonding a thin metal sheet 102 having an annular pattern 201 and a bridge part 202 onto a metal fiber sheet 101 composed by forming a metal fiber into a sheet-like shape is employed for this electrode 103 for a fuel cell used for a flat stack type fuel cell having a structure where a basic unit cells are flatly arranged and connected in series to one another.例文帳に追加

基本単位セルが平面的に並べられて直列接続された構造を有する平面スタック型の燃料電池に利用される燃料電池用電極１０３として、金属繊維を板状に成形した金属繊維シート１０１上に環状パターン２０１とブリッジ部２０２を備えた薄板金属１０２を拡散接合させた構造を採用する。 - 特許庁

An LED chip 9 is die-bonded onto a circuit pattern formed on a Si substrate by eutectic junction, wire bonding is performed further for forming a submount substrate 6, the submount substrate 6 is stored into the housing 1 in which a lead frame is insert-molded, and an electrode on the submount substrate 6 is connected to the lead frame of the housing 1 via a Ag paste for electric continuity.例文帳に追加

Ｓｉ基板に形成された回路パターン上にＬＥＤチップ９を共晶接合でダイボンドし、更にワイヤボンドを施してサブマウント基板６が形成され、リードフレームをインサート成形したハウジング１内に前記サブマウント基板６を収容して、サブマウント基板６の電極とハウジング１のリードフレームがＡｇペーストを介して接続されて電気的に導通している。 - 特許庁

A guard pattern 25 to which a specific voltage is applied is arranged between a signal line 5 which is connected to the output electrode part PS of a PMOS transistor 30P and a gate wire 24PG which is arranged in parallel to the signal line 5, connected to a column selection line 24, and connected to the gate PG of the PMOS transistor 30 through contacts PGC1 and PGC2.例文帳に追加

ＰＭＯＳトランジスタ３０Ｐの出力電極部ＰＳと接続する信号線５と、前記信号線５に平行して配置してあり、列選択線２４に接続しており、前記ＰＭＯＳトランジスタ３０の前記ゲートＰＧとコンタクトＰＧＣ１，ＰＧＣ２を介して接続するゲート配線２４ＰＧとの間に、所定の電圧を印加したガードパターン２５を配置した。 - 特許庁