「random memory」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

The circuit 13 issues an REF command to an SDRAM (Synchronous Dynamic Random Access Memory) 30 when an REF flag register 14 is "ON" and a microcomputer 20 accesses (reads out or writes) another device 40.例文帳に追加

そして、コマンド生成回路１３は、ＲＥＦフラグレジスタ１４が「ＯＮ」であって、マイコン２０が他のデバイス４０にアクセス（読み出し又は書き込み）しているときに、ＲＥＦコマンドをＳＤＲＡＭ３０に発行している。 - 特許庁

When the RAM 33 is initialized, a starting time of a random number counter for determining the jackpot is varied from a game machine unique ID stored in a unique ID memory circuit 35.例文帳に追加

また、ＲＡＭ３３を初期化した場合には、大当り判定用乱数カウンタのカウント開始時期を、固有ＩＤ記憶回路３５に記憶されている遊技機毎に固有な固有ＩＤに基づいて変更する。 - 特許庁

Characteristics of both a memory cell 200 and a peripheral circuit 201 are deteriorated due to random variation, thereby causing a macro-level characteristics deterioration when components having nearly the worst characteristics are combined.例文帳に追加

メモリセル２００と周辺回路２０１との両方がランダムばらつきによって特性が悪化し、ワースト特性に近い構成要素同士の組み合わせの際に、マクロレベルでの特性不良が発生する。 - 特許庁

To provide a method and a structure for a non-volatile magnetic random access memory (MRAM) device having a stationary magnetic electrode, an oxide layer adjacent to the stationary magnetic electrode, and a free magnetic electrode.例文帳に追加

固定磁気電極、固定磁気電極に隣接した酸化物層、および自由磁気電極を有する不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスのための方法および構造が提供される。 - 特許庁

Wait processing is performed after start-up (S102) to wait until the value of a random number generating circuit coincides with an identification number unique to a Pachinko machine and stored in a unique code memory, during the wait processing.例文帳に追加

立ち上げ開始後にウェイト処理（Ｓ１０２）を行い、そのウェイト処理の中で乱数生成回路の値が固有コードメモリに記憶されたパチンコ機固有の識別番号に一致するまで待機させる。 - 特許庁

In this data display system, content data are acquired from a file server 3 for storing the content data produced in a usual task by a user, and the content data are stored in an FeRAM (Ferroelectric Random Access Memory) 7 of the data display device 3.例文帳に追加

ユーザが普段の業務で作成したコンテンツデータを格納しているファイルサーバ３からコンテンツデータを取得し、そのコンテンツデータをデータ表示装置３のＦｅＲＡＭ７に格納するようにした。 - 特許庁

The random number data (a') is delivered via a transmission path 40 as a delivered information (d), and the distributed key data (b') is stored in a memory card 30 and delivered to a delivery apparatus 20 for reception by hand.例文帳に追加

乱数データａ’は配送情報ｄとされて伝送路４０を介して配送され、分散鍵データｂ’は、メモリカード３０に記憶されて手渡しで受信用配送装置２０へ配付される。 - 特許庁

A display lottery means 28 extracts, as a lottery result, display/non-display corresponding to random number values from a display presence or absence knowledge 33 and stores the lottery result in a memory like a RAM after referring to the display presence or absence knowledge 33 for random number values acquired with input timing of a big win end.例文帳に追加

表示抽選手段２８は上記大当たり終了の入力タイミングで取得した乱数値を表示有無知識３３に照合して、表示有無知識３３から乱数値に対応する表示・非表示（「表示するか」、「表示しないか」）を抽選結果として抽出し、その抽選結果をＲＡＭのようなメモリに記憶する。 - 特許庁

The game machine includes a prediction announcing means (a game controller 30) for performing the prediction announcement, showing an effect that the random number value to be determined as the specified value is stored in a start storage means (the game controller 30), during the execution of the variable display game corresponding to the start memory which is stored before the effect in the case where the random number value is stored.例文帳に追加

始動記憶手段（遊技制御装置３０）に特定値と判定される乱数値が記憶されている場合に、その旨を、それよりも以前に記憶されている始動記憶に対応する変動表示ゲームが実行されている間に、予告報知する予告報知手段（遊技制御装置３０）を備える。 - 特許庁

As for each defective memory cell (unit bit defect) by a so-called random defect without providing any redundant cell array, data to be stored in the defective memory cell is held by a latch circuit 22 disposed between column data 12 and an I/O buffer 21, and the held data is output in place of the data of the defective memory cell.例文帳に追加

冗長セルアレイを持たず、所謂ランダム欠陥による各個の欠陥メモリセル（単ビット欠陥）に関して、この欠陥メモリセルに格納されようとするデータを、列データ１２と入出力バッファ２１との間に設けられたラッチ回路２２によってデータを保持し、また、該保持されたデータを欠陥メモリセルのデータに替えて出力するようにした。 - 特許庁

Each branch has a space stage that selects and packs at least a subset of data to be exchanged from an input data flow and a 2nd time stage including a random access memory device relating to a write memory and read memory that store sub sets of exchanged data and driven by a microprocessor and a main counter.例文帳に追加

このブランチの各々は少なくとも、交換されるデータのサブセットを入力データフローから選択しパックすることができる空間ステージと、交換されるデータのサブセットを格納することができかつマイクロプロセッサと主カウンタによって駆動される書込みメモリと読取りメモリに関連するランダムアクセスメモリ装置を含む第２の時間ステージとを含む。 - 特許庁

A voltage regulator for the dynamic random access memory is provided with a voltage reference circuit for generating a reference voltage, and a plurality of power amplifiers having gains larger than 1 for amplifying supply voltages to supply power to the dynamic random access memory and responding to the reference voltage, and a control circuit for generating a control signal to control the plurality of power amplifiers.例文帳に追加

本発明のダイナミックランダムアクセスメモリ用の電圧レギュレータは、基準電圧を生成する電圧基準回路と、ダイナミックランダムアクセスメモリに電力を供給するために、供給電圧を増幅する複数の電力増幅器であって、基準電圧に応答し、１よりも大きなゲインを有する複数の電力増幅器と、複数の電力増幅器を制御する制御信号を生成する制御回路と、を有している。 - 特許庁

The semiconductor memory device is equipped with: a SRAM (Static Random Access Memory) cell 10 provided with first and second driving transistors N3, N4 which constitute a pair of inverters; and a circuit 11 for applying a voltage lower or higher than a grounding voltage to one end of current routes of the first and second driving transistors.例文帳に追加

半導体記憶装置は、一対のインバータを構成する第１、第２駆動トランジスタＮ３、Ｎ４を備えたＳＲＡＭセル１０と、前記第１、第２駆動トランジスタの電流経路の一端に接地電圧よりも低いかまたは高い値の電圧を印加する回路１１とを具備する。 - 特許庁

The method adopts predictive bank switching to hide random access latencies, adopts packet length dependent variable memory write burst lengths to minimize bank switching, and further performs memory read and write operations during corresponding read and write windows.例文帳に追加

本方法は、ランダム・アクセスの待ち時間を隠すために予測的バンク切り替えを採用し、バンク切り替えを最小化するためにパケット長に依存した可変メモリ書き込みバースト長を採用し、更に、メモリ読み出し及び書き込みを対応する読み出し及び書き込みウインドウで行うようにしている。 - 特許庁

A sub CPU 82 displays a guide menu screen on the screen of a liquid crystal display 22, and displays the game records stored in a memory region for game record data of a RAM 84 or a random access memory on the screen of the liquid crystal display 22 if there is a request to display the game records.例文帳に追加

サブＣＰＵ８２は、液晶表示装置２２の画面にガイドメニュー画面を表示しており、遊技履歴表示要求があると、その時ＲＡＭ８４の遊技履歴データ記憶領域に記憶されている遊技履歴を液晶表示装置２２の画面に表示する。 - 特許庁

The image processing apparatus includes an image reading part 201, an electronic sorter part 203, a printer part 204, and a CPU circuit part 205, and the CPU circuit part 205 is composed of a central processing unit (CPU) 206, a read only memory (ROM) 207, a random access memory (RAM) 208 and the like.例文帳に追加

画像処理装置は、画像読取部２０１と、電子ソータ部２０３と、プリンタ部２０４と、ＣＰＵ回路部２０５とを備え、ＣＰＵ回路部２０５は、中央演算処理装置（ＣＰＵ）２０６、読み出し専用メモリ（ＲＯＭ）２０７及び読み出し書き込みメモリ（ＲＡＭ）２０８等により構成される。 - 特許庁

The memory controller 110 comprises a counter 120 counting the prescribed period after detection of an idle state, and self-refresh shift instructing circuits 130, 140 preforming processing required for instructing shifting to a self-refresh state for the dynamic random access memory after the counter 120 counts the period.例文帳に追加

前記メモリコントローラ１１０は、アイドル状態を検出したあと、所定期間をカウントするカウンタ１２０と、前記カウンタ１２０が前記期間をカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路１３０，１４０と含む。 - 特許庁

A magnetic random access memory includes a plurality of hard masks 410; a plurality of magnetic memory elements 100 formed each by using a corresponding hard mask in the plurality of hard masks; and at least one of conductor 430a or 430b formed near the hard mask 410.例文帳に追加

複数のハードマスク（４１０）と、前記複数のハードマスクのうちの対応する１つを使用してそれぞれ形成された複数の磁気メモリ素子（１００）と、前記ハードマスク（４１０）の近くに形成された少なくとも１つの導体（４３０ａ及び４３０ｂ）とを含む、磁気ランダムアクセスメモリ。 - 特許庁

When one macro block consists of 16×16 pixels (bytes) and macro blocks are stored in a frame memory consisting of a DRAM(dynamic random access memory) or the like, addresses are successively assigned in the ascending order, for example, addresses 0000 to 0255 are assigned to a first macro block and addresses 0256 to 0512 are assigned to a second macro block.例文帳に追加

１マクロブロックが１６×１６ピクセル（byte）で構成され、そのマクロブロックをDRAMなどから構成されるフレームメモリに記憶させる際、第１マクロブロックは、アドレス００００乃至０２５５に、第２マクロブロックは、アドレス０２５６乃至０５１２といったふうに、順次、昇順にアドレスが割り振られ、記憶されていく。 - 特許庁

The system and method of black line insertion for overly tall imagers having random row access includes the step of periodically writing in a predetermined number of input video lines into a memory and the step of speeding up the reading of the predetermined number of input video lines out from the memory to provide a time enhancement.例文帳に追加

ランダム行アクセス式の縦が長すぎるイメージャのための黒ライン挿入のためのシステム及び方法は、所定数の入力ビデオラインをメモリへ定期的に書き込む段階と、時間エンハンスメントを与えるためにメモリからの所定数の入力ビデオラインの読み出しを加速する段階とを含む。 - 特許庁

In the buffer cache management method for managing data transfer between a non-volatile memory 1 and a buffer cache 8 prepared in a random access memory 2 by an operating system, flashing operation for reflecting update contents on a secondary recording medium in the cache 8 is executed in each user's writing operation.例文帳に追加

不揮発性メモリ１とランダムアクセスメモリ２上に用意されたバッファキャッシュ８との間のデータ転送をオペレーティングシステムで管理するバッファキャッシュ管理方法において、バッファキャッシュ８の二次記録媒体への更新内容を反映するフラッシュ動作をユーザの書き込み動作ごとに行う。 - 特許庁

To reduce a fault rate by leveling frequently accessing regions over an entire region by using a simple means even when carrying out random access is made in a magnetic recording device, such as, HDD and a semiconductor recording device, such as flash memory.例文帳に追加

HDDなど磁気記録装置やフラッシュメモリなど半導体記録装置において、ランダムアクセスを頻繁に行う場合でも、簡易な手段で頻繁にアクセスする領域を全領域内で平準化し、故障率を下げる。 - 特許庁

An antialias circuit 250 is provided with bit counters 251 of 16 above the number obtained, by dividing the number of bits that is a writing unit of data in a VRAM (video random access memory) by the number of bits per pixel in output image data.例文帳に追加

アンチエイリアス回路２５０には、ＶＲＡＭにおけるデータの書き込み単位となるビット数を、出力画像データにおける１画素あたりのビット数で除した数以上の１６個のビットカウンタ２５１が設けられている。 - 特許庁

Further, the magnetic random access memory includes a second selection transistor including the first diffusion region and a third diffusion region which are formed in the active region 12, and first wiring electrically connected to the first pinned layer.例文帳に追加

さらに、アクティブ領域１２に形成された前記第１の拡散領域及び第３の拡散領域を有する第２の選択トランジスタと、固定層に電気的に接続された第１の配線とを備える。 - 特許庁

To reduce power request at a data route by using a multiplayer metal layer for reducing a capacity on a data bus in an architecture for an embedded dynamic random access memory(DRAM) of an integrated circuit, having a large aspect ratio.例文帳に追加

アスペクト比が大きい、集積回路の埋込型ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のためのアーキテクチャが、データバス上の容量を減じる多層の金属層を用いることにより、データ経路での電力要求を減じる。 - 特許庁

By using a data input path independent of a clock in an integrated circuit device incorporating a random access memory array, data written in the array is rippled through to all banks all the way up to a local write circuitry.例文帳に追加

ランダムアクセスメモリアレイを内蔵する集積回路装置にクロックと独立のデータ入力経路を用いることで、アレイに書込まれたデータをすべてのバンクを通ってローカル書込回路にまでリップルさせることが可能となる。 - 特許庁

This magnetic random access memory system is provided with tunnel magnetic resistance elements 10, word lines WL1 to WLn, bit lines BL1 to BLm, a writing driver and a writing circuit 52 that can simultaneously select all writing drivers.例文帳に追加

磁気ランダムアクセスメモリシステムは、トンネル磁気抵抗素子１０、ワード線ＷＬ１〜ＷＬｎ、ビット線ＢＬ１〜ＢＬｍ、書き込みドライバ、及び全ての書き込みドライバを同時に選択状態にできる書き込み回路５２を備えている。 - 特許庁

Shiftable memory areas 101, 102, and 103 are provided and connected to a pseudo-random number generator 107 and a signature analyzer 108 to perform loading and unloading operations instead of scan chains 104, 105, and 106.例文帳に追加

シフト可能なメモリ領域１０１，１０２，１０３を設け、このメモリ領域を疑似乱数発生器１０７、シグネチャ解析器１０８に接続し、スキャンチェイン１０４，１０５，１０６に代ってロード・アンロード動作を実行させる。 - 特許庁

Each IC card 3A-3C reads the contents of the designated digit of the serial number peculiar to the card of a memory, and compares the contents with the random number from the reader/writer, and only when they match, the serial number is returned to the read/writer side.例文帳に追加

各ＩＣカードはメモリ３３のカード固有のシリアル番号の指定桁の内容を読み出してリーダライタからの上記乱数と比較し、双方が一致するときのみシリアル番号をリーダライタ側へ返送する。 - 特許庁

Accordingly, even if an input is made to the same address in a semiconductor device, the other address is internally designated for each power source application and random mapping is made to disperse stress concentrated in a specific memory cell.例文帳に追加

したがって、半導体装置において同一アドレスに入力を加えても内部的には電源印加ごとに他のアドレスを指定し、ランダムにマッピングすることによって特定メモリセルに集中されるストレスを分散させる。 - 特許庁

When imaging means 30 images the elements of a random number pattern projected on a screen 10, a computing part 24 specifies elements to be stored in the field of view of the imaging means 30 and reads the coordinates of these elements out of a memory.例文帳に追加

撮像手段３０がスクリーン１０上に投影された乱数パターンの要素を撮影すると、演算部２４は、撮像手段３０の視野中に収まる要素を特定し、それらの要素の座標をメモリから読み出す。 - 特許庁

When the preceding figure information stored in a pattern information memory means is specified figure information while the values for determining the ready for win continuation give ready for win continuation random numbers, the display games are started from the ready for win continuation patterns.例文帳に追加

また図柄情報記憶手段に記憶されている前回の図柄情報が特定図柄情報であり、かつ、リーチ継続判定値がリーチ継続乱数の場合は、表示遊技をリーチ態様から開始する。 - 特許庁

A delivery control substrate stores the number of unpaid-off rental balls on a backup RAM(random access memory) so that the payoff control of game mediums can be resumed based on the number of the unpaid-off rental balls when the power feed is resumed.例文帳に追加

払出制御基板は、未払出しの貸し球数をバックアップＲＡＭに記憶し、電力供給再開時に未払出しの貸し球数にもとづいて遊技媒体の払出制御を再開することが可能な構成とする。 - 特許庁

When the preceding pattern information stored in a pattern information memory means is specified pattern information while the values for determining the ready for win continuation give ready for win continuation random numbers, the display games are started from the ready for win patterns.例文帳に追加

また図柄情報記憶手段に記憶されている前回の図柄情報が特定図柄情報であり、かつ、リーチ継続判定値がリーチ継続乱数の場合は、表示遊技をリーチ態様から開始する。 - 特許庁

The semiconductor integrated circuit device comprises an RAM circuit divided into a plurality of RAM (random access memory) circuit blocks (RAM1-RAMn), and an internal power supply circuit (10).例文帳に追加

本発明の半導体集積回路装置は、複数のＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）回路ブロック（ＲＡＭ１〜ＲＡＭｎ）に分割されたＲＡＭ回路と、内部電源回路（１０）と、を具備している。 - 特許庁

The processor 806 periodically reads the 2-port random access memory 802 and further corrects the corrected sequence included in additional waveform data gathered by a detector 808 so that the waveform data are reflected.例文帳に追加

プロセッサ８０６は、２ポート・ランダム・アクセス・メモリ８０２を周期的に読み出し、検出器８０８によって集められた付加的な波形データを反映するよう、そこに含まれている修正されたシーケンスを更に修正する。 - 特許庁

The magnetic random access memory includes a transistor which has a gate electrode 11a located above a surface of a substrate 1 and a first and second impurity diffusion regions 13a, 12 interposing a channel region below the gate electrode between them.例文帳に追加

磁気ランダムアクセスメモリは、基板１の表面の上方に設けられたゲート電極１１ａと、ゲート電極の下方のチャネル領域を挟む第１、第２不純物拡散領域１３ａ、１２とを有するトランジスタを含む。 - 特許庁

This refreshing method is for a dynamic random access memory (DRAM) 3 provided in the microcontroller 1, and the DRAM 3 is refreshed during the preset standby time Tw of a microprocessor 2 controlling the microcontroller 1.例文帳に追加

マイクロコントローラ１内に設置されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）３のリフレッシュ方法であって，ＤＲＡＭ３は，マイクロコントローラ１を制御するマイクロプロセッサ２の予め設定された待機時間Ｔｗ中にリフレッシュされる。 - 特許庁

When there is the fresh access from the personal computer 3, the control section compares the request address of the access with the memory address stored in the sequential processing address list and decides whether the access is a sequential access or the random access.例文帳に追加

パーソナルコンピュータ３から新たなアクセスがあったとき、そのアクセスの要求番地と順次処理番地リストに記憶されている記憶番地とを比較し、順次アクセスであるか、ランダムアクセスであるかを判定する。 - 特許庁

To define a command for partial output and partial rewrite of a file on a camcorder using a random access memory medium and to obtain only header data from a controller such as a personal computer and rewrite thumbnail data.例文帳に追加

ランダムアクセス可能なメモリ媒体を使用したカムコーダにファイルの部分出力、部分書き換え用コマンドを定義してＰＣ等のコントローラからヘッダデータのみの取得やサムネールデータの書き換えなどを行えるようにする。 - 特許庁

To provide a semiconductor integrated circuit, in which the degree of freedom of the interface of a DRAM(dynamic random access memory) is improved, by optimizing the area and the consumption power of the DRAM to a necessary minimum limit, according to the power source specification of the integrated circuit.例文帳に追加

ＤＲＡＭの面積と消費電力とを本半導体集積回路の電源仕様に応じて必要最小限に最適化しＤＲＡＭのインターフェースの自由度を増大させた半導体集積回路を提供する。 - 特許庁

A data control part records a series of control parameters in a predetermined period having preset acquisition conditions among the time-series control parameters recorded in the random access memory 8 in a data recording part 9.例文帳に追加

そして、データ制御部は、ランダムアクセスメモリ８に記録された時系列的な制御パラメータのうち、予め設定された取得条件を具備する所定の期間における一連の制御パラメータを、データ記録部９に記録する。 - 特許庁

A magnetic random access memory according to an embodiment has a magnetic resistance effect element, on which a first magnetic layer, a first interface magnetic layer, a non-magnetic layer, a second interface magnetic layer, and a second magnetic layer are sequentially laminated.例文帳に追加

実施形態に係る磁気ランダムアクセスメモリは、第１の磁性層、第１の界面磁性層、非磁性層、第２の界面磁性層、及び第２の磁性層が順に積層された磁気抵抗効果素子を有する。 - 特許庁

The technical fields of the specified invention (Claim 1) and related invention (Claim 2) are "MIS type semiconductor device" and "semiconductor random access memory device application". Application of the art of the technical field of MIS type semiconductor device to the technical field of semiconductor random access memory consisting of many circuit elements is extremely appropriate. The technical fields of both inventions are related directly and technically, therefore their industrial fields of application of both inventions are the same. 例文帳に追加

（請求項１）と関連発明（請求項２）の技術分野は各々「MIS型半導体装置」、「半導体ランダムアクセスメモリ装置」であるが、MIS型半導体装置の技術分野の技術を多数の回路素子からなる半導体ランダムアクセスメモリ装置の技術分野に適用することは極めて適切であると認められるので、両発明の技術分野は技術的に直接関連性を有し、産業上の利用分野は同一である。 - 特許庁

The RAM 10a is provided with a flash interface circuit 19 which generates control signals required for data access to the flash memory 60 in synchronism with the command from the CPU 70, and a pseudo SRAM 29, a memory device capable of random access, to read and write data or the flash memory 60 or the pseudo SRAM according to the command from the CPU 70.例文帳に追加

ＲＡＭ１０ａは、ＣＰＵ７０からの指令に同期して、フラッシュメモリ６０に対するデータのアクセスに必要な制御信号を生成するフラッシュインタフェース回路１９と、ランダムアクセス可能なメモリ素子である擬似ＳＲＡＭ２９とを備え、ＣＰＵ７０からの指令に応じて、フラッシュメモリ６０または擬似ＳＲＡＭ２９に対して、データの読み出し、書き込みを行なう。 - 特許庁