「serial processing」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

This data recording controller is provided with a data fetch circuit 11, an 8-16 modulation circuit 12, a stream controller 13, SRAMs 14a and 14b and a parallel/serial (P/S) conversion circuit 15, and they synchronize with a clock and perform respective processing.例文帳に追加

データ記録制御装置は、データフェッチ回路１１と８−１６変調回路１２とストリームコントローラ１３とＳＲＡＭ１４ａおよび１４ｂとパラレル／シリアル（Ｐ／Ｓ）変換回路１５とを備え、これらがクロックに同期してそれぞれの処理を行う。 - 特許庁

A verification processing part 7 performs access as a bus space through an IEEE 1394 interface 8, an IEEE 1394 serial bus 4, and an IEEE 1394 interface 3 to an object 2 to be verified whose function can be verified by a bus access.例文帳に追加

バスアクセスにより機能検証可能な被検証対象２に対して、ＩＥＥＥ１３９４インターフェース３と、ＩＥＥＥ１３９４シリアルバス４と、ＩＥＥＥ１３９４インターフェース３とを介して、検証処理部７がバス空間としてアクセスする。 - 特許庁

To correct skew generated between a data signal and a clock signal without performing any complicate processing such as the increase of the number of samples or providing any skew detecting circuit when converting serial transmission data into parallel transmission data at a reception side.例文帳に追加

データ信号とクロック信号との間でスキューが生じた場合でも、受信側でシリアルからパラレルへ伝送データを変換する際、サンプリング数の増加等の煩雑な処理を実行することやスキュー検出回路を具備すること無く補正する。 - 特許庁

To provide a system for achieving serial processing that the reception of customer's order is rapidly and exactly completed even by a few members of the staff, the order is exactly input in an order control system and a product is delivered in a photo studio.例文帳に追加

本発明は、写真スタジオにおいて、顧客の注文を少人数でも迅速、かつ、正確に受けを完了し、オーダ管理システムに正確に注文を入力し、引渡しまでの一環処理を可能とするとシステムを提供することにある。 - 特許庁

If the serial data transmitted from the slave device to the master device shift by Δt as shown by a code RxD2, ETX shifts as well in periods A_5 and A_6, so the shift is not recognized and processing for the ending data reception is not performed.例文帳に追加

いま、スレーブ装置からマスター装置に送信されるシリアルデータが符号ＲｘＤ２に示すようにΔｔだけシフトしたとすると、期間Ａ_５及びＡ_６ではＥＴＸもシフトしているために認識されず、データ受信終了の処理はされない。 - 特許庁

The head separate type camera device and video signal processing method are characterized by the serial conversion of a video signal acquired by an image sensor, the parallel conversion of a vide signal inputted after the serial conversion, and the adjustment of the timing of writing to a circuit for standardization by an asynchronous FIFO memory before the standardization of the parallel-converted video signal in accordance with characteristics of a video reproduction portion in a succeeding stage.例文帳に追加

この発明のヘッド分離式カメラ装置および映像信号処理方法は、イメージセンサが取得した映像信号をシリアル変換し、シリアル変換して入力される映像信号をパラレル変換し、パラレル変換された映像信号を後段の映像再生部の特性にあわせて規格化する前段で、規格化する回路への書き込みタイミングを、非同期ＦＩＦＯメモリにより調整することを特徴とする。 - 特許庁

To eliminate the need to increase a serial I/F transfer rate despite an increase in disk speed, and prevent an increase in the number of transfers of control signals from a digital signal processing side due to frequently monitored signals for time division multiplexing output, and thereby an increase in digital part area and a rise in IC temperature, in a serial I/F for time division multiplexing in an optical disk controller.例文帳に追加

光ディスク制御装置における時分割多重でのシリアルI/Fにおいて、ディスクの高倍速化により、シリアルI/Fでの転送レートも上げる必要をなくし、時分割多重を行って出力する場合のモニタ頻度の多い信号により、デジタル信号処理側からの制御信号の転送回数が増大し、デジタル部分の面積増加及び、IC内部の温度上昇が生じるのを防止する。 - 特許庁

To evade the machine locking of an image processing apparatus by inhibiting the execution of a prescribed operation accompanied by the transfer of image data under the condition that the transfer of the image data cannot be normally processed, in the image processing apparatus for transferring the image data within the apparatus by a clock synchronizing serial transfer system.例文帳に追加

クロック同期シリアル転送方式により装置内における画像データの転送が行われる画像処理装置であって，その画像データの転送を正常に処理し得ない状況下における画像データの転送を伴う既定動作の実行を禁止することにより当該画像処理装置のマシンロックを回避することのできる画像処理装置を提供すること。 - 特許庁

The simulation system 1 is provided with: a control device 3 for controlling a processing device equipped with semiconductor manufacturing equipment; a simulation device 2 which simulates a conveying operation executed by a conveying robot for conveying a semiconductor wafer to the processing device according to an operation instruction; and a serial communication cable 4 for communicating the control device 3 with the simulation device 2.例文帳に追加

シミュレーションシステム１は、半導体製造設備に備わる処理装置を制御する制御装置３と、処理装置に半導体ウェハを搬送する搬送ロボットが動作指令に応じて実行する搬送動作をシミュレーションするシミュレーション装置２と、制御装置３と前記シミュレーション装置２とを通信させるシリアル通信ケーブル４とを備える。 - 特許庁

The signal processing including the coordinate conversion from a polar coordinate system to an orthogonal two-dimensional coordinate system by the signal processing part 20, the transfer of an image signal on the serial transmission lines, and the display of the image signal by the display and control part 2 are performed every quadrant of the orthogonal two-dimensional coordinate system synchronously to the rotating scanning by the rotating scanning part 21.例文帳に追加

そして、信号処理部(20)による極座標系から直交二次元座標系への座標変換を含む信号処理と、直列伝送路上の画像信号の転送と、表示・制御部(2) による画像信号の表示とは、回転走査部(21)による回転走査に同期して直交二次元座標系の象限ごとに行われる。 - 特許庁

At the time of reproduction, the hard disk controller 32 controls the hard disk drive 33, makes it read the digital music data from the hard disk 33A, makes a data conversion part 35 execute a prescribed processing and performs output through an IEC958 connector 38, an IEC serial bus 24 and the IEC958 connector 25 to audio equipment 3.例文帳に追加

再生時、ハードディスクコントローラ３２は、ハードディスク３３を制御し、ハードディスク３３Ａからデジタル音楽データを読み出させ、データ変換部３５に所定の処理を施させ、IEC９５８コネクタ３８、IECシリアルバス２４、IEC９５８コネクタ２５を介してオーディオ機器３に出力する。 - 特許庁

To provide a control unit for an automobile capable of reducing processing burden of transmission order adjustment when a plurality of kinds of messages having different transmission priority order by attribute are transmitted by serial-communication while making a memory structure of transmission quality factor to a simple structure.例文帳に追加

送信キューのメモリ構造を単純なものに留めつつ、属性により送信優先順位の異なる複数種のメッセージをシリアル通信により送信する際の、送信順位調整の処理負担も小さくできる自動車用制御ユニットを提供する。 - 特許庁

The high-speed serial interface block is provided with: a reception buffer 11 for receiving reception data; and a control part 15 for performing processing to be performed when the response is not returned from the completer within a prescribed time when the reception buffer overflows.例文帳に追加

上記高速シリアルインタフェースブロックは、受信データを取り込むための受信バッファ（１１）と、上記受信バッファがオーバーフローした場合に、所定時間内に上記コンプリータから応答が無かった場合に行われる処理を実行させるための制御部（１５）とを設ける。 - 特許庁

To avoid the complexity of processing for discharging the charge voltage of a capacitor 16, as to a power conversion circuit in which a serial connector composed of a power switching element Swp on the high potential side and a power switching element Swn on the low potential side is connected in parallel with a capacitor 16.例文帳に追加

高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体がコンデンサ１６に並列接続された電力変換回路について、コンデンサ１６の充電電圧を放電させる処理が煩雑化すること。 - 特許庁

To provide a controller device connected to an IEEE 1394 serial bus for normally processing stream data without the need for connecting an apparatus exclusive for data conversion onto the bus even when its own apparatus has no decoder suitable for stream data transmitted from a transmission side apparatus.例文帳に追加

ＩＥＥＥ１３９４シリアルバスに接続されるコントローラ機器において、自機が送信側機器から送信されるストリームデータに適したデコーダを有していない場合でも、バス上にデータ変換専用の装置を接続することなく、ストリームデータを正常に処理する。 - 特許庁

To obtain an inverter device that can perform serial transmission without using an expensive exclusive special unit and an exclusive option for an open network that have been conventionally used, and is easy in data allotment or demodulation processing for determining the operational state of a load.例文帳に追加

従来のようにオープンネットワーク専用特殊ユニットおよびオープンネットワーク専用オプションという高価な装置を使用せずにシリアル送信することができ、また負荷の運転状態を判断するためのデータの割り付けまたは復調処理が簡便なインバータ装置を得る。 - 特許庁

With the synchronizing signal SYNC, the microcomputer 8 executes processing for detecting the location to find the location data, and lets a transmitting circuit 7 transmits serial data obtained by encoding data for detecting errors, which is added to written data, via the signal line TX.例文帳に追加

同期信号ＳＹＮＣによって、マイクロコンピュータ８は位置検出処理を行って位置データを求め、送信回路７に対し、書き込まれたデータに誤り検出用のデータを付加したデータをシリアルデータにエンコードさせて、信号線ＴＸを介して送信させる。 - 特許庁

The system is equipped with ammeters A_1-A_3 to measure current flowing in each of serial cell groups G_1-G_3, voltmeters V_mn (m=1-3, n=1, 2, ...) to measure terminal voltage of each cell C, and a calculation means (processing device 20) to calculate internal resistance of each cell C.例文帳に追加

このシステムには、各直列セル群G_1〜G_3に流れる電流を測定する電流計A_1〜A_3と、各セルCの端子電圧を測定する電圧計V_mn(m=1〜3,n=1,2,…)と、得られた電流と電圧とを用いて、各セルCの内部抵抗を演算する演算手段(処理装置20)とを具える。 - 特許庁

A scrambler 112 in the ultrasonic probe 100 performs scramble processing for serial data supplied from a PS converting part 110 by utilizing code signals supplied from a code signal generating device 114 and outputs the processed data to a modulator 116.例文帳に追加

超音波プローブ１００内のスクランブラ１１２は、コード信号発生器１１４から供給されるコード信号を利用し、ＰＳ変換部１１０から供給されるシリアルデータに対してスクランブル処理を施して処理後のデータを変調器１１６へ出力する。 - 特許庁

Dummy data dummy having the same constitution are added to the serial data TxD transmitted from the master device to the slave device so as to last by ≥2 bytes, and the slave device, when recognizing the dummy data dummy, performs communication error processing.例文帳に追加

マスター装置からスレーブ装置に送信されるシリアルデータＴｘＤには、同じ構成のダミーデータｄｕｍｍｙが２バイト以上連続するように付加されており、スレーブ装置は該ダミーデータｄｕｍｍｙを認識した場合には、通信エラー処理を行うようになっている。 - 特許庁

An OFDM transmission apparatus performs OFDM (Orthogonal Frequency Division Multiplexing) processing on transmission data, transmits the data, and has an interleave section for randomizing the transmission data based on a random number generated using a predetermined random number generation technique on a pre-stage of serial/parallel conversion for carrier modulation.例文帳に追加

ＯＦＤＭ送信装置は、送信データをＯＦＤＭ（Orthogonal Frequency Division Multiplexing）処理して送信し、キャリア変調するためにシリアル／パラレル変換する前段階で、所定の乱数発生手法を用いて発生した乱数に基づいて送信データをランダム化するインタリーブ部を具備する。 - 特許庁

The inspection device for inspecting a plurality of semiconductor elements by using parallel processing through being connected to them, respectively, comprises a drive circuit for outputting a drive signal to the semiconductor elements; a correlated double sampling circuits for eliminating the noise of the image signals outputted from the semiconductor elements; and a serial processing circuit for converting the signals outputted from the respective correlation double sampling circuits into a single serial signal.例文帳に追加

本発明は、複数の半導体素子を並列処理によって検査する半導体素子の検査装置であって、検査の対象となる複数の半導体素子のそれぞれに接続され、半導体素子に駆動信号を出力する駆動回路と、半導体素子のそれぞれに接続され、該半導体素子から出力される画像信号のノイズを除去する相関２重サンプリング回路とを備え、相関２重サンプリング回路のそれぞれから出力される出力信号を一つのシリアル信号に変換するシリアル処理回路が設けられている。 - 特許庁

The data transfer controller comprises: a link controller 100 for analyzing a packet received via a serial bus and generating a packet to be transmitted via the serial bus; an interface circuit 110 for executing interface processing with a display driver 6 connected via an interface bus; and a signal detection circuit 360 for detecting a vertical synchronizing signal VCIN for notifying the non-display period of a display panel and outputting a detection signal VDET.例文帳に追加

データ転送制御装置は、シリアルバスを介して受信したパケットの解析と、シリアルバスを介して送信するパケットの生成を行うリンクコントローラ１００と、インターフェースバスを介して接続される表示ドライバ６との間のインターフェース処理を行うインターフェース回路１１０と、表示パネルの非表示期間を通知するための垂直同期信号ＶＣＩＮを検出し、検出信号ＶＤＥＴを出力する信号検出回路３６０を含む。 - 特許庁

When the MAIN MC 1 transmitting an operation check command receives an answer of an operating command from the DCP MC 2 through a serial communication line 9, the MC 2 stops a time-out timer for counting 500 ms for waiting an answer and is returned to an 1-sec waiting state for fixed period processing.例文帳に追加

動作確認コマンドを送信したＭＡＩＮマイコン１は、ＤＣＰマイコン２からシリアル通信ライン９を通じて動作中コマンドの返信を受けると、返送待ちのために５００ｍＳ秒をカウントしているタイムアウトタイマを停止し、定周期処理のための１秒ウエイトに戻る。 - 特許庁

In a variable length decoding process which requires serial processing when the signal processed for variable length coding is speeded up after arithmetic operation, the process is divided into desired process units, and a plurality of process units are simultaneously decoded at a plurality of variable length decoding parts.例文帳に追加

算術演算を施した後、可変長符号化処理を行った信号を高速化するとき、逐次処理が必要な可変長復号処理過程では、所望の処理単位に分割し、複数の処理単位を複数の可変長復号処理部で同時に復号処理する。 - 特許庁

When the number of times of shifting is not greater than a predetermined set value, the frequency detection circuit 5 outputs a signal for making a resetting operation to a resetting signal input terminal NR belonging to a 1: 7 serial-parallel conversion circuit 2 of a data processing part 100 to control the output of received data.例文帳に追加

そして、その遷移回数が予め定めた設定値以下のときには、周波数検知回路５からデータ処理部１００の１：７シリアル−パラレル変換回路２の有するリセット信号入力端子ＮＲにリセット動作をさせる信号を出力し、受信データの出力を規制する。 - 特許庁

Information transferred through a bus 1 (IEEE 1394) is downloaded in a rewrite region for storing device information (global unique ID and configuration ROM) and data transfer control program information (firmware program for serial bus protocol-2), and rewrite processing for writing information in the rewrite region is performed.例文帳に追加

機器情報（ＧＵＩＤ、コンフィグＲＯＭ）、データ転送制御プログラム情報（ＳＢＰ−２用ファームウェアプログラム）を記憶するためのリライト領域に、ＢＵＳ１（ＩＥＥＥ１３９４）を介して転送される情報をダウンロードし、リライト領域に情報を書き込むリライタ処理を行う。 - 特許庁

Correction data, pattern data indicating a pattern of time-serial changes of values corresponding to concentration since the drive processing has been started by a drive circuit part provided for a control part under a reference gas having known concentration and pattern data set for every gas sensor, is read from a storage means (S5 and S75).例文帳に追加

濃度既知の基準ガスのもとで制御部が備える駆動回路部による駆動処理を開始してからの濃度対応値の経時変化のパターンを表すパターンデータであって、ガスセンサ毎に設定されたパターンデータである補正データを記憶手段から読み出す（Ｓ５及びＳ７５）。 - 特許庁

A nonvolatile memory 212 stores a substrate discrimination flag H for discriminating a substrate 210a before replacement from a substrate 210b after replacement; a seed A unique to a substrate used for generating a device key Ka; and a device serial N unique to an information processing device 200.例文帳に追加

不揮発性メモリ２１２は、交換前の基板２１０ａか交換後の基板２１０ｂかを判別するための基板判別フラグＨと、デバイス鍵Ｋａを生成するために用いられる基板に固有のシードＡと、情報処理装置２００に固有の機器シリアルＮとを記憶する。 - 特許庁

A requantization section 244 decides a demodulation value corresponding to a reception signal point decided from a digital value supplied from the octal identifiers 241, 242, based on a requantization table obtained by learning stored in a statistics processing section 243 for supplying to a parallel/serial converter 99.例文帳に追加

再量子化部２４４は、８値識別器２４１および２４２から供給されるデジタル値から決定される受信信号点に対応する復調値を、統計処理部２４３に記憶されている学習により求められた再量子化テーブルに基づいて決定し、パラシリ変換器９９に供給する。 - 特許庁

When copying, the control part 19 forms image on a paper sheet by an image forming part 15 and informs a paper processing device 50 of the folding condition information inputted at the time or the folding condition information read from the nonvolatile memory 17 by a serial communication part 16.例文帳に追加

複写の際は、制御部１９が、画像形成部１５で用紙上に画像を形成させるとともに、その際に入力された折り条件情報または不揮発性メモリ１７から読み出した折り条件情報をシリアル通信部１６により用紙処理装置５０に通知する。 - 特許庁

A wafer group comprising 24 wafers given wafer numbers w1 to w24 in the order of processing is divided into three sub-groups, and serial wafers are selected from the respective groups and given new wafer numbers W1 to W3, W12 to W13, and W22 to W24 (Steps S1 to S3).例文帳に追加

２４枚のウェーハでなり処理順にそれぞれウェーハ番号ｗ１〜ｗ２４を付与したウェーハ群を３つのサブグループに分け、各グループから連番のウェーハを選択して新たなウェーハ番号Ｗ１〜Ｗ３，Ｗ１２〜Ｗ１３，Ｗ２２〜Ｗ２４を付与する（ステップＳ１〜Ｓ３）。 - 特許庁

To cope with the description of a document more flexibly than serial processing and to execute a WEB service by less memory compared to the method of development as a structure model when executing the WEB service according to the document describing information for successively executing the WEB service.例文帳に追加

ＷＥＢサービスを順次実行させるための情報を記述した文書に従ってＷＥＢサービスを実行するにおいて、逐次処理よりも柔軟に文書の記述に対応でき、構造モデルとして展開する手法よりも少ないメモリでＷＥＢサービスの実行を可能にする。 - 特許庁

Further, an in-system programming host can effectively execute storage processing for writing the OSD font to the font flash ROM through a serial port and an in-system programming function of a CPU, in addition to the provision of a new programming method replacing a conventional storage means.例文帳に追加

さらに、従来の記憶方法の代りとなる新たなプログラミング方法を提供することに加えて、システム内プログラミングホストは、ＯＳＤフォントをフォントフラッシュＲＯＭにシリアルポートを介して書き込む記憶処理とＣＰＵのシステム内プログラミング機能を効果的に実行することができる。 - 特許庁

The data transfer control device includes an interface circuit 92 for performing interface processing with a host device 5 connected through a system bus, and a link controller 90 for analyzing a packet received through a serial bus, and outputting data having data unit of K bits to the interface circuit 92.例文帳に追加

データ転送制御装置は、システムバスを介して接続されるホストデバイス５との間でのインターフェース処理を行うインターフェース回路９２と、シリアルバスを介して受信したパケットの解析を行い、１つのデータ単位がＫビットとなるデータをインターフェース回路９２に出力するリンクコントローラ９０とを含む。 - 特許庁

The serial communication controller for performing read/write access to a plurality of registers on the basis of an address to be applied from a host is provided with a batch processing circuit for simultaneously performing access to the plurality of registers on the basis of the address assigned from the host.例文帳に追加

ホストから与えられるアドレスに基づいて、複数台のレジスタに対してリード／ライト・アクセスを行うシリアル通信コントローラにおいて、前記ホストから与えられたアドレスに基づいて、複数の前記レジスタを同時にアクセスする一括処理回路を備えたことを特徴とするシリアル通信コントローラ。 - 特許庁

Therefore, even when fault detection can not be performed with the WD pulses although the serial control signal TX is not output normally, the fault detection signal TXON can be generated to securely perform the fault detection of the central processing unit.例文帳に追加

したがって、シリアル制御信号ＴＸが正常に出力されていないにもかかわらず、ＷＤパルスでは故障検出を行うことができない場合であっても、故障検出信号ＴＸＯＮを生成することができ、中央処理ユニットの故障検出を確実に行うことができる。 - 特許庁

To provide an electronic device arranged capable of recording contents at the time from the starting operation of the video recording until the start of the video recording like the conventional practice by shortening the time of the cryptanalytic process at the start time of video recording, in the electronic device furnished with the control function of serial data bus and the cryptanalysis processing function.例文帳に追加

シリアルデータバス制御機能及び暗号解読処理機能を備えた電子機器において、録画開始時における暗号解読処理時間を短縮して従来と同様の録画開始操作から録画開始までの時間でコンテンツを記録できるようにした電子機器を提供する。 - 特許庁

Even when the device 2 is disconnected from a host computer 1, a command execution processing means 41 continues the execution of command status from an application 3 to the device 2 when the serial number is stored in the buffer 52 so as not to be conscious of the disconnection of the device 2 for fixed time.例文帳に追加

コマンド実行処理手段４１は、デバイス２がホストコンピュータ１から切断された場合でも、ＩＤバッファ５２にシリアル番号が保存されていれば、アプリケーション３からのデバイス２へのコマンドステータスを実行中のままとし、デバイス２の切断を一定時間の間意識させない。 - 特許庁

The network controller is provided with a cyclic code detection means 123 that detects a cyclic code of serial data from a line, its error detection means 124 that checks arrival of a data packet to a reception station and a count means 105 that stores number of times of data detection, and limits the reception processing.例文帳に追加

回線からのシリアルデータの巡回符号検出を行なう巡回符号検出手段123とそのエラー検出手段124により、データパケットが受信局に到達していることを調べ、データ検出回数を記憶するカウント手段105により、受信処理の制限を行なう。 - 特許庁

The control part 8, when receiving a command through the serial communication port P1, judges whether it is a command for the concerned projector or not, based on address information included therein and the ID information housed in the memory 7, and in the case of yes, executes processing corresponding to the command.例文帳に追加

また、制御部８はシリアル通信ポートＰ１を介してコマンドを受信した場合、これに含まれる宛先情報とメモリ７に格納されたＩＤ情報とに基づき、当該プロジェクタ宛のコマンドか否かを判断し、そうである場合にはそのコマンドに対応した処理を行う。 - 特許庁

In the case of verify processing, the addresses of verify data are divided into first half and latter half, and a CPU 20 of a first control board 12 sequentially reads the address data of the first half from an IC card 50 and transmits than through a universal asynchronous receiver and transmitter(UART) 18 and a serial line 60 to a second control board 32.例文帳に追加

ベリファイ処理する場合は、ベリファイデータのアドレスを前半と後半に分け、第１制御板１２のＣＰＵ２０がＩＣカード５０から前半部分のアドレスデータを順次リードし、第２制御板３２に対してＵＡＲＴ１８およびシリアル回線６０を介して送信する。 - 特許庁

A branch metric arithmetic means includes: a serial arithmetic processing section which sequentially performs mathematical operation of a multi-bit digital signal; and a control section which adjusts the number of operation cycles thereof according to the bit width of the digital signal sequence, and the branch metric arithmetic means inputs the digital signal sequence to calculate a branch metric value.例文帳に追加

ブランチメトリック演算手段は、多ビットのディジタル信号の算術演算を逐次的に行うシリアル演算処理部と、その演算サイクル数をディジタル信号系列のビット幅に応じて調整する制御部とを含み、ディジタル信号系列を入力してブランチメトリック値を計算する。 - 特許庁

Wafer transfer information for the wafer transfer module and process control information for the processing module are transmitted through a wafer transfer control and a process control provided to discrete computers and a communication means such as a serial communication, a parallel communication, or TCP/IP module.例文帳に追加

ウェーハ搬送モジュールのウェーハ搬送情報とプロセス・モジュールのプロセス制御情報の伝達は、それぞれ独立のコンピュータに設けられたウェーハ搬送制御部とプロセス制御部を、シリアル通信、パラレル通信あるいはＴＣＰ／ＩＰのいずれかの通信手段によって行う。 - 特許庁

The modem part 32 is provided with a bi-directional filter 41; a demodulation part 42 for demodulating the control instruction; a modulation part 43 for modulating a reply signal corresponding to the control instruction; a CPU 44 for performing camera control and reply processing corresponding to the control instruction from the monitor chamber; and a serial I/F 48.例文帳に追加

モデム部３２は、双方向フィルタ４１、制御命令を復調する復調部４２、制御命令に対する応答信号を変調する変調部４３、監視室からの制御命令に応じたカメラ制御及び応答処理を行なうＣＰＵ４４、シリアルＩ／Ｆ４８を備えている。 - 特許庁