「test selection」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

An output switch selection signal in response to the address signal controls a test output switch 12 inserted into a prescribed internal node inside an internal circuit 7.例文帳に追加

アドレス信号に応じた出力スイッチ選択信号は内部回路７内の所定の内部ノードに挿入されたテスト出力スイッチ１２を制御する。 - 特許庁

To realize a selection of an analyzing logic for acquiring a test piece like a biochemically analyzing unit or analysis information without mistake.例文帳に追加

生化学解析装置において、生化学解析用ユニットのような試験片や解析情報取得のための解析ロジックを間違いなく選択できるようにする。 - 特許庁

The image coder/decoder applies a manufacturing defect test and a performance test such as an access speed test to three memory modules 2-4 of a memory access section 1 integrated in the IC with an image coding core and an image decoding core and excludes any of the memory modules 2-4 that is discriminated to be failed in each test from the selection object as the image work memory.例文帳に追加

画像符号化・復号化装置は、ＩＣ内に画像符号化コア及び画像復号化コアとともに組み込まれたメモリアクセス部１の３個のメモリモジュール２〜４に対して、製造上の欠陥テスト及びアクセス速度等の性能テストを行い、各テストに不合格と判定されたメモリモジュール２〜４を画像用ワークメモリとしての選択対象から外す。 - 特許庁

In addition to the first selection of the semiconductor chips by a conventional Go/Nogo test using a characteristic measurement section 1 and a first discrimination section 2, the second selection of the semiconductor chips is executed by utilizing the electric characteristic distribution.例文帳に追加

特性測定部１及び第１の判定部２を用いた従来のＧｏ／Ｎｏｇｏ試験による半導体チップの第１の選別に加えて、電気的特性分布を利用した半導体チップの第２の選別を実行する。 - 特許庁

This device is constituted so that an address for block selection selecting plural blocks of a cell array 1 alternatively and successively is generated using a binary counter 14 being cascade-connected conforming to an address for block selection for a single test.例文帳に追加

この発明は、単一のテスト用のブロック選択用アドレスにしたがって、縦続接続されたバイナリカウンタ１４を用いてセルアレイ１の複数のブロックを択一的に順次選択するブロック選択用アドレスを生成するように構成される。 - 特許庁

The semiconductor integrated circuit includes a plurality of flip-flops, a selection circuit connected to at least 2 or more of flip-flops among the plurality of flip-flops, and the test response analysis circuit connected to the selection circuit.例文帳に追加

本発明の一観点にかかる半導体集積回路は、複数のフリップフロップと、複数のフリップフロップのうち少なくとも二以上のフリップフロップに接続される選択回路と、選択回路に接続されるテスト応答解析回路と、を有する。 - 特許庁

The adjusting means have a detection means to detect an unused amount of the test area, and a selection means to select a test area to be used for adjustment and a recording parameter for adjustment in accordance with the detected unused amount.例文帳に追加

前記調整手段は、テストエリアの未使用量を検出する検出手段と、検出された未使用量に応じて、調整に使用されるテストエリアおよび調整する記録パラメータを選択する選択手段と、を有する。 - 特許庁

This test selection circuit 10 is integrated in a semiconductor integrated circuit, and selects one out of a plurality of digital signals appearing in its inside, to be output to an outside via a test output terminal 114, when testing the semiconductor integrated circuit.例文帳に追加

テストセレクト回路１０は、半導体集積回路に集積化され、半導体集積回路のテスト時において、内部に現れる複数のデジタル信号から、ひとつを選択して外部にテスト出力端子１１４を介して出力する。 - 特許庁

In some embodiments, test channels are connected directly to calibration board comparators to avoid accumulated signal degradation and signal path route errors also that may result from transmitting test channel signals through a mechanical relay selection matrix.例文帳に追加

一部の実施例では、テストチャネルがキャリブレーションボードのコンパレータに直接接続され、機械的リレー選択マトリックスを通したときにテストチャネル信号の送信により生じる累積信号劣化および信号経路誤りも回避することができる。 - 特許庁

By changing the level of a control signal C2 from a mode selection part 40, the operation mode of a function part 10 is changed over from normal mode to test mode for reading data from a ROM 30 in which command codes for test are stored.例文帳に追加

モード選択部４０からの制御信号Ｃ２のレベルを変えることによって、機能部１０の動作モードを通常モードから、テスト用の命令コードを格納したＲＯＭ３０からデータを読み出すテストモードに切り替える。 - 特許庁

To provide a device and a system that are effective when selection of the test mode of an information communication device to be tested is required in the house test for the information communication device comprising e.g. a central processing section, a storage section, a communication control section and a peripheral control section.例文帳に追加

たとえば中央処理部、記憶部、通信制御部、周辺制御部から構成される情報通信機器の社内試験等を行う際に、機器の試験モード切替えが必要な場合に有効な装置、方式を提供する。 - 特許庁

A channel selection part 15 is included in a test zone, specifies a cell group comprising cells in which an identical frequency group is allocated, and selects one channel per one cell group.例文帳に追加

チャネル選択部１５が、試験ゾーンに含まれ、かつ同一の周波数群が割り当てられたセルからなるセルグループを特定し、一のセルグループにつき一のチャネルを選択する。 - 特許庁

To provide an output data control device or the like enabling a user to set easily selection of data acquired from a test system, and an output form of the selected data.例文帳に追加

テストシステムから得られるデータの選択、および選択されたデータの出力形式を、ユーザが容易に設定可能な出力データ制御装置等を提供する。 - 特許庁

The semiconductor integrated circuit comprises sequential circuits 1 to 3, combinational circuits 4, 5, a scan test circuit 6, a storage circuit 7, a BIST circuit 8, and a selection circuit 9.例文帳に追加

この発明は、順序回路１〜３と、組み合わせ回路４、５と、スキャンテスト回路６と、記憶回路７と、ＢＩＳＴ回路８と、選択回路９とを備えている。 - 特許庁

A mattress selection system comprises a test bed including a box spring 22 and a compartmented air mattress 24 which generates electrical outputs indicative of the weight distribution of a subject.例文帳に追加

マットレス選択システムは、ボックススプリング２２と被験者の体重配分を示す電気的出力を生成する区分されたエアーマットレス２４を含むテストベッドを具備する。 - 特許庁

(ii) When employing market risk measurement technique, does the institution make the selection after weighing its calculation results against the outcomes obtained through the use of other techniques by using test data? 例文帳に追加

（ⅱ）市場リスク計測手法を採用するに当たっては、テスト・データにより他の計測手法で算出した結果と比較・検討した上で、採用を決定しているか。 - 金融庁

To obtain a semiconductor integrated circuit having a redundancy data output function capable of performing a normal/defective condition test on the selection operation of a redundancy output selecting circuit of redundancy output data.例文帳に追加

冗長出力データの冗長出力選択回路の選択動作の良否テストが可能な、冗長データ出力機能を有する半導体集積回路を得る。 - 特許庁

The selection between RMC and SRMC is not fixed by an action test result before use, but is switched in accordance with conditions.例文帳に追加

リファレンスセルＲＭＣおよびスペアリファレンスセルＳＲＭＣの間の選択は、使用開始前の動作テスト結果によって固定されることなく、諸条件に応じて切換えられる。 - 特許庁

A pattern forcibly finishing circuit 31 stops generation of a test data before the finish of the test based on the FAILAND signal output selectively in response to the measuring mode by a selection circuit 23 and indicating that all the objective measuring devices are not acceptable, to finish the test forcibly.例文帳に追加

そして、セレクト回路２３が測定モードに応じて選択し出力するものであって、全測定対象デバイスが不合格であることを示すＦＡＩＬＡＮＤ信号によって、パターン強制終了回路３１が試験終了前に試験データの発生を中止し、試験を強制的に終了させる。 - 特許庁

This system includes the exhalation bag capable of connecting the exhalation bag to the test tube by a hollow needle to transfer the expiration to the test tube, allows selection between the transfer of the expiration to the test tube and the direct connection to the testing device without transfer, and is applicable to the plural different types of testing devices.例文帳に追加

呼気バッグと検査管とを中空針で連結して呼気を検査管に移転可能とした呼気バッグを含み、呼気を検査管に移転するか若しくは移転せず直接検査装置に接続するかの選択を可能とし、複数の異なるタイプの検査装置に適応可能としたことを特徴とする。 - 特許庁

In the operation aptitude test method, a combination of the stimulus and a selection button in response to it offsets the effect of learning of the previous operation aptitude test and shortens a period till a next operation aptitude test by using operation patterns 202, 203, 204, 205, and 206 different from a basic operation pattern 201.例文帳に追加

運転適性検査方法において、刺激とそれに対する選択ボタンとの組み合わせが基本操作パターン２０１とは異なる操作パターン２０２，２０３，２０４，２０５，２０６を用いることにより、前回の運転適性検査時の学習効果を相殺し、次回の運転適性検査までの期間を短縮して実施できるようにした。 - 特許庁

The system supports establishment of engineering for executing estimation work of plant, order receipt negotiation, procurement/purchase, technical examination, equipment design and prior design of selection, building/civil engineering work, equipment installation work, piping work, instrumentation work, electric facility work, test/adjustment, test operation, test record output, and integrated operation and a database of multidiscipline engineering information.例文帳に追加

プラントの見積もり作業、受注ネゴ、調達・購入、技術検討、機器設計と選定の先行設計、建設・土木工事、機器据付工事、配管工事、計装工事、電気設備工事、試験・調整、試運転、試験記録出力、総合運転を実施するエンジニアリング、総合エンジニアリング情報のデータベースの構築を支援する。 - 特許庁

A path from a memory means 2091 of the boundary scan test circuit 1063 to a flip-flop 213 in the logic block 210 is verified by using a selection circuit 202 for inputting an output of the flip-flop 213 into the boundary scan test circuit 1063, to thereby enable to test a stack fault of an aiming path only by operation control of boundary scan, and to simplify a test pattern.例文帳に追加

バウンダリスキャンテスト回路１０６３の記憶手段２０９１から論理ブロック２１０内のフリップフロップ２１３へのパスを、前記フリップフロップ２１３の出力をバウンダリスキャンテスト回路１０６３へ入力する選択回路２０２を用いて検証し、バウンダリスキャンの動作制御のみで目的としているパスの縮退故障をテストすることができ、テストパターンを簡略化できる。 - 特許庁

At a burn-in test, each read selection gate 20, each write selection gate 30, a write control circuit, and a sense amplifier 50 are activated, and a read-data bus pre-charge equalizing circuit 70 and a global read-data bus pre-charge equalizing circuit 80 are non-activated.例文帳に追加

バーンイン試験時に、各読出選択ゲート２０、各書込選択ゲート３０、書込制御回路４０、およびセンスアンプ回路５０は活性化され、リードデータバスプリチャージ・イコライズ回路７０およびグローバルリードデータバスプリチャージ・イコライズ回路８０が非活性化される。 - 特許庁

The delay amounts of each of combination circuits 13, 14 are measured by setting a second input terminal 19B of a selector switch 19 to selection state, a first input terminal 20A of a selector switch 20 to selection state, and by transitioning the phase of a test clock TCK.例文帳に追加

切替スイッチ１９は第２入力端子１９Ｂを選択状態、切替スイッチ２０は第１入力端子２０Ａを選択状態とし、テストクロックＴＣＫの位相を遷移させて、組合せ回路１３、１４のそれぞれの遅延量を測定する。 - 特許庁

On the fixed layer, scan clock wiring 11 for supplying a scan clock performing scan test to a selection circuit 4, and clock wiring for supplying the output from the selection circuit 4 to a flip-flop 51 on a scan path are formed.例文帳に追加

固定層には、スキャンテストを行なうためのスキャンクロックを選択回路４に対して供給するスキャンクロック配線１１と、選択回路４の出力をスキャンパス上のフリップフロップ５１に対して供給するクロック配線とを形成している。 - 特許庁

The semiconductor testing apparatus which performs parallel tests while applying test pattern waveforms to a plurality of devices under measurement 12, is equipped with a pattern generator 101 for generating first test pattern data common to each device 12, a storage portion 103 for generating second test pattern data individual to each device 12, and a first selection circuit 105 for choosing either the first test pattern data or the second test pattern data.例文帳に追加

複数の被測定デバイス１２に対し、試験パターン波形を印加して並列試験を行う半導体試験装置において、各被測定デバイス１２に共通の第１試験パターンデータを発生するパターン発生器１０１と、各被測定デバイス１２に個別の第２試験パターンデータを発生する記憶部１０３と、第１試験パターンデータと第２試験パターンデータのいずれかを選択する第１の選択回路１０５とを備えたことを特徴とする。 - 特許庁

A user selects the color distribution of a test pattern in a color distribution selection picture (step S5) to thereby change calculation methods and parameters for use in calculating an image quality evaluation value in accordance with the selected color distribution of the test pattern (step S6).例文帳に追加

色分布選択画面において、テストパターンの色分布をユーザが選択することにより（ステップＳ５）、選択されたテストパターンの色分布に応じて画質評価値を算出する際に用いられる計算方法やパラメータを変更する（ステップＳ６）。 - 特許庁

To provide a semiconductor integrated circuit device and a test method therefor in which a high speed operation test can be performed with a simple constitution and high reliability, and a manufacturing method for the semiconductor integrated circuit device in which an improved selection yield is realized with a simple constitution.例文帳に追加

簡単な構成により高い信頼性での高速動作試験を可能にした半導体集積回路装置、テスト方法と簡単な構成により選別歩留りの向上を実現した半導体集積回路装置の製造方法を提供する。 - 特許庁

An electric signal section of a transponder 1-1 incorporates a digital signal test generation/collation circuit 1-8, a selection insertion section 1-7 or a selection drawing section 1-9 carries out a test in terms of a digital signal before the connection to a client signal to evaluate the quality and the connection is switched to the client to ensure the transmission quality at a digital signal level.例文帳に追加

トランスポンダ1-1の電気信号部にデジタル信号試験発生・照合回路1-8を組み込み、選択挿入部1-7あるいは選択引込部1-9でクライアント信号との接続を行う前にデジタル信号で試験を実施して品質評価を行い、その後クライアントに接続を切換えることでデジタル信号レベルで伝送品質を保証する。 - 特許庁

To provide a software reliability growth model selection method which makes it possible to select the software reliability growth model out of a plurality of software reliability growth models which fits most to actually measured data at a stage immediately after a test is started, a computer readable recording medium to record the software reliability growth model selection program and the model selection program, and a selection device for the software reliability growth model.例文帳に追加

試験開始間もない時点において、複数のソフトウェア信頼度成長モデルの中から、実測データに最も適合したソフトウェア信頼度成長モデルを選択することを可能にするソフトウェア信頼度成長モデル選択方法、ソフトウェア信頼度成長モデル選択プログラム及び当該モデル選択プログラムを記録したコンピュータ読み取り可能な記録媒体、並びにソフトウェア信頼度成長モデル選択装置を提供する。 - 特許庁

Further, the delay amounts of each of combination circuits 23, 24 are measured by setting a first input terminal 19A of the selector switch 19 to selection state, a second input terminal 20B of the selector switch 20 to selection state, and by transitioning the phase of the test clock TCK.例文帳に追加

また、切替スイッチ１９は第１入力端子１９Ａを選択状態、切替スイッチ２０は第２入力端子２０Ｂを選択状態とし、テストクロックＴＣＫの位相を遷移させて、組合せ回路２３、２４のそれぞれの遅延量を測定する。 - 特許庁

The test result selective output device 100 receives the synchronization alarm report signal SYAAL and inserts alarm indication control information to an empty frame to generate an outgoing highway signal when being selected by a test selection switch 11 and outputs this signal to a radio base station.例文帳に追加

試験結果選択出力装置１００は、同期アラーム表示通知信号ＳＹＡＡＬを受け、試験選択スイッチ１１により選択されるとき、アラーム表示制御情報を空フレームに挿入して下りハイウェイ信号を生成し、無線基地局ヘ出力する。 - 特許庁

The specification of the apparatus for the characteristic test, the selection of the characteristic test, and the input and output used for the input of input values are performed by a graphical user interface of a personal computer 4 and the decision of the results meeting the input values is also displayed on the screen of the personal computer 4.例文帳に追加

特性試験の対象装置の特定、特性試験の選定および入力値の入力に用いる入出力をパソコン４のグラフィカルユーザインターフェースによりおこない、入力値に応じた結果の判定もパソコン４の画面に表示する。 - 特許庁

This device is characterized by being provided with a selection part for selecting a test object output pin by a plurality of relays, at least one current source for sending a current to the output pin selected by the selection part, and a control part for controlling switching of the relay of the selection part and allowing the current source to send a current at the on-time of the relay.例文帳に追加

本装置は、被試験対象の出力ピンを、複数のリレーにより選択する選択部と、この選択部が選択した出力ピンに電流を流す少なくとも１つの電流源と、選択部のリレーの切替を制御すると共に、リレーのオン時に、電流源に電流を流させる制御部とを設けたことを特徴とする装置である。 - 特許庁

The external amplifier transistor 312 is disposed on a gate control line 318 side from a reference voltage generating section 320, and the pixel selection transistor 314 for test is disposed on a vertical signal line 19 side.例文帳に追加

画素外アンプトランジスタ３１２を基準電圧生成部３２０からのゲート制御線３１８側に配置し、テスト用画素選択トランジスタ３１４を垂直信号線１９側に配置する。 - 特許庁

When a test signal TE is made to be 'H', all sub-arrays 10_k are selected by an OR31_k, and all word lines WL_i are made to be a non-selection state by an AND32_i.例文帳に追加

試験信号ＴＥを“Ｈ”にすると、ＯＲ３１_ｋによってすべてのサブアレイ１０_ｋが選択され、ＡＮＤ３２_ｉによってすべてのワード線ＷＬｉは非選択状態にされる。 - 特許庁

A first selection circuit selects the external signal and the memory access signal at active time and inactive time of a test start signal respectively, and the selected signal is output to the first memory chip.例文帳に追加

第１選択回路は、試験起動信号の活性化時および非活性化時に、外部信号およびメモリアクセス信号をそれぞれ選択し、選択した信号を第１メモリチップに出力する。 - 特許庁

To provide a device test data display capable of selection-assigning visually computation desired to be executed, and capable of improving operability so as to execute it easily with reduced procedures.例文帳に追加

実行したい演算を視覚的に選択、指定できるようにし、少ない手順で容易に実行できるよう操作性の改善をはかったデバイステストデータ表示装置を提供する。 - 特許庁

An accepting means 31 accepts a user's instruction on selection of data to be output in tester information acquired from an IC test system 1, and on the output form of the selected data.例文帳に追加

受付手段３１は、ＩＣテストシステム１から得られるテスタ情報のうち出力すべきデータの選択、および選択されたデータの出力形式についてのユーザの指示を受け付ける。 - 特許庁

METHOD FOR MEASURING CORROSIVE ENVIRONMENT OF MOBILE BODY, DESIGN METHOD, METHOD FOR CORROSION TEST OF MATERIAL OF MOBILE BODY, SELECTION METHOD, SURFACE TREATED STEEL SHEET, AND ANTI-CORROSION STEEL PRODUCT例文帳に追加

移動体の腐食環境計測方法および設計方法ならびに移動体材料の腐食試験方法および選定方法ならびに表面処理鋼板および耐食鋼材。 - 特許庁

This device comprises a tester model which simulates the circuit operation of the tester, DUT models with different delay quantities of internal operation which simulate the circuit operation of the test object, a selection means which selects one of the DUT models and connects it to the tester model, and a determination means which determines the DUT model based on the test program, and makes the selection means select it.例文帳に追加

本装置は、テスタの回路動作をシミュレーションするテスタモデルと、被試験対象の回路動作をシミュレーションし、内部動作の遅延量が異なるＤＵＴモデルと、これらのＤＵＴモデルを選択し、テスタモデルと接続する選択手段と、テストプログラムに基づいて、ＤＵＴモデルを判断し、選択手段に選択させる判断手段とを備えたことを特徴とする装置である。 - 特許庁

Selection condition information such as a user identification NO., a test flag, a case NO and an appropriation flag is stored as well as a normal data item, a deciding part 105 and 106 of a selection condition decides a condition, and at updating, the shared data file (real data file) 111 is updated by the whole data of all users.例文帳に追加

通常データ項目の他に、ユーザ識別ＮＯ．、テストフラグ、ケースＮＯ．、流用フラグ等の選択条件情報を併せて保持し、選択条件の確定部１０５，１０６で条件を確定して、更新時は全ユーザの全データで共用データファイル（実データファイル）１１１を更新する。 - 特許庁

When a test target chain is selected from the plurality of first chains, a first reference voltage is applied to the first common electrode, a second reference voltage is applied to the second common electrode, the second reference voltage is also applied to a target selection electrode that is connected to the test target chain, and a current flowing in the target selection electrode is measured to obtain a resistance value of the test target chain.例文帳に追加

テスト対象チェーンが前記複数の第１チェーンの中から選ばれた場合に、前記第１共通電極には、第１基準電圧が印加され、前記第２共通電極には、第２基準電圧が印加され、前記複数の選択電極のうちで前記テスト対象チェーンに接続された対象選択電極には、前記第２基準電圧が印加され、前記対象選択電極を流れる電流値を測定することにより、前記テスト対象チェーンの抵抗値が求められる。 - 特許庁

A start test program selection means 21 started from an input device 1 decides a test program able to be tested from information stored in a device mount information storage section 31, obtains scheduling information from a start information storage section 32 for parallel execution to generate start information.例文帳に追加

起動試験プログラム選択手段２１は、入力装置１から起動を受けると、装置実装情報記憶部３１の情報から起動可能な試験プログラムを決定し、起動情報記憶部３２から並列実行するためのスケジューリング情報を得て、起動情報を作成する。 - 特許庁