「upper- layer」に関連した英語例文の一覧と使い方(167ページ目) - Weblio英語例文検索

The n-type compound semiconductor layer 16 of either one of the light-emitting chips which are adjacent to each other and the p-type compound semiconductor layer 18 of the other light-emitting chip 13 are electrically connected to each other in series through upper surface wiring 15, vertical wiring 14 and the lower surface wiring 12.例文帳に追加

そして、互いに隣接する発光チップ１３の一方のｎ型化合物半導体層１６と他方のｐ型化合物半導体層１８とを、上面配線１５,上下配線１４及び下面配線１２を介して、電気的に直列に接続する。 - 特許庁

Then the plate portions 12 of the connection fittings 1a, 1b are fitted into slits formed in end faces of the columns 3, 4, respectively, and the pipe portions 13 are fitted into respective mortises 51 formed in the beam 5, whereby the upper-layer column 3 and the lower-layer column 4 are connected together via the two connection fittings 1a, 1b.例文帳に追加

柱３，４の端部のスリットに接合金物１ａ，１ｂのプレート部１２が嵌入され、梁５のほぞ孔５１にパイプ部１３が嵌入されて上層部の柱３と下層部の柱４とを２個の接合金物１ａ，１ｂを介して接合する。 - 特許庁

A member composed by forming bumps 43 each having a projecting part on electrode pads 41 of a substrate 40A, and bringing a sheet-like member 51 into press contact with an insulation layer 44 to expose partial parts of the projecting parts 43b to the upper surface of the insulation layer 44 is segmented to provide electronic components 40.例文帳に追加

基板４０Ａの電極パッド４１上に突起部を有するバンプ４３を形成し、シート状の部材５１を絶縁層４４に圧着して突起部４３ｂの一部を絶縁層４４の上面に露出させたものを個片化して電子部品４０を得る。 - 特許庁

After a circular mask layer M2 having a diameter L3 smaller than the diameter of the mesa portion 18 enclosed with a groove portion 30 is disposed in a central region of the upper surface of the mesa portion 18D, the mask layer M2 is used as a mask to selectively etch a semiconductor stack structure 20D.例文帳に追加

溝部３０に囲まれたメサ部１８Ｄの直径よりも小さな直径Ｌ３の円形状のマスク層Ｍ２をメサ部１８Ｄの上面中央領域に配置したのち、マスク層Ｍ２をマスクとして、半導体積層構造２０Ｄを選択的にエッチングする。 - 特許庁

The first interface film 53A has a film thickness with which electrical connection between the lower-layer electrode 51A and the upper-layer electrode 52A is maintained, and the second interface film 53B has a film thickness with which epitaxial growth between the substrate 15 and the diode electrode 52B is inhibited.例文帳に追加

第１の界面膜５３Ａは、下層電極５１Ａと上層電極５２Ａとの電気的接続を維持する膜厚であり、第２の界面膜５３Ｂは、基板１５とダイオード電極５２Ｂとの間におけるエピタキシャル成長を阻害する膜厚である。 - 特許庁

The recording head is provided with a lower magnetic pole layer 8a to 8d and an upper magnetic pole layers 13a to 13c, which include magnetic pole parts facing each other with a recording gap layer 12 between them, and thin film coils 10 and 15 arranged between them in the insulated state.例文帳に追加

記録ヘッドは、記録ギャップ層１２を介して互いに対向する磁極部分を含む下部磁極層８ａ〜８ｄおよび上部磁極層１３ａ〜１３ｃと、これらの間に絶縁された状態で配設された薄膜コイル１０，１５とを有している。 - 特許庁

The insulating films 106 and 108 (lower-layer insulating portion 110) disposed on the side of the light shield film 102 have an opening on an electrode 104 of the holding capacitor 92, and an insulating film 112 (upper-layer insulating portion 112) is laminated on the electrode 104 through the opening.例文帳に追加

遮光膜１０２側に位置する絶縁膜１０６，１０８（下層絶縁部１１０）は保持容量９２の電極１０４上で開口しており、当該開口を介して電極１０４上に絶縁膜１１２（上層絶縁部１１２）が積層されている。 - 特許庁

The other end of the first and the second conductive layer is connected to the contact pad to be connected to an external circuit through the conductor layer 38a which is integrally formed with the upper shield 34, and through the conductor layers 51a, 52a which are simultaneously formed with thin film coils 40, 42.例文帳に追加

第１および第２の導電層の他端は、上部シールド３４と一体に形成される導体層３８ａ並びに薄膜コイル４０，４２と同時に形成される導体層５１ａおよび５２ａを介して外部回路に接続される接点パッドに接続する。 - 特許庁

In the contacting of a word line with an upper-layer metal wiring, a polysilicon region 100-2 including the contact (for example, 12_2) is formed under the polysilicon for forming the word line (for example, 10_2) to adopt the poly-silicon region 100-2 as an etch-stop layer used, when the contact 12_2 is formed.例文帳に追加

ワード線と上層の金属配線とのコンタクト部においては、ワード線（たとえば１０＿２）を形成するポリシリコンの下部に、コンタクト部（たとえば１２＿２）を包含するポリシリコン領域１００＿２が、コンタクトを形成する際のエッチングストップ層として形成される。 - 特許庁

Since the part of the lower- layer wiring 3 underlying the upper-layer wiring 4 is made larger in thickness, the wiring 3 becomes larger in thickness and the resistance of the wiring 3 becomes smaller, and in addition, since the interlayer insulating film 2 becomes smaller in thickness in the overlapped part, the electrostatic capacitance between the wiring 3 and 4 becomes larger and power supply noise is reduced.例文帳に追加

下層配線３の上層配線４との重なり部分を厚くすることで、配線が太くなるため、抵抗が小さくなり、また、層間絶縁膜２がその部分で薄くなるので、静電容量が大きくなり、電源ノイズの低減が実現する。 - 特許庁

The bottom structure of the one-side bottom glued bag 1 is formed by pressing a bottom part 2' of an inner layer bag 2 into the inside of the inner layer bag 2, and gluing 3, 3 the front and rear external faces of the pressed portion on the front and rear internal faces of an upper section of the one-side bottom 1'.例文帳に追加

ひだ無し片底貼袋１において、内層袋２の底部２’を該内層袋２の内部に押込み、該押込部の外側前後面を上記片底１’の上部内側前後面に貼着３，３してなるひだ無し片底貼袋における底部構造。 - 特許庁

A first dielectric region is formed between the first source/drain region and the second source/drain region in the MOS device, and defines the boundary of a trench which extends downward into the semiconductor layer from the upper surface of the semiconductor layer to a first distance.例文帳に追加

第１の誘電領域が、ＭＯＳデバイス内に形成され、半導体層の上面から下方に第１の距離まで半導体層の中へ延在するトレンチの境界を画定し、第１のソース／ドレイン領域と第２のソース／ドレイン領域との間に形成されている。 - 特許庁

In this planer optical waveguide including a waveguide core layer held between an upper and lower clad layers, the so-called 'effective' thermal expansion coefficient of the layer including the waveguide ore is made almost equal to that of the base plate supporting the optical waveguide.例文帳に追加

本発明は上部及び下部クラッド層間にはさまれた導波路コア層を含むプレーナ光導波路に係り、導波路コアを含む層のいわゆる“実効的”熱膨張係数が、光導波路を支持する基板のそれとほぼ同じであることを特徴とする。 - 特許庁

To provide a developing device, though being a compact one where a long-length developer storage part is provided at the upper part of a developer charging-layer forming part, which can perform stable replenishment of a developer to the charging-layer forming part and can perform a satisfactory developing operation.例文帳に追加

現像剤の帯電、層形成部分の上部に縦長の現像剤貯蔵部を設けた小型化が可能な装置でありながら、帯電、層形成部分への安定した現像剤の補給が行なえ、良好な現像動作を可能とした現像装置を提供する。 - 特許庁

To provide a resist pattern causing no intermixing on an interface between an upper resist layer and a lower resist layer and thereby, having a favorable profile, and to provide a method for forming a resist pattern, and a method for patterning a thin film using the resist pattern, and a method for manufacturing a thin film magnetic head.例文帳に追加

上側レジスト層と下側レジスト層との界面でインターミキシングが起きず、従って良好な形状を有するレジストパターン、このレジストパターンの形成方法、このレジストパターンを用いた薄膜のパターニング方法及び薄膜磁気ヘッドの製造方法を提供する。 - 特許庁

This mold for the optical part has a member for the mold, the photosensitive material layer provided to the upper part of the member for the mold and having the mold pattern transferred to a base material formed to its surface and the protective film on the surface of the photosensitive material layer.例文帳に追加

本発明の光学部品用金型は、金型用部材と、該金型用部材上部に設けられ、表面に被転写基材に転写する成型パターンが形成される感光性材料層と、該感光性材料層の表面に保護膜とを有している。 - 特許庁

The sidewalls of the first to fourth word line conductive layers 32a-32d on the memory columnar semiconductor layer 38 side are formed to tilt in a direction separating from the center axis of the memory columnar semiconductor layer 38 as they move from the upper side to the lower side.例文帳に追加

第１〜第４ワード線導電層３２ａ〜３２ｄのメモリ柱状半導体層３８側の側壁は、上方から下方へと移動するに従いメモリ柱状半導体層３８の中心軸から離れる方向へ傾斜するように形成されている。 - 特許庁

To prevent increase of conduction resistance by restraining spreading of an upper surface solder layer for mounting a semiconductor laser element such as a pump LD of high output and a lower surface solder layer for jointing a submount to an external device such as a base.例文帳に追加

高出力のポンプＬＤ等の半導体レーザ素子を搭載するための上面半田層、およびサブマウントを台座等の外部装置に接合するための下面半田層の濡れ広がりを抑えることにより、導通抵抗の増大を防ぐことのできるものとすること。 - 特許庁

In the design sheet, the design layer is laminated on the upper surface of the resin layer of a resin composition containing 20-100 pts.wt. of a hydrous silicate per 100 pts.wt. of the non-halogen type resin, a hydrous alkaline earth metal silicate is used as the hydrous silicate.例文帳に追加

非ハロゲン系樹脂１００重量部に対して含水珪酸塩を２０〜１００重量部含有する樹脂組成物からなる樹脂層の上面に意匠層を積層することであり、さらに含水珪酸塩を含水珪酸アルカリ土類金属塩としたことである。 - 特許庁

To obtain a color multilayer coating film having a under layer formed from an anionic electrodeposition coating material (B) containing a color pigment and an upper layer formed from an anionic coating material (A) containing no color pigment without contaminating a bath for the anionic electrodeposition coating material (A) containing no color pigment.例文帳に追加

着色顔料を含有しないアニオン電着塗料（Ａ）の浴を汚染することなく、着色顔料を含有するアニオン電着塗料（Ｂ）を下層に、着色顔料を含有しないアニオン電着塗料（Ａ）を上層とした着色複層塗膜を得ること。 - 特許庁

The liquid crystal display easily controls the thickness of a liquid crystal layer 12 into a designed level in accordance with a design value by being formed in a prescribed interval so as to bring the holding projections 10 formed into the substantial same length into contact with the upper part of the projection of the wrinkle-like irregular layer 6.例文帳に追加

ほぼ同じ長さに形成された保持用突起部１０を皺状凹凸層６の凸部上に接するように所定の間隔で形成することにより、液晶層１２の厚さを設計値通りの厚さに容易に制御することができる。 - 特許庁

The ferroelectric memory 15 has a ferroelectric capacitor consisting of the lower electrode 12 formed on a base 10, a ferroelectric layer 14 formed to cover the lower electrode 12, an upper electrode 16 formed on the ferroelectric layer 14.例文帳に追加

基体１０上に形成された下部電極１２と、下部電極１２を覆って形成された強誘電体層１４と、強誘電体層１４上に形成された上部電極１６と、からなる強誘電体キャパシタを有する強誘電体メモリ１５である。 - 特許庁

The optical semiconductor device includes: an optical semiconductor element 10 including an optical waveguide core layer 14; and first and second anode electrodes 20 and 22 lined up on an upper surface of the optical semiconductor element 10 along an extending direction of the optical waveguide core layer 14.例文帳に追加

光半導体装置は、光導波路コア層１４を含む光半導体素子１０と、光半導体素子１０の上面において光導波路コア層１４の延在方向に沿って並べて設けられた第１及び第２のアノード電極２０，２２とを備える。 - 特許庁

To provide a thin-film transistor circuit device and a method for manufacturing the same having a wire composed of a lower layer made of aluminum base alloy and an upper layer made of molybdenum base alloy, in which the molybdenum base alloy is hard to corrode in the atmosphere.例文帳に追加

下層にアルミニウム系合金、上層にモリブデン系合金の構成の配線を有する薄膜トランジスタ回路装置において、モリブデン系合金の大気中における腐食が進行し難い薄膜トランジスタ回路装置及びその製造方法が要求される。 - 特許庁

The outer surface of a face panel 1 is provided with a reflection preventive film 12 having a conductive layer 10 formed of metal particulates or metal compound particulates 10a and an upper layer 11 containing mainly silica (SiO2) laminated.例文帳に追加

本発明の陰極線管においては、フェ−スパネル１の外表面に、金属微粒子あるいは金属化合物微粒子１０ａから成る導電層１０と、シリカ（ＳｉＯ_2）を主成分とする上層１１とが積層された反射防止膜１２が形成されている。 - 特許庁

At least two catalyst layers are formed on a cell wall of a honeycomb carrier, solid oxide powder carrying catalyst metal is arranged at the upper layer, and hollow ceria based or alumina based oxide powder carrying catalyst metal is arranged at the lower layer.例文帳に追加

ハニカム状担体のセル壁に少なくとも２つの触媒層を形成し、上層には触媒金属を担持した中実状の酸化物粉末を配置し、下層には触媒金属を担持した中空状のセリア系又はアルミナ系の酸化物粉末を配置する。 - 特許庁

To provide a building for arranging a number of effective spaces as residence spaces with no parking space in an upper layer superior in a view, natural lighting and ventilation by intensively arranging a parking space in a lower layer in the building.例文帳に追加

建築物における下層部に駐車スペースを集中配置し、眺望、採光及び通風等に優れた上層部においては、該駐車スペースの無い居住空間として有効な空間を多く配置することのできる建築物を提供するものである。 - 特許庁

To provide a manufacturing method of a semiconductor memory device forming a large-capacity capacitor, by forming an upper part electrode over the entire surface of a dielectric layer in a groove, without reducing the grain size of an HSG-Si layer nor closing the opening part of the groove that forms a cylinder-type capacitor with HSG-Si.例文帳に追加

HSG−Si層のグレインサイズを縮小せず、シリンダ型のキャパシタを形成する溝の開口部をHSG-Siで閉塞させず、溝内の誘電体層の全面に上部電極を形成し、大容量キャパシタを形成する半導体記憶装置の製造方法を提供する。 - 特許庁

In the manufacturing method, a mat body is arranged while the non-woven fabric layer is made to an upper side and the melted thermoplastic resin is poured into a cavity in the state that a molding die provided with the cavity for forming the projections is placed on the non-woven fabric layer.例文帳に追加

この発明の製造方法は、マット本体を不織布層を上側にして配置し、不織布層の上に突起形成用キャビティーを備えた成形型を載置した状態でキャビティー内に溶融した熱可塑性樹脂を注入することを特徴とする。 - 特許庁

The polarizing plate 10 is equipped with: a polarizer 2; an incident side protective film 3 disposed on the lower side face of the polarizer 2 via an adhesive layer 4; and an emission side protective film 1 disposed on the upper side face of the polarizer 2 via the adhesive layer 4.例文帳に追加

本発明の偏光板１０は、偏光子２と、偏光子２の下側の面に接着層４を介して設けられる入射側保護フィルム３と、偏光子２の上側の面に接着層４を介して設けられる出射側保護フィルム１とを備える。 - 特許庁

The planar magnetic element for non-contact charger having a structure in which a plane coil is buried in one side of a magnetic layer while exposing the upper surface thereof, comprises a dummy electrode arranged on the other side of the magnetic layer, in addition to a coil terminal electrode for the plane coil.例文帳に追加

磁性層の片面に、上面を露出させて平面コイルを埋設した構造となる非接触充電器用平面磁気素子であって、当該磁性層のもう一つの面に、前記平面コイルのコイル端子電極に加え、ダミー電極を配置してなる。 - 特許庁

To be concrete, the lower layer crossover magnetic anisotropic film 2 and the upper layer crossover magnetic anisotropic film 3 are arranged through an insulating film 4 in a designated area such as a square area 6 or an elongated area like an X-shape in diagonal lines.例文帳に追加

具体的な構造は、非磁性体上に下層側交差型磁気異方性膜２、上層側交差型磁気異方性膜３が、絶縁膜４を介し、所定領域を正方領域６又長方領域として、対角線上にＸ字状で配置されている。 - 特許庁

The photoirradiation type thermoelectric measuring instrument is constituted in such a way that two relay electrode layers 24 and 26 are formed on the surface of an aluminum nitride substrate 12, and a GaAs sample 14 is stuck to the upper surface of the first relay electrode layer 24 through an adhesive layer 18 composed of indium having good thermal conductivity.例文帳に追加

窒化アルミニウム製の基板１２には二つの中継電極層２４、２６が形成されていて、第１中継電極層２４の上には、熱伝導が良好なインジウムからなる接着層１８を介して、ＧａＡｓ試料１４が接着されている。 - 特許庁

A drain material for vacuum consolidation 1 is provided with: a drain material 2 connected to a drainage hose 4 at its upper end; and interval holding means 5a for maintaining a length corresponding to the layer thickness of a lower seal layer 10, below the drain material 2 through an airtight cap 3.例文帳に追加

排水ホース４を上端部に連結したドレーン材２と、該ドレーン材２の下に気密キャップ３を介して下部シール層１０の層厚さに対応した長さを維持する間隔保持手段５ａが設けられている真空圧密用ドレーン材１としたものである。 - 特許庁

A method for manufacturing a piezoelectric element is forming a resist layer 35 on a laminated film 34 in which a lower electrode 31, a piezoelectric film 32, and an upper electrode 33 are laminated on a silicon substrate 30 in this order from the bottom and removing the laminated film 34 that is not covered with the resist layer 35 by ion milling.例文帳に追加

シリコン基板３０上に下から下部電極３１、圧電膜３２及び上部電極３３の順に積層された積層膜３４上にレジスト層３５を形成し、レジスト層３５に覆われていない積層膜３４をイオンミリングで除去する。 - 特許庁

The semiconductor device 100 comprises a lower layer DL formed of a transistor element and a silicon substrate 1 including wirings or the like; and an upper-most layer UL including an input and output portion 10, a large capacity wiring 30, a capacitor 40, a signal wiring 50, and a passivation film 80.例文帳に追加

半導体装置１００は、トランジスタ素子および配線部等を含むシリコン基板１からなる下層ＤＬと、入出力部１０、大容量配線３０、キャパシタ４０、信号配線部５０およびパッシベーション膜８０を含む最上層ＵＬとを備える。 - 特許庁

The present invention relates to a probe contacting electrode 110 which is formed on a surface of a package of an electronic device and with which a probe of a prove device is brought into contact, wherein an upper layer part 2 of the probe contacting electrode is made of a softer conductive material than a conductive material that forms a lower layer part 1.例文帳に追加

電子デバイスのパッケージ面に形成されてプローブ装置のプローブが当接されるプローブ接触用電極１１０であって、プローブ接触用電極の上層部分２が下層部分１よりも軟質の導電性物質にて構成されている。 - 特許庁

When a list display instruction is inputted from the input part 101, the memo data stored in the memo data buffer 105 are reduced overlapping and listed at a display part 102 and overlapping parts are displayed so that lower-layer data have lower luminance than that of upper-layer data.例文帳に追加

入力部１０１から一覧表示指示がされたときには、前記メモデータバッファ１０５に記憶されているメモデータを表示部１０２に一部分を重ねて縮小一覧表示し、重なった部分は下層データの輝度を上層データの輝度より低くして表示する。 - 特許庁

In the method of manufacturing the organic EL element, which includes a lower electrode, an organic thin film layer, and an upper electrode sequentially formed on a support body, a porus layer is formed on at least a part of a periphery of the lower electrode on the support body.例文帳に追加

支持体上に、下部電極と、有機薄膜層と、上部電極とを該順に有する有機ＥＬ素子の製造方法であって、支持体上の下部電極の周囲の少なくとも一部に多孔質層を設けることを含む、有機ＥＬ素子の製造方法。 - 特許庁

The upper layer of the thin film is etched by a dry etching process by using a chlorine-based gas that substantially does not contain oxygen, and subsequently the lower layer of the thin film and the substrate are etched together by a dry etching process using a fluorine-based gas to obtain a mold for imprint.例文帳に追加

薄膜の上層を、酸素を実質的に含まない塩素系ガスを用いたドライエッチング処理によりエッチング加工し、続いて薄膜の下層及び基板を、弗素系ガスを用いたドライエッチング処理により一度にエッチング加工することによりインプリント用モールドを得る。 - 特許庁

A laminated paper 45, wherein a lower layer paper 2 having required displays 13, 14, and 15 and an upper layer paper 22, wherein openings 33, 34, 35, and 36 to expose the displays 13, 14, and 15 respectively are provided, are stacked one on another, is used to form at least a part of the surface of the container.例文帳に追加

所要の表示１３，１４，１５，１６を設けた下層紙２とこれらの表示１３・・・１６を露出させた開口３３，３４，３５，３６を設けた上層紙２２とを互いに貼着してなる積層紙４５を用いて表面の少なくとも一部を形成した。 - 特許庁

In a semiconductor device including an ordinary LSI circuit and an inductor component essential for a high frequency device both formed on the same substrate, wiring is formed with a laminated wiring layer of TiN/Ti/AlCu/TiN/Ti formed in order from upper layer toward lower layers in an ordinary LSI circuit region.例文帳に追加

通常のＬＳＩ回路と、高周波デバイスに必須なインダクタ素子とを同一基板上に形成した半導体装置において、通常のＬＳＩ回路領域は上層から下方に向かって順にＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉとなる積層配線層により配線を形成する。 - 特許庁

A truncated conical lower electrode 10 composed of a first lower electrode layer 10a and a second lower electrode layer 10b is provided on an Si substrate 1 provided with an n- channel MOS transistor, and a low dielectric constant film 11 is provided on the upper bottom of the lower electrode 10.例文帳に追加

ｎチャネルＭＯＳトランジスタが設けられたＳｉ基板１上に、第１の下部電極層１０ａと第２の下部電極層１０ｂとからなる円錐台状の下部電極１０を設け、下部電極１０の上底上に低誘電率膜１１を設ける。 - 特許庁

After formation of a thick resin film 5 and an upper layer contact hole 51 that penetrates the film, formation of a lower layer contact hole 41 that penetrates a gate insulation film 15 and patterning of an ITO film for the purpose of forming a transparent pixel electrode are performed all together, under one resist pattern 8.例文帳に追加

厚型樹脂膜５及びこれを貫く上層コンタクトホール５１の形成後に、一つのレジストパターン８の下で、ゲート絶縁膜１５を貫く下層コンタクトホール４１の作成と、透明画素電極形成のためのＩＴＯ膜のパターニングとを一括して行う。 - 特許庁

A signal charge accumulation layer or a first sensor region 221 is formed on the surface side of a semiconductor substrate 211 and a hole accumulation layer or a second sensor region 222 is formed on the upper part of the first sensor region 221, whereby an embedded photodiode 232 is formed.例文帳に追加

半導体基板２１１の表面側に信号電荷蓄積層である第１センサ領域２２１を形成し、第１センサ領域２２１の上部にホール蓄積層である第２センサ領域２２２を形成することで、埋込フォトダイオード２３２を形成する。 - 特許庁