「もうけ n」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

The non-volatile storage memory 100 comprises a memory cell including n (n is even number equal to or larger than 4) control gates 114 to 117 allocated in parallel between the first and second impurity diffusing domains 160a and 160b, provided in separation from a silicon substrate 102 and memory domains 106a to 106d respectively forming pairs with these control gates.例文帳に追加

不揮発性記憶素子１００は、シリコン基板１０２に離間して設けられた第１および第２の不純物拡散領域１６０ａおよび１６０ｂの間に並行配置されたｎ個（ｎは４以上の偶数）のコントロールゲート１１４〜１１７、およびそれらのコントロールゲートとそれぞれ対を成すメモリ領域１０６ａ〜１０６ｄを含むメモリセルを含む。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The multilayer film reflection mirror is formed by alternately providing Mo-Si pair layers of Mo layers composed principally of Mo and Si layers composed principally of Si on a base, thicknesses of Mo layers and Si layers of first to (n)th pair layers right above the base are made equal to one another and (n) value is set to ≤20.例文帳に追加

本発明の多層膜反射鏡は、基材上にＭｏを主成分とするＭｏ層とＳｉを主成分とするＳｉ層とからなるＭｏ-Ｓｉペア層を交互に設けた多層膜反射鏡であって、基材直上の第１番目のＭｏ-Ｓｉペア層から第ｎ番目のＭｏ-Ｓｉペア層におけるＭｏ層の厚さとＳｉ層の厚さとが等しくされると共に、ｎの値がｎ≦２０となるように設定されることを特徴とする。 - 特許庁

N first power feeding circuits 4 are provided according to the N antenna elements 21 along the direction D1, and provided with M feeding parts 41 made a one-to-one connection to beam ports 32 of M element sets 3 and a signal input part 42 for receiving a transmission signal outputted from a radio wave transmission circuit 7.例文帳に追加

第１給電回路４は、方向Ｄ１に沿ったＮ個のアンテナ素子２１に対応してＮ個設けられ、Ｍ個のエレメントセット３のビームポート３２と１対１で接続される給電部４１をＭ個備えるとともに、電波送信回路７から出力された送信信号を入力する信号入力部４２を備える。 - 特許庁

The channel configuration method includes a step where time frames sectioned at an interval of a prescribed time are provided to a communication channel having n-sets of subcarriers and a step where a prescribed number of the subcarriers is selected from n-sets of the subcarriers and the common control channel signal and the common pilot signal are periodically inserted to each time frame of the selected subcarriers in order to solve the tasks above.例文帳に追加

ｎ個のサブキャリアの通信チャネルに所定時間毎に区切られた時間フレームを設ける段階と、ｎ個のサブキャリアから所定数個のサブキャリアを選択し、選択されたサブキャリアの時間フレーム毎に共通制御チャネル信号及び共通パイロット信号を周期的に挿入する段階とを有することにより上記課題を解決する。 - 特許庁

The analog input circuit provided with an A/D converter 5 for converting the analog input signals of a prescribed frequency is provided with a test signal superimposing part 3 for continuously superimposing the analog test signals of a test frequency ft different from the N multiple (N is a natural number) of the prescribed frequency and superimposed signals by the superimposing part 3 are converted into digital superimposed signals by the A/D converter 5.例文帳に追加

所定周波数のアナログ入力信号をディジタル信号に変換するＡ／Ｄコンバータ５を有するアナログ入力回路に、所定周波数のＮ倍（Ｎは自然数）とは異なる試験周波数f_tのアナログ試験信号を連続的に重畳する試験信号重畳部３を設け、重畳部３による重畳信号をＡ／Ｄコンバータ５によりディジタル重畳信号とする。 - 特許庁

In the semiconductor device having a parallel p-n layer with an n-type drift region 2 and a p-type partition region alternately arranged a plurality of times, an insulating film 16 thicker than a gate oxide film 6 is formed on the surface of a region with no p base region 8 between first p-type partition regions 3a having the p base regions 8 among the p-type partition regions.例文帳に追加

ｎ型ドリフト領域２とｐ型仕切領域とを交互に配置した並列ｐｎ層を有する半導体装置において、ｐ型仕切領域のうちのｐベース領域８が形成された第１ｐ型仕切領域３ａ間の、ｐベース領域８が形成されていない領域の表面に、ゲート酸化膜６より厚い絶縁膜１６が設けられている。 - 特許庁

The laminated body includes at least an adhesive layer and the sealant layer on the plastic substrate in this order, includes the thickness of the adhesive layer of ≤1 μm, and the adhesive layer comprising ≥85 wt.% isocyanate compound with at least bi-functional isocyanate groups, and 0.01-0.5 wt.% tri-n-propylamine or tri-n-butylamine.例文帳に追加

プラスチック基材上に少なくとも接着層とシーラント層がこの順序で設けられていて、接着層の厚みが１μｍ以下であって、接着層が８５重量％以上の２官能以上のイソシアネート基を有するイソシアネート化合物と、０．０１〜０．５重量％のトリ−ｎ−プロピルアミンまたはトリ−ｎ−ブチルアミンからなることを特徴とする積層体。 - 特許庁

A pin 23 for an N well area which is not electrically connected to a power line 15 supplying a 1st source potential to the source area of a P channel TR is provided, so a potential different from the source area of the P channel TR can be supplied to the N well area 19 and the threshold voltage can be controlled.例文帳に追加

Ｐチャネルトランジスタのソース領域に第１の電源電位を供給する電源線１５と電気的に非接続であるＮウェル領域用のピン２３を設けているため、Ｎウェル領域１９にＰチャネルトランジスタのソース領域とは異なる電位の供給が可能となり、しきい値電圧を制御できる。 - 特許庁

A trimming device 2 includes n fuse trimming selection circuits 21, and a serial parallel conversion circuit which converts input serial data into parallel data, and outputs a trimming signal to the n fuse trimming selection circuits 21, wherein in the fuse trimming selection circuit 21, a first fuse cutting circuit 33, a second fuse cutting circuit 36, and a selector circuit 50 are provided.例文帳に追加

ｎ個のヒューズトリミング選択回路２１と、入力されるシリアルのデータをパラレルのデータに変換してｎ個のヒューズトリミング選択回路２１にトリミング信号を出力するシリアルパラレル変換回路と、を備えたトリミング装置２であって、ヒューズトリミング選択回路２１には、第１のヒューズ切断回路３３と、第２のヒューズ切断回路３６と、セレクタ回路５０とが設けられている。 - 特許庁

When a recording and reproducing rate of a signal of a desired format is set to n, the number of recording and reproducing heads larger than the number of heads used for recording and reproducing the signal at a first rate and smaller than n times the number of heads used for recording and reproducing the signal at the first rate are provided in a rotational drum 11.例文帳に追加

所望のフォーマットの信号の記録再生レートをｎ倍とするとき、回転ドラム１１には、第１のレートで信号を記録再生するときのヘッド数よりも多く、第１のレートで信号を記録再生するときヘッド数のｎ倍よりも少ないヘッド数の記録ヘッドと再生ヘッドを設ける。 - 特許庁

The electric heater having a heating element capable of heating by feeding current, provides a plurality of electrodes to feed power to the heater, and makes electrode terminals connected to the electrodes removable to enable the change of the number of the electrodes from two pieces to n pieces (n: any integer of three or larger).例文帳に追加

本発明の通電発熱ヒータは、通電発熱が可能な発熱体を有するヒータにおいて、該発熱体に給電するための電極が複数個設けられており、該電極に接続される電極端子を着脱可能とすることにより、電極数を２個からｎ個（ｎは３以上の任意の整数）まで変更可能とする。 - 特許庁

A substrate 10 of the photodetector 1A having an n-type substrate 101 and a p-type epitaxial layer 102 is provided with a photodiode array having a plurality of photodiodes 12 (n-type channel area 121), and a light incident part 13 comprising an opening part used for making light detected by the photodiodes 12 get incident.例文帳に追加

ｎ型基板１０１及びｐ型エピタキシャル層１０２を有する光検出器１Ａの基板１０において、複数のフォトダイオード１２（ｎ型チャンネル領域１２１）を有するフォトダイオードアレイと、フォトダイオード１２で検出する光を入射するために用いられる開口部からなる光入射部１３とを設ける。 - 特許庁

The rotating mechanism 20 includes; a first magnet member 21 which has at least N pole and S pole arranged on a circumference; a second magnet member 25 which has at least either N pole or S pole and is disposed opposite to the first magnet member 21; and a holding member which holds the first magnet member 21 and the second magnet member 25 so that both members can rotate relatively to each other.例文帳に追加

回転機構２０は、円周上に配置された少なくともＮ極およびＳ極を有する第１磁石部材２１と、第１磁石部材２1に対向する位置に設けられ、少なくともＮ極およびＳ極のいずれか一方を有する第２磁石部材２５と、第１磁石部材２１と第２磁石部材２５とを相互に相対的に回転可能に保持する保持部材とを含む。 - 特許庁

A contacted area between a P-type silicon substrate 1 and an N-type low-concentration well region 2 is reduced by forming a trench on the silicon substrate at a charge accumulation region 6 of a MOS type capacitor, so that the MOS type capacitor with a reduced leakage current from the N-type low-concentration well region 2 to the P-type silicon substrate 1 can be obtained.例文帳に追加

ＭＯＳ型のキャパシタの電荷蓄積領域６のシリコン基板にトレンチを設けることにより、Ｐ型シリコン基板１とＮ型低濃度ウェル領域２の接触面積を減少させたから、Ｎ型低濃度ウェル領域２からＰ型シリコン基板１へのリーク電流を低減させたＭＯＳ型キャパシタを得ることが出来る。 - 特許庁

Four chemical injection nozzles 14a to 14d are vertically arranged two by two in a gas treating device 14, a chemical 15 (N,N- diethylaminoethanol) corroding the active metal contained in the porous fly ash in a waste gas is sprayed into the gas treating device 14 as the film to corrode the metal contained in the fly ash in the waste gas, the reproduction of dioxins is suppressed.例文帳に追加

ガス冷却装置１４に上下に各々二箇に薬剤投入ノズル１４ａ〜１４ｄが設け、排ガス中の多孔質飛灰に含まれる活性金属を腐蝕させる薬剤（Ｎ，Ｎ−ジエチルアミノエタノール）１５をガス処理装置１４内に膜状に噴霧し、排ガス中の飛灰に含む金属の腐蝕させ、ダイオキシン類の再生成を抑制する。 - 特許庁

An opening width regulating member 302 which extends facing each other from right and left sides of an opening part parallel to the line in the main scanning direction formed by a nip point N and has a paper sheet guide face 303 to perform guide toward the nip point N is provided on the opening part 301 immediately before the nip point between a paper feed roller 21 and a retard roller 26.例文帳に追加

給紙ローラ２１とリタードローラ２６とのニップ点直前の間口部３０１には、ニップ点Ｎが形成する主走査方向の線と平行に間口部の左右両側から対向して延び、ニップ点Ｎへ向かって案内する用紙案内面３０３を備える間口規制部材３０２が設けられている。 - 特許庁

An AND circuit is constituted of the output of the first ball fed at first and the second ball, the AND circuit of AND output successively taken thereafter to the n-th ball and the (n+1)-th ball is constituted, the AND output of respective stages is sent to the CPU and also the output of the final stage is sent to an abnormality display means.例文帳に追加

遊技球の投入個数を遊技機の遊技球投入口で計量する遊技球の計数及び不足・異常表示用の装置において、計数する遊技球の中心を結ぶ直線に直交する軸上に光軸を配した赤外線発光ＬＥＤ及び受光素子を規定球数分設け、各規定位置の遊技球の有無をセンサーでまとめて出力する。 - 特許庁

The semiconductor layer 54 has an n-type first semiconductor region 24 in contact with the first main electrode 20, a p-type second semiconductor region 58 in contact with the second main electrode 2, and an n-type third semiconductor region 12 provided between the first and second semiconductor regions 24 and 58.例文帳に追加

半導体層５４は、第１主電極２０に接触しているｎ型の第１半導体領域２４と、第２主電極２に接触しているｐ型の第２半導体領域５８と、第１半導体領域２４と第２半導体領域５８の間に設けられているｎ型の第３半導体領域１２を有している。 - 特許庁

On a semiconductor substrate including N-type drift layer 11, IGBT regions 1 acting as an IGBT element and diode regions 2 acting as a diode element are alternatingly and repeatedly laid out, and P-type Schottky contacts 24 drawing out holes from the N-type drift layer 11 are provided in the surface part of the N-type drift layer 11 located on the most IGBT region 1 side among the diode region 2.例文帳に追加

Ｎ−型ドリフト層１１を含む半導体基板にＩＧＢＴ素子として動作するＩＧＢＴ領域１とダイオード素子として動作するダイオード領域２とが交互に繰り返しレイアウトされており、ダイオード領域２のうちもっともＩＧＢＴ領域１側であって、Ｎ−型ドリフト層１１の表層部に、Ｎ−型ドリフト層１１からホールを引き抜くＰ型のショットキーコンタクト領域２４を設ける。 - 特許庁

For the ultrasonic probe 10, wiring 14 connecting each of N pieces of ultrasonic transducers 13 and a processor unit 11 is gathered by a group to be connected to the same multiplexer (MUX) 17 among n pieces of MUXs 17 provided in the processor unit 11 for selectively switching the ultrasonic transducer 13 to be driven from the N pieces of the ultrasonic transducers 13 and housed in a multi-core shield cable 15.例文帳に追加

超音波プローブ１０は、Ｎ個の超音波トランスデューサ１３の各々とプロセッサ装置１１を繋ぐ配線１４を、プロセッサ装置１１に設けられた、Ｎ個の超音波トランスデューサ１３の中から駆動させる超音波トランスデューサ１３を選択的に切り替えるｎ個のマルチプレクサ（ＭＵＸ）１７のうち、同一のＭＵＸ１７に繋がれるグループで纏めて多芯シールドケーブル１５に収容している。 - 特許庁

The semiconductor laser element includes a semiconductor lamination part having at least an n-type semiconductor layer and a p-type semiconductor layer, a first insulating part provided on either the n-type semiconductor layer and/or the p-type semiconductor layer and has a first opening, and a contact electrode provided continuously on the first insulating part and the semiconductor layer in the first opening and connected electrically with the semiconductor layer in the first opening.例文帳に追加

本発明の一形態に係る半導体レーザ素子は、ｎ型半導体層とｐ型半導体層とを有する半導体積層部と、ｎ型半導体層とｐ型半導体層の少なくとも一方の半導体層上に設けられ第１開口部を有する第１絶縁部と、第１絶縁部上と第１開口部における半導体層上とに連続して設けられ第１開口部において半導体層と電気的に接続されたコンタクト電極と、を備える。 - 特許庁

The electronic device is provided with a p-type or n-type SiC semiconductor part and a carbon electrode which is installed on the SiC semiconductor part and which contains a carbon nanotube extended from the surface of the SiC semiconductor part.例文帳に追加

本発明の電子装置は、ｐ型或いはｎ型のＳｉＣ半導体部と、前記ＳｉＣ半導体部上に設けられ且つ前記ＳｉＣ半導体部の表面から延在したカーボンナノチューブを含む炭素電極とを具備したことを特徴とする。 - 特許庁

The active region 17 is provided between the first conductive semiconductor layer 13 and the second conductive semiconductor layer 15 while having a group III-V compound semiconductor layer 21 containing nitrogen (N) and arsenic (As) as V group.例文帳に追加

活性領域１７は、第１導電型III−Ｖ化合物半導体層１３と第２導電型III−Ｖ化合物半導体層１５との間に設けられており、またＶ族として窒素（Ｎ）およびヒ素（Ａｓ）を含むIII−Ｖ化合物半導体層２１を有する。 - 特許庁

Rectangular waveguides are piled up being folded so that (n) wide wall surfaces can be adhesive and the planar array antenna is constituted by providing plural slots for radio wave radiation on one narrow wall surface on one side of the folded waveguide.例文帳に追加

上記折返し導波管を複数個用いてｎ重に広壁面が密接するよう、方形導波管を折返して積み重ね、該折返し導波管の片側一方の狭壁面に複数の電波放射用スロットを設けて平面アレーアンテナを構成する。 - 特許庁

An N-side electrode 48 is exposed behind the common mesa 45 as a common counter electrode to the P-side electrodes 46, and provided on a contact layer 50 which extends from the rear end face of the laser stripes 44 in the direction of the laser stripes.例文帳に追加

ｎ側電極４８が、ｐ側電極４６に対する共通対向電極として、共通メサ４５の背後で露出し、レーザストライプ４４の背後端面側からレーザストライプ方向に延在するコンタクト層５０上に設けられている。 - 特許庁

Randomly disposing embossed portions 15a on the surfaces of a plurality of guide grooves provided on an upward feeding guide 13 for supporting a polishing cloth N can change the rotating directions of pachinko game balls B, which are going up along the guide grooves.例文帳に追加

研磨布Ｎを支持する揚送ガイド１３に設けてある複数のガイド溝１５の表面にエンボス部１５ａをランダムに配置することにより、ガイド溝に沿って上昇移動中のパチンコ玉Ｂの回転方向を変化可能としてある。 - 特許庁

A prescribed potential difference is produced between the drain region 4 and the source region 3, by which electrons are moved from the control gate electrode 7 to the N-type impurity region 9 and furthermore accelerated to be injected into the floating gate electrode 11.例文帳に追加

そして、ドレイン領域４とソース領域３との間に所定の電位差を設けることにより、制御ゲート電極７からｎ型不純物領域９へ電子を移動させ、更にこの電子を加速して浮遊ゲート電極１１に注入する。 - 特許庁

A semiconductor light-emitting element comprises a first semiconductor layer including an n-type semiconductor layer, a second semiconductor layer including a p-type semiconductor layer, and a light-emitting portion provided between the first semiconductor layer and the second semiconductor layer.例文帳に追加

実施形態によれば、ｎ形半導体層を含む第１半導体層と、ｐ形半導体層を含む第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光部と、を備えた半導体発光素子が提供される。 - 特許庁

A capacitor has an electrode based on an n-type semiconductor of which the work function is 5.0 eV or more, preferably, 5.5 eV or more, provided in contact with one face of a dielectric and having nitrogen and at least one of indium, tin or zinc.例文帳に追加

誘電体の一つの面に接して設けられた、インジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有する仕事関数が５．０電子ボルト以上、好ましくは５．５電子ボルト以上のｎ型半導体による電極を有するキャパシタである。 - 特許庁

Then, between these electrodes (10, 20), a gel type polyelectrolyte 30 composed of polyvinylidene fluoride (PVDF) polymer or N-methyl-2-pyrrolidone (NMP) solvent or 3-methoxy propionitrile (MP) solvent containing 3 to 20 wt.% of its copolymer is installed.例文帳に追加

そして、これらの電極（１０、２０）の間に、ポリビニリデンフルオライド（ＰＶＤＦ）系重合体またはその共重合体を３〜２０重量％の量で含有するＮ−メチル−２−ピロリドン（ＮＭＰ）溶媒または３−メトキシプロピオニトリル（ＭＰ）溶媒からなるゲル型高分子電解質３０を設ける構成とした。 - 特許庁

A hole region 11 of group V atom that contacts the n-type electrode 12 and where ratio (group III atomic number/group V atomic number) is larger than 1 is provided in a semiconductor device having the GaN-based semiconductor where the electrode 12 is provided on the surface containing nitrogen atoms.例文帳に追加

窒素原子を含む面上にｎ型電極１２を備えたＧａＮ系半導体を有する半導体素子において、ｎ型電極１２と接し、（III族原子数）／（V族原子数）が１よりも大きいＶ族原子の空孔領域１１を設ける。 - 特許庁

The floating resistor formed under a state that one end is floated electrically is formed in an isolated insular shape in an n-type semiconductor region 13 formed in a p-type semiconductor substrate 10 as a diffusion resistor 14 composed of a p-type semiconductor.例文帳に追加

一端が電気的に浮いた状態で設けられるフローティング抵抗を、ｐ型半導体からなる拡散抵抗１４として、ｐ型半導体基板１０内に形成されたｎ型半導体領域１３内に孤立した島状に形成する。 - 特許庁

The electrode sections of the drain region and source region of n-type or p-type double gate MOS transistor structure are provided with each gate electrode by self-alignment (simultaneously positioned at one time of a lithography process).例文帳に追加

島状半導体結晶層内に形成されたＮ形またはＰ形二重ゲートＭＯＳトランジスタ構造のドレイン領域およびソース領域の電極部は各ゲート電極と自己整合（一回のリソグラフィー工程で同時に位置決めされること）で設ける。 - 特許庁

In this solar cell panel 1 wherein an amorphous semiconductor film 7 and a microcrystalline semiconductor film 11 are arranged in tandem, an intermediate layer 9 made of a microcrystalline n-type semiconductor film is provided between the amorphous semiconductor film 7 and the microcrystalline semiconductor film 11.例文帳に追加

非晶質の半導体膜７と微結晶の半導体膜１１とをダンデムした構成の太陽電池パネル１において、上記非晶質の半導体膜７と上記微結晶の半導体膜１１との間に、微結晶のｎ型半導体膜で構成された中間層９が設けられている。 - 特許庁

As for each pixel block 12, a common reset transistor Tr_RST for resetting the whole pixel 11 and a common amplifying transistor Tr_AMP for amplifying signal read out from n pieces of pixels 11 are provided at external portion of the pixel block 12.例文帳に追加

各画素ブロック１２に対しては、その外部に、全画素１１をリセットする共通のリセットトランジスタＴｒ_ＲＳＴと、ｎ個の画素１１から読み出される信号を増幅する共通の増幅トランジスタＴｒ_ＡＭＰとが設けられる。 - 特許庁

Since, as a result, the area of the N-type negative resistive elements 11 and 12 such as a resonance tunnel diode can be enlarged, the oscillation efficiency does not degrade and large output power can be obtained without providing another external signal source.例文帳に追加

その結果、共鳴トンネルダイオードのようなＮ型負性抵抗素子１１，１２の面積を大きくすることができるので、発振効率が低下せず、かつ、外部に他の信号源を設けることなく大きな出力パワーを得ることができるようになる。 - 特許庁

The semiconductor laser has the active layer interposed between a p-clad layer and an n-clad layer wherein the active layer has multiple quantum wells including a plurality of barrier layers and well layers and at least one barrier layer is subjected to p-type modulation doping.例文帳に追加

ｐ−クラッド層とｎ−クラッド層との間に活性層が設けられ、活性層が、障壁層およびウェル層を複数有する多重量子井戸を有し、かつ、少なくとも１つの障壁層にｐ型変調ドープが施された半導体レーザを提供する。 - 特許庁

Additionally, in the fixing device, a preliminary heating element 70 for heating the fixing belt 53 to a predetermined temperature in a preheat area PH located in front of the fixing nip N is fixed in contact with the back 53b of the fixing belt 53.例文帳に追加

そのような定着装置において、定着ベルト５３を定着ニップＮの手前にある予熱域ＰＨで予め所定の温度となるように加熱する予備加熱体７０を、定着ベルト５３の裏面５３ｂに接するように、固定して設ける。 - 特許庁

A means is employed in the photovoltaic element where an intermediate layer having an energy intermediate level is provided between a p-type semiconductor layer and an n-type semiconductor layer to realize that the energy intermediate level exists in the forbidden band equal to or lesser than the Fermi level.例文帳に追加

ｐ型半導体層とｎ型半導体層との間にエネルギ中間準位を有する中間層を設けた光起電力素子において、前記エネルギ中間準位は、フェルミ準位以下の禁制帯に存在する、という手段を採用する。 - 特許庁

An n-type gallium nitride based semiconductor layer 19 of a Schottky barrier diode includes a substrate 11 having a principal surface 11a and a first semiconductor region 19a of a forward mesa shape having a side surface 19d and a top surface 19c and provided on the principal surface 11a of the substrate 11.例文帳に追加

ショットキバリアダイオードのｎ^−型窒化ガリウム系半導体層１９は、主面１１ａを有する基板１１と、側面１９ｄと上面１９ｃを有しており順メサ形状の第１の半導体領域１９ａを含み基板１１の主面１１ａ上に設けられている。 - 特許庁

A high pressure N channel MOS transistor 10 is disposed between a high pressure transistor 9 to which a high power supply VM is applied and the transistor 8 of the current mirror circuit 6, and a Zener voltage is applied to the gate of the transistor 10.例文帳に追加

そして、高電源電圧ＶＭが印加される高耐圧のトランジスタ９とカレントミラー回路６のトランジスタ８との間に高耐圧のＮチャンネルＭＯＳトランジスタ１０を設け、トランジスタ１０のゲートにはツェナー電圧を印加する。 - 特許庁

The semiconductor device includes a nanotube having a structure in which two nanotubes 11, 12 each having the characteristics of an N-type semiconductor and adjacent to a first nanotube 13 having the characteristics of a P-type semiconductor; and conductors 14, 16 and 15, 17 opposite to one another with the first nanotube 13 sandwiched.例文帳に追加

Ｐ型半導体の特性を有する第１ナノチューブ１３に隣接してＮ型半導体の特性を有する２つの第２ナノチューブ１１、１２とが設けられた構造を有するナノチューブと、第１ナノチューブ１３を挟んで対向する導体１４、１６及び導体１５、１７と、を備えている。 - 特許庁

Further, beam widths of the light irradiated from the irradiating end of respective N pieces of optical fiber F1 to Fn can be adjusted by the lens L, since the lens L fitted at the irradiating end side can converge or diverge the light in Y-direction.例文帳に追加

さらに、その出射端側に設けられたレンズＬがＹ方向に関して光を収斂または発散させることができるので、Ｎ本の光ファイバＦ_１〜Ｆ_Ｎそれぞれの出射端から出射される光の線幅がレンズＬにより調整され得る。 - 特許庁

Also, a groove from a semiconductor surface constituting a base layer 18 to the deep n+ buried layer 4 for the collector is provided around the base layer, an insulation layer 6 is buried inside the groove, and thus the parasitic capacitance between the base and the collector is reduced.例文帳に追加

また、ベース層１８を構成する半導体表面からその深いコレクタ用ｎ^+埋め込み層４に達する溝をベース層の周囲に設けその溝内部に絶縁層６を埋め込むことによってベース・コレクタ間の寄生容量を小さくする。 - 特許庁