「入出力制御」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

入出力を短絡した第１のインバータ１とバッファ２とにより負荷回路の基準となる電圧源を構成し、差動増幅器６の出力を基にヒステリシス制御回路５が第１の負荷回路３と第２の負荷回路４のシフト量を調整することによってヒステリシスを構成する。例文帳に追加

A power supply becoming the reference of a load circuit is constituted of a first inverter 1 and a buffer 2 having short-circuited input and output, and a hysteresis control circuit 5 regulates the amount of shift of first and second load circuits 3 and 4 based on the output from a differential amplifier 6 thus constituting hysteresis. - 特許庁

電力分配部１および電力合成部４は、ウイルキンソン形電力分配／合成器１２と、入出力側のそれぞれに接続されたインピーダンス切換回路１１、１３ａ、１３ｂと、制御部１４とを有し、入力信号の分岐および電力増幅器２、３出力の合成を行う。例文帳に追加

A power distributing circuit 1 (power combining circuit 4) is provided with a Wilkinson type power distributing/combining device 12, an impedance changeover circuit 11 (impedance changeover circuits 13a, 13b) and a control section 14 to distribute an input signal (combine the outputs of power amplifiers 2, 3). - 特許庁

監視入出力サーバ３は、括り番号で指定される括り手順制御データをファイル３_2から読み出して連続した停電区間を一括した登録データ３_3として作成し、登録データからの停電作業データの作成に際して停電中止情報で指定される停電区間を停電中止させる。例文帳に追加

The supervisory input -output server 3 reads tie procedure control data assigned by the tie numbers, from a file 32 to prepare the continuous power failure zone as batch registered data 33 and stops power failure assigned by the power failure stop information when preparing power failure work data from the registered data. - 特許庁

保持ヘッド１４には、ウエーハ５０を研磨パッド２０に押圧するための動作部が設けられるとともに、該動作部を制御するためのＲＯＭ、ＲＡＭ、マイクロプロセッサ、信号入出力部等を備えたマイコン４６を内蔵する。例文帳に追加

A retention head 14 is equipped with an operation section for pressing a wafer 50 to a polishing pad 20, and at same time, incorporates a microcomputer 46 having a ROM, a RAM, a microprocessor, a signal I/O section, and the like for controlling the operation section. - 特許庁

本発明の抵抗コンデンサ選択機能制御方法によると、外接入出力ポートをそれぞれ抵抗とコンデンサに連接し、抵抗とコンデンサの充放電時間の差を利用してその比を計算し、この比により多くのデータに分けて選択に供する。例文帳に追加

In the method, circumscribed input/output ports are connected to a resistance and a capacitor, a difference in charging/discharging times between the resistance and the capacitor is utilized to calculate the ratio and multiple kinds of data are obtained by division from the ratio for selection. - 特許庁

制御部１１は、音声Ｉ／Ｆ１８から音声信号が入力された後（ｓ１１０：ＹＥＳ）、通話開始操作が行われたら（ｓ１３０：ＹＥＳ）、外部との音声信号の入出力に利用する伝送経路を音声Ｉ／Ｆ１８に切り替える（ｓ１７０）。例文帳に追加

After a voice signal is input from a voice I/F 18 (s110: YES), when a conversation initiation operation is performed (s130: YES), a control part 11 switches the transmission path used for voice signal input/output to/from the outside to the voice I/F18 (s170). - 特許庁

印刷用のページメモリが取得できないことや、取得が遅れるような状態が発生することがなく、さらに効率的にページメモリを使用した画像入出力の並行動作を実現するページメモリ管理を行う画像形成装置、メモリ制御方法を提供する。例文帳に追加

To provide an imaging apparatus for administering a page memory while realizing an image inputting and outputting parallel operation efficiently using the page memory without failing to obtain a printing page memory or delaying the obtainment, and a memory controlling method. - 特許庁

ユーザが、アレイ制御部２００のアレイ構成情報変更部２１０を用いて、データ保持部２０５に保持されるアレイ構成情報２０６を変更すると、当該アレイ構成情報が接続変更入出力部２０８を介してディスクインタフェース接続変更部７００に転送される。例文帳に追加

When a user changes array configuration information 206 stored in a data storage 205 using an array configuration information changing section 210 of an array controller 200, the array configuration information is transmitted to a disk interface connection changing unit 700 via a connection changing interface 208. - 特許庁

論理回路１００は、入出力端子間（１０１と１０５との間）の論理パス１３０に伝搬する遅延故障に関する信号を検出する可観測性テストポイント１１０または可制御性テストポイント１２０が接続されている。例文帳に追加

A logic circuit 100 has an observable test point 110 or a controllable test point 120, connected thereto, at which to detect a delay-failure-related signal propagating in a logical path 130 between an input terminal 101 and an output terminal 105. - 特許庁

不感帯処理回路40は、トラッキングエラー信号を入力信号とし、スレッドモータ24へ供給すべきスレッド制御信号を出力信号とする入出力関係において、入力信号の変化に拘わらず出力信号を一定値に維持する不感帯を有している。例文帳に追加

The blind zone processing circuit 40 has a blind zone to maintain an output signal at a specified value regardless of a change in the input signal in an input and output relation in which a tracking error signal is the input signal and the threading control signal to be supplied to the threading motor 24 is the output signal. - 特許庁

制御部６ｂは、その特定された使用者（被評価者および評価者）が使用する入出力端末２および３に、その目標管理実施ＩＤと関連づけられたイベント情報にて規定された目標管理制度の運営内容（例えば、目標管理シート）を適用する。例文帳に追加

A control part 6b applies the management contents (for example, result management sheet) of the result management system specified by event information associated with the result management execution ID to input/output terminals 2 and 3 to be used by the specified user(evaluatee and evaluator). - 特許庁

半導体メモリ１は、ＤＲＡＭ用のＮＡＮＤゲート２、クロック発生回路３、アドレスバッファ４、行デコーダ５、列デコーダ６、入力バッファ１０および出力バッファ１１と、ＳＲＡＭ用のメモリセルアレイ８および入出力制御回路９とを備える。例文帳に追加

A semiconductor memory 1 is provided with a NAND gate 2 for a DRAM, a clock generating circuit 3, an address buffer 4 a row decoder 5, a column decoder 6, an input buffer 10, an output buffer 11, and a memory cell array 8 for a SRAM. - 特許庁

出荷検査用のパフォーマンスボード１０５上に実装されたセレクタ１０６を、ＬＳＩテスタ１０７の検査用プログラムを用いて切り替えることにより、複数の半導体集積回路１０１、１０２への入出力信号１０８を制御する。例文帳に追加

A selector 106 mounted on a performance board 105 for shipment inspection is switched by using an inspection program of the LSI tester 107 to control input/output signals 108 to a plurality of semiconductor integrated circuits 101, 102. - 特許庁

このナビゲーション装置１の中央制御装置であるＡＳＩＣ２８では、第２０ピンに「ＣＤＭＡ」を識別する信号が入力されたら、相違ピン（第７，９，１２ピン）から入出力される信号をＣＤＭＡモードで処理する。例文帳に追加

When a signal for identifying 'code division multiple access(CDMA)' is inputted to a 20th pin, in an application specific IC(ASIC) 28 which is the central control unit of a navigation system 1, signals inputted/outputted from different pins (7th, 9th and 12th pins) are processed in a CDMA mode. - 特許庁

演算増幅器のバイアス電流の高バイアスと低バイアスとの切り換えのためのバイアス切り換え信号を、演算増幅器の入出力を制御する信号を用いて、ＩＣ内部で生成可能とした半導体集積回路装置を提供する。例文帳に追加

To provide a semiconductor integrated circuit device capable of generating, within an IC, a bias switching signal using the signal for controlling the input/output of a calculation amplifier to switch between a high bias and a low bias of bias current of the calculation amplifier. - 特許庁

非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。例文帳に追加

The asynchronous packer includes a write buffer commonly used for an asynchronous bridge and for upsizing, to buffer a write channel data; and first and second asynchronous packing controllers which control channel compaction according to first and second clocks, respectively, regarding the write channel data input/output to/from the write buffer during burst write. - 特許庁

また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。例文帳に追加

The asynchronous unpacker includes a read buffer commonly used for an asynchronous bridge and for upsizing to buffer a read channel data; and first and second asynchronous unpacking controllers which control channel compaction according to the first and second clocks, respectively, regarding the read channel data input/output to/from the read buffer during burst read. - 特許庁

従来の、ＰＬＣ機能を内蔵している産業ロボットにおいて、ＰＬＣ機能はあくまで入出力状態に関するシーケンス制御を行う機能のみとなっており、溶接を行う溶接ロボットにおける溶接出力データやロボット運転情報をＰＬＣ機能でのシーケンス制御に取り込んで処理するといったことはできない。例文帳に追加

To solve such a problem that a PLC (Programmable Logic Controller) function can only perform sequential control for input/output states basically, and welding output data and robot operation information in a welding robot for performing welding cannot be taken into the sequential control to process with the PLC function, in an industrial robot incorporating the PLC function. - 特許庁

回生によってモータが発電する電力をバッテリが蓄積する車載充放電制御装置において、バッテリ温度が上限バッテリ温度以上となった場合に入出力電力の上限を通常の値よりも低下させるバッテリ制限強化制御を行う場合、バッテリが効率的にエネルギーを蓄積できるようにする。例文帳に追加

To provide an in-vehicle charging/discharging controller having a battery that accumulates power generated in a motor by regeneration, the battery being configured to efficiently accumulate energy when a battery temperature becomes equal to or higher than the upper limit thereof, in battery limit enhancement control which lowers the upper limit of input/output power below a normal value. - 特許庁

入力補正部５２は、前記制御出力と前記制御入力との入出力特性関係を示すマップを予め記憶し、なまし処理を施した目標値と本来の目標値との差分をキーとして当該マップを検索することで、マップ項の補正量を知得してマップ項を補正する。例文帳に追加

The input correction part 52 stores a map indicating input and the output characteristics relationship between the output to be controlled and the input to be controlled in advance and retrieves the map using the difference between the target value subjected to moderating control and an original target value as a key to learn and obtain an amount of correction of the map items and correct the map items. - 特許庁

負荷を制御する電子式リレー５と、電子式リレー５の入出力接点のそれぞれに接続された接続配線を接続した配線端子台２と、配線端子台２に接続された中継配線８の一端に設けられ外部制御線１０を接続するための配線接続手段１３とを備えた。例文帳に追加

The functional unit includes an electronic relay 5 for controlling a load, a wiring terminal block 2 to which a connection wiring connected to each I/O contact of the electronic relay 5 is connected, and a wiring connection means 13 which is provided at one end of relay wiring 8 connected to the wiring terminal block 2 and connects an external control line 10. - 特許庁

情報強制消去制御手段（ＲＡＭクリア制御手段）は、入力ポート（入出力ポート）を一定時間内に複数回サンプリングし、複数の所定回数以上ＯＮである場合に、遊技進行情報一時記憶手段（バックアップ情報一時記憶手段）に一時記憶されている情報を消去する。例文帳に追加

A controlling means on forcible erasure of information (RAM-clearing control means) samples an input port (input/output port) a plurality of times in a given time period, and when it is in an ON state a plurality of predetermined times or more, it erases the information temporarily memorized in temporary memorizing means of a game-progression information (back-up information temporary memorizing means). - 特許庁

本発明に係るカード型記録媒体は、任意の情報を記録する半導体メモリ２と、この半導体メモリ２に対する情報の読み取りまたは書き込みを行う制御部４と、この制御部４と所定の外部装置との間における情報の入力または出力を、当該外部装置に対して非接触にて行う情報入出力部５とを備える。例文帳に追加

This card type recording medium is provided with a semiconductor memory 2 for recording optional information, a controlling part 4 for reading or writing information from/to the semiconductor memory, and an information inputting-outputting part 5 for contactlessly performing input or output of information between the controlling part 4 and a prescribed external device. - 特許庁

制御回路は、制御信号がスキャンチェーンにデータを入出力するスキャンシフト期間を示すときに、同じタイミングのシフトクロックを含むブロックスキャンクロック信号を生成し、組み合わせ回路の論理動作をテストするキャプチャ期間を示すときは複数の回路ブロック毎に異なるタイミングのパルスを含むブロックスキャンクロック信号を生成する。例文帳に追加

A control circuit generates a block scan clock signal including a shift clock at the same timing when a control signal shows a scan shift period for inputting and outputting data in the scan chain, and generates a block scan clock signal including pulses at different timing for each of the plurality of circuit blocks when the control signal shows a capture period for testing a logic operation of the combination circuit. - 特許庁

ＣＵＩ／Ｗｅｂ入出力変換サーバ１０２において、ＣＵＩ画面制御情報を用いてＷｅｂ画面制御情報を事前に生成しておくこと、及びＣＵＩアプリケーションを記述するソースコードを用いてＣＵＩアプリケーションから出力されたＣＵＩ画面データ構造情報をＷｅｂアプリケーションで利用できる形式に変換する処理を、ＣＵＩ画面ごとに生成しておくことを事前に実施しておく。例文帳に追加

In a CUI/Web input/output conversion server 102, Web screen control information is prepared in advance by use of CUI screen control information and, for each CUI screen, processing for converting CUI screen data structure information output from the CUI application into a format usable in the Web application is generated in advance using source codes describing the CUI application. - 特許庁

ローディング逆Ｆアンテナにより電波の送受信を行うアンテナ回路１と、無線通信の制御を行う制御回路、周波数の変調を行う変復調回路、周波数の変換を行う周波数変換回路、データの入出力を行うインタフェース回路のうち、少なくとも１つ以上の回路により構成される無線通信回路１４とを有する。例文帳に追加

The apparatus has an antenna circuit 1 of sending and receiving radio waves by a loading inverted-F antenna and a radio communication circuit 14, constituted of at least one circuit or more among control circuits for controlling radio communication, a modulation/demodulation circuit for modulating frequency, a frequency conversion circuit for converting the frequency and an interface circuit for inputting and outputting data. - 特許庁

キャッシュメモリにおいて、制御回路５は、タグメモリ１の不良列を指定する列アドレス信号ＣＡ０〜ＣＡｎが入力された場合は、たとえばタグメモリ１を非活性化させるとともに切換回路４を制御して、データメモリのスペアデータ入出力端子ＳＤＱ２をタグメモリ１とロジック回路３の間のデータバスＤＢ１に結合させる。例文帳に追加

In a cache memory, when column address signals CA0-CAn specifying a defective column of a tag memory 1 are inputted, a control circuit 5 non-activates the tag memory 1, while controls a switching circuit 4, and couples a spare data input/output terminal SDQ2 of a data memory to a data bus DB1 between the tag memory 1 and a logic circuit 3. - 特許庁

隣接局検出回路３１によって、受信周波数に隣接する搬送波周波数を有するＩＢＯＣ局が検出されると、制御部７０は、ステレオ復調回路２５、ソフトミュート回路２６等に指示を送って、チャンネルセパレーション特性、ブレンド特性、ハイカット特性、ソフトミュート特性等の入出力特性の制御内容を変更する。例文帳に追加

When an adjacent station detection circuit 31 detects an IBOC station having a carrier frequency adjacent to a received frequency, a control section 70 transmits an instruction to a stereo demodulation circuit 25 and a soft mute circuit 26 or the like to revise the control contents of input/output characteristics such as a channel separation characteristic, a blend characteristic, a high-cut characteristic, and a soft mute characteristic. - 特許庁

演算部１０３はユーザ識別情報入力し、入出力制御部１０４を経由してユーザデータベース１０５と、リレーション属性データベース１０６と、プロファイル属性データベース１０７とからデータを読み出し、入力したユーザ識別情報を基に当該ユーザと、他のユーザとの間の相性をあらわす距離を求め、計算結果を制御部１０２へ出力する。例文帳に追加

The computing part 103 inputs the user identification information, reads data from a user database 105, a relation attribute database 106 and a profile attribute database 107 via an input/output control part 104, calculates a distance that represents the chemistry between the user and another user on the basis of the user identification information inputted, and outputs this calculation result to the control part 102. - 特許庁

素材データを記録する共有ストレージと、映像音声データの入出力を行う複数のビデオサーバと、前記ビデオサーバを制御するビデオサーバ制御装置と、ファイルシステムを管理するファイルシステム管理情報を有するファイルシステム管理サーバと、を備え、前記ビデオサーバは、前記ファイルシステム管理情報のコピーを有することを特徴とする。例文帳に追加

The video server system includes: a shared storage for recording material data; a plurality of video servers each for inputting/outputting video/audio data; a video server control device for controlling the video servers; and a filing system management server having filing system management information for managing a filing system, wherein each video server has a copy of the filing system management information. - 特許庁

半導体記憶装置において、データ書込または読出に選択された選択ワード線に対して、低電圧または高電圧を供給する電圧制御回路を設け、選択ワード線に対応する複数のメモリセルを対象として、１回のデータの書込または読出を実行する入出力制御回路をさらに設ける。例文帳に追加

In a semiconductor memory, there are provided: a voltage control circuit for supplying low voltage or high voltage to a word line selected for write or read; and an input/output control circuit for performing a single time data write or read to a plurality of memory cells corresponding to a selected word line. - 特許庁

クロック制御回路は、第２のクロック信号を入力して第３のクロック信号（ＣＬＫ３）を順序回路に供給し、入出力の位相を可変可能な位相可変回路（３０，３１）と、第１のクロック信号に対する第３のクロック信号の位相差を検出しその位相差を一定とするように位相可変回路を制御する位相差検出回路（３２）とを有する。例文帳に追加

Each clock control circuit 3 has variable phase circuits 30, 31 capable of inputting a 2nd clock signal, supplying a 3rd clock signal CLK3 to a sequential circuit and changing the phase of an I/O and a phase difference detection circuit 32 for detecting a phase difference between the 1st and 3rd clock signals and controlling the variable phase circuits 30, 31 so as to fix the phase difference. - 特許庁

ＳＯＩ基板上に形成された高周波信号用スイッチ回路１において、高周波入出力端子ＡＮＴを高周波端子ＴＸに接続するか高周波端子ＲＸに接続するかを切替えるスイッチ部１１と、負電位Ｖｓｓを生成する負電位発生回路と、スイッチ部１１を制御する制御部１３とを設ける。例文帳に追加

The switch circuit 1 for the high frequency signals formed on the SOI substrate includes: a switch part 11 for switching whether to connect a high frequency input/output terminal ANT to a high frequency terminal TX or to connect it to a high frequency terminal RX; a negative potential generation circuit for generating a negative potential Vss; and a control part 13 for controlling the switch part 11. - 特許庁

半導体集積回路１０１は、受けたクロックに同期して電流を入出力する電流制御回路５１と、電流制御回路５１による電流の出力および入力によって充電および放電される第１のキャパシタＣ１を含み、第１のキャパシタＣ１の充電電荷に基づいて三角波を出力する電流／電圧変換回路５２とを備える。例文帳に追加

A semiconductor integrated circuit 101 is provided with a current control circuit 51 for inputting/outputting current, in synchronization with a received clock, and a current/voltage conversion circuit 52, which includes a first capacitor C1 that is charged and discharged by the output and the input of current by the current control circuit 51 to output triangular waves, on the basis of a charge potential of the first capacitor C1. - 特許庁

エンジン２０のアイドル時に、モータ発電機２２からＰＤＵ３２を通じて供給される発電電流Ｉｇの値を補機電流Ｉａの値に等しくなるように、換言すれば、バッテリ２８の入出力電流Ｉｂｉｎがゼロ値となるように、通電制御ＥＣＵ１０は、ＰＤＵ３２を進角・遅角制御する。例文帳に追加

A power control ECU 10 advances or retards a PDU 32 such that a value of a power generation current Ig supplied from the motor generator 22 through the PDU 32 becomes equal to a value of an auxiliary current Ia, in other words, such that an input/output current Ibin of the battery 28 becomes zero. - 特許庁

制御検証機構４４は、指定のレジスタに関するラダーシーケンス制御回路図を定義ファイル３６から取り込み、この回路図と編集ファイル４２から入力した各レジスタの変化状態とを照合し、この照合結果からシーケンスの動作網羅率を求めて、この結果を入出力装置４６に表示する。例文帳に追加

A control verification mechanism 44 takes in a ladder sequence control circuit drawing on the designated register from a definition file 36, collates the circuit drawing with the change state of the respective registers, which is inputted from the compilation file 42, obtains the operation covering rate of sequence from the collated result and displays the result on an input/output device 46. - 特許庁

制御回路１５は、読出し指示を示す制御信号を受けて、指定アドレスのデータを含むブロックを特定し、そのブロックのブロック番号とブロック番号レジスタ１８に格納されているブロック番号とが一致していれば、ワークメモリ１３内のデータを読出しデータとし、入出力バッファ１１に出力させる。例文帳に追加

The control circuit 15 specifies, upon reception of a control signal indicating a read instruction, a block including the data of a designated address, and outputs data as read data in the work memory 13 to the I/O buffer 11 if the number of the block matches the block number stored in the block number register 18. - 特許庁

また、低音増強処理手段に入力される楽音信号の入力レベルに基づき、当該低音増強処理手段による入出力レベル比が決定されるように、制御手段による制御が行われるので、入力レベルが大きい場合であっても、出力レベルが入力レベルより小さくなる不都合を防ぐことができる。例文帳に追加

Furthermore, since control is exerted by control means to ensure that determination of an input/output level ratio by the bass enhancement processing means will be made based on a musical sound signal input level fed into the bass enhancement processing means, an inconvenience that the output level becomes smaller than the input level can be prevented even when the input level is large. - 特許庁

シリーズレギュレータ４の温度と出力電圧と電気負荷６の負荷量の検出値から、制御手段７においてシリーズレギュレータ４の最大許容入力電圧を算出し、発電機１の出力電圧を制御することにより、シリーズレギュレータ４の入出力間電位差を所定の値に設定するシステムとしている。例文帳に追加

The system sets the potential difference between the input and output of a series regulator 4 by computing the maximum tolerable voltage of the series regulator 4 from the temperature of the series regulator 4, the output voltage, and the detection value of the quantity of the electric load 6, and controlling the output voltage of a generator 1 by means of a control means 7. - 特許庁

信号入出力装置１は、伝送ユニット３６からの信号のプロトコルを変換するネットワークインターフェイス１２を有し、ＣＰＵ１０は、伝送ユニット３６から送信された制御信号に基づいて各インターフェイス１１ａ〜１１ｄに接続された電気機器の動作状態を制御すると共に、その動作状態を示す監視信号を伝送ユニット３６に送信する。例文帳に追加

The apparatuses 1 have network interfaces 12 for translating protocols of signals from the transmission unit 36, CPUs 10 control operation states of electrical equipment coupled to each interface 11a-11d based on control signals transmitted from the transmission unit 36 and transmit monitoring signals indicating the operation states of the electrical equipment to the transmission unit 36. - 特許庁

流体の流量を測定する素子部と、該素子部の入出力信号を制御する回路部より構成され、加熱温度３５０℃以上，７００℃以下で制御されるガス流量計であって、該素子部の表面に形成されている保護コートが、排気ガス中に含まれるＰＭ成分の付着を防止する温度まで加熱可能な耐熱温度を有するガラスであることを特徴とするガス流量計である。例文帳に追加

A protective coating, formed on the surface of the element part, is glass having heatresistant temperature, which enables heating up to a temperature capable of preventing adhesion of a PM component contained in an exhaust gas. - 特許庁

各装着機１２は、通信システムとの間で入出力を行う通信部１８と、入力したシーケンスデータのうち、設定機械論理番号に関連するシーケンスデータを選別取得する選別フィルタ２０と、取得したシーケンスデータに基づいて電子部品の装着動作を制御する動作制御部２２とを備える。例文帳に追加

Each fitting machine 12 is provided with a communication part 18 for inputting/outputting data to/from the system 16, a selection filter 20 for selecting and acquiring sequence data concerned with the logical number of a set machine out of inputted sequence data and an operation control part 22 for controlling electronic parts fitting operation based on the acquired sequence data. - 特許庁

負荷を制御する電子式リレー５と、電子式リレー５の入出力接点のそれぞれに接続された接続配線を接続した配線端子台２と、配線端子台２に接続された中継配線８の一端に設けられ外部制御線１０を接続するための配線接続手段３とを備える。例文帳に追加

The functional unit includes an electronic relay 5 which controls a load, a wire terminal block 2 to which connection wires connected respectively to input/output contacts of the electronic relay 5 are connected, and a wire connecting means 3 which is disposed on one end of a relay wire 8 connected to the wire terminal block 2 and is connected to an external control line 10. - 特許庁

シフタ回路１０Ａは、不良メモリセルＭＣＡを含むノーマルカラムブロックＮＣ１を特定する上位アドレスＦＡ＜３：２＞とスペアカラムブロックイネーブル信号ＦＡＥとから生成された制御信号ＳＡ０〜ＳＡ３に応じてグローバルデータ入出力線ＧＩＯＱとＧＩＯＮおよびＧＩＯＳ０との接続関係を制御し、シフトリダンダンシによる救済を行なう。例文帳に追加

A shifter circuit 10A controls a connection relation among global data input/output lines GIOQm GION and GIOSO according to control signals SA0 to SA3 generated from a high order address FA<3:2> for specifying a normal column block NC1 including a defect memory cell MCA and a spare column block enable signal FAE, and performs saving based on shift redundancy. - 特許庁

外部機器２０からオーディオ／ビデオデータを受信して再生出力する機能を備えたオーディオ／ビデオ再生装置１０は、オーディオ／ビデオデータの受信及び再生出力に際し当該データを逐次蓄積しながら逐次出力するバッファ手段１２ａ，１２ｂと、このバッファ手段に対しデータの入出力を制御する制御手段１１を備える。例文帳に追加

An audio/video reproducing device 10 provided with a function for receiving audio/video data from external equipment 20 and reproduction-outputting, is provided with buffer means 12a, 12b outputting successively the data while accumulating successively the data when audio/video data are received and reproduction-output, and a control means 11 controlling input/output of the data for this buffer means. - 特許庁