1016万例文収録!

「入出力制御」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > 入出力制御の意味・解説 > 入出力制御に関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

入出力制御の部分一致の例文一覧と使い方

該当件数 : 2140



例文

音声入出力装置を備えた音声機器において、マイクの入力信号とイヤホンやスピーカ信号をそれぞれに用意されたパルス回路11(12)で検知し、それをSRフリップフロップとインバータ回路で構成される制御信号発生回路15に入力することによって、エコーキャンセルならびにハウリングキャンセルを制御する。例文帳に追加

A pulse circuit 11 (12), provided to an audio unit provided with an audio input output device, detects input signal picked up by a microphone, and a signal from an earphone or a speaker and gives the signal to a control signal generating circuit 15, consisting of an SR flip-flop and an inverter circuit to control echo cancellation and howling cancellation. - 特許庁

遊技に要する出力制御データを格納したメモリ手段34を有する遊技機の制御装置であって、上記メモリ手段34に対する接続の正否を検出する手段36を備え、該手段36が接続の否40,41を検出した時、その接続による入出力を禁止すべく構成したことを特徴とする。例文帳に追加

In this control device of the game machine having a memory means 34 for storing the output data required for a game, the control device has a means 36 for detecting correctness of the connection to the memory means 34, and is constituted so as to prohibit input-output by the connection when the means 36 detects wrongness 40 and 41 of the connection. - 特許庁

電気的書き換え可能なNAND型セルを用いたメモリセルアレイ1、カラムデコーダ4、ビット線制御回路2、ワード線制御回路6、データ入出力バッファ4を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。例文帳に追加

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range. - 特許庁

フラッシュメモリチップ20およびCPUコアチップ30を1つのパッケージに内蔵する複合デバイスにおいて、評価テスト時には、CPUコア40が入出力制御回路34を信号接続状態に制御するので、パッケージ内に積層されたフラッシュメモリチップ20およびCPUコアチップ30のアドレスやデータの評価テストが容易である。例文帳に追加

In the composite device for incorporating flash memory and CPU core chips 20 and 30 into one package, a CPU core 40 controls an I/O control circuit 34 to a signal connection state when the evaluation test is made, thus facilitating the evaluation test for the address and data of the flash memory and CPU core chips 20 and 30 that are laminated in the package. - 特許庁

例文

一方、要求トルクのすべてを出力できないときには、要求トルクのすべてが出力可能な範囲にモータMG1,MG2のトルク指令を再設定し、スロットル開度によるエンジン22の回転数フィードバック制御を伴ってバッテリ50の入出力制限の範囲内で要求トルクのすべてを出力するよう非通常時制御を実行する。例文帳に追加

Meanwhile, if the automobile 20 cannot output the whole requested torque, it resets torque commands of motors MG1, MG2 into a range in which the whole requested torque may be outputted, and executes emergency control so as to output the whole requested torque within the range of the input/output limit of the battery 50 while feedback controlling the rotating speed of the engine 22 by throttle opening. - 特許庁


例文

サーバ装置21は、ソフトウェア無線機11用の、通信の対象である第1の情報の処理に係るソフトウェアを予め記憶する記憶装置24と、ソフトウェアを送信する入出力手段23と、ソフトウェア無線機11からの通信がなくとも、ソフトウェア無線機11にソフトウェアを送信するように送信手段を制御する制御装置25とを含む。例文帳に追加

A server device 21 includes a storage device 24 for storing in advance software for the software radio set 11 about processing of first information as an object of communication, input/output means 23 for transmitting the software, and a control device 25 for controlling the transmitting means so that they transmit the software to the software radio set 11 even if no communication is established from the software radio set 11. - 特許庁

PLC制御プログラムを構成するファンクションブロックの入出力変数のセットをインタフェースとして管理し、ファンクションブロックの代わりに前記インタフェースを型としたインスタンスを用いて制御プログラム或いはファンクションブロックの内部プログラムの動作ロジックを作成することを許容する。例文帳に追加

A set of input/output variables of a function block configuring a PLC control program is managed as an interface, and an instance having an interface type instead of the function block is used to permit the creation of the operation logic of the control program or the internal program of the function block. - 特許庁

ハイブリッド自動車20では、坂路発進において、バッテリ50の入出力制限の範囲内でリングギヤ軸32aに出力すべき要求トルクのすべてを出力可能であるときには、エンジン22を目標回転数で運転するためのモータMG1の回転数フィードバック制御を伴って要求トルクのすべてを出力するよう通常時制御を実行する。例文帳に追加

A hybrid automobile 20, when it can output the whole requested torque to be output to a ring gear axle 32a within a range of an input/output limit of a battery 50 in starting on a slope, executes ordinary control so as to output the whole requested torque while feedback controlling the rotating speed of a motor MG1 to drive an engine 22 at a target rotating speed. - 特許庁

トロイダル形無段変速機1の制御装置81は、パワーローラ26が接触する入、出力ディスク2、4のトラクション面2a、4aに供給する潤滑油の供給量を、トロイダル形無段変速機1の作動条件に応じて予め作成されたトラクション面2a、4aの発熱マップに基づいて制御して供給する。例文帳に追加

A control device 81 of the toroidal continuously variable transmission 1 controls and supplies a supply quantity of lubricating oil supplied to the traction surfaces 2a and 4a of input-output discs 2 and 4 contacting with a power roller 26, based on a heating map of the traction surfaces 2a and 4a made in advance in response to an operation condition of the toroidal continuously variable transmission 1. - 特許庁

例文

入出力装置26は、時間管理装置28に接続され、この時間管理装置28からの定期的な時刻補正によって前記計測制御情報を時間管理するように設定する一方、時間管理装置28は、共通の時間軸による時間管理を行なうように、各制御装置25に時刻情報を送信する。例文帳に追加

The input-output device 26 is connected to a time managing device 28 and sets the measurement control information so as to be temporally managed by regular time correction from the time managing device 28, and meanwhile, the time managing device 28 transmits time information to each controller 25 so as to perform time management on the basis of a common time axis. - 特許庁

例文

車両用表示システム1は、制御部200と、制御部200内の入出力部205にそれぞれ接続された情報取得手段101〜111と、表示コントローラ207に接続された情報表示手段であるマルチディスプレイ300、HUD装置310、及び重畳表示装置320からなる。例文帳に追加

The display system 1 for the vehicle comprises a control part 200; information obtaining means 101-111 connected to an input/output part 205 in the control part 200 respectively; a multi-display 300, i.e., an information display means connected to a display controller 207; HUD device 310; and an overlapping display device 320. - 特許庁

モータ駆動などの制御システムコントローラとして使用するには、AD変換機能、PWM出力などの入出力機能、タイマー機能などの処理能力を有する従来型のMPUで現代ベクトル制御理論を具現化するには、高速演算機能が大幅に不足するといった課題を解決する。例文帳に追加

To solve the following problems: a high-speed calculation function runs short sharply in achieving a present vector control theory by a former type MPU with processing capabilities such as an AD conversion function, an I/O function such as a PWM output, and a timer function, and it cannot be used as a control system controller such as a motor drive. - 特許庁

穀物情報提供サーバ11は、購入者端末12から穀物に関する検索条件を受信する入出力制御手段22と、受信した検索条件に従って、生産者別マスタデータベース24に記憶された穀物に関する穀物特徴情報を検索する制御部21と、検索された穀物特徴情報を購入者端末12に送信する手段とを有する。例文帳に追加

This grain information providing server 11 comprises an input and output control means 22 for receiving a retrieval condition related to a grain from a purchaser terminal 12, a control part 21 for retrieving grain characteristic information related to grains stored in a master database 24 by producers, and a means for transmitting retrieved grain characteristic information to the purchaser terminal 12. - 特許庁

FIFO制御回路は、FIFOバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、FIFO動作させる制御手段と、を含む。例文帳に追加

The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit. - 特許庁

電力変換装置1は、直流から低周波領域の大電力を入出力する大容量電力変換機10と高周波領域の小電力を出力する小容量電力変換機20とを並列接続して構成される主回路系100と、主回路系100を統合して制御する制御回路系200とを備える。例文帳に追加

The power converter 1 is provided with a main circuit system 100 structured by connecting a large-capacity power converter 10 which inputs and outputs large power in a low-frequency range from a DC parallel to a small-capacity power converter 20 which outputs small power in a high-frequency range, and a control circuit system 200 that integrates and controls the main circuit system 100. - 特許庁

プラントデータを入出力するためのIOインターフェースアクセス方法として、制御プログラム5aを実行中にプログラム実行部7からシステムバス4に接続されたIOインタフェース3内のプラントデータ3aを直接アクセスする方法と、制御プログラム5aの実行完了後の空き時間にプランの更新を一括して行う方法のどちらかを選択できるようにしたものである。例文帳に追加

Either a method for directly performing access from a program executing part 7 to plant data 3a in an IO interface 3 connected to a system bus 4 during the execution of a control program 5a or a method for performing the update of a plan in a batch at an idle time after the completion of the execution of the control program 5a is selected as an IO interface access method for inputting and outputting plant data. - 特許庁

モータドライバ80において外部と電気的に接続されるコネクタ82は、外部から電源電圧が供給される電源端子84と、外部において接地される接地端子85と、電源端子84及び接地端子85の間に介在し、外部からモータドライバ80を制御する制御回路との間において信号を入出力するための信号端子89とを有することを特徴とする。例文帳に追加

A connector 82 electrically connected in the motor driver 80 with the exterior has a power terminal 84 to which a supply voltage is supplied from the exterior, a ground terminal 85 grounded at the exterior, and a signal terminal 89 interposed between the power terminal 84 and the ground terminal 85 and serves for exchanging signals with a control circuit that controls the motor driver 80 from the exterior. - 特許庁

また、実動作時には、CPUコア40が入出力制御回路34を信号遮断状態に制御するので、外部端子とアドレス/データバス37を電気的に遮断されて、チップ内部は外部からのノイズの影響を受けることがなければ、フラッシュメモリチップ20およびCPUコアチップ30のアドレスやデータが外部に漏れることもない。例文帳に追加

Also, in the actual operation, the CPU core 40 controls the I/O control circuit 34 to a signal break state, thus electrically breaking an external terminal and an address/data bus 37, preventing the inside of the chip from being affected by external noise, and preventing the address and data of the flash memory and CPU core chips 20 and 30 from being leaked to the outside. - 特許庁

アクセス制御回路130は、レジスタ格納アドレスと入力アドレス信号との一致比較結果およびレジスタ格納データのメモリセルアレイへの書込動作完了の有無に応じて、メモリセルアレイとレジスタ回路と入出力ポートとの間におけるデータの読出動作および書込動作を制御する。例文帳に追加

An access control circuit 130 controls read-out operation and write-in operation of data among the memory cell array, the register circuit, and the input/output port depending on a result of comparison for coincidence between a register storage address and an input address signal and whether write-in operation of data stored in a register for the memory cell array is finished or not. - 特許庁

スキャナ機能およびプリンタ機能を有するコピー部1,2と、ブロックセレクション機能およびファクシミリ機能を有する画像入出力制御部3とを含むデジタル複合機であって、コインが投入されるコインロボ部14と、投入されたコインに応じてプリント出力を制御するコア部10とを備える。例文帳に追加

The digital composite machine including copy parts 1 and 2 having a scanner function and a printer function and a picture input/output control part 3 having a block selection function and a facsimile function is provided with a coin robot part 14 into which coins are thrown and a core part 10 which controls print output in accordance with thrown-in coins. - 特許庁

半導体集積回路がアセンブリされるパッケージにおいて接続される外部入出力ピンがない所定のバウンダリスキャンレジスタ111,112がある場合に、バイパス制御信号入力端子5に印加されるバイパス制御信号に応じてそれらの所定のバウンダリスキャンレジスタ111,112をバイパスするためのスイッチ20を備えている。例文帳に追加

When a prescribed boundary scan registers 111 and 112 having no connected external input-output pin exist in a package in which a semiconductor integrated circuit is assembled, a switch 20 for by-passing the registers 111 and 112 in accordance with a by-pass control signal impressed upon a by- pass control signal input terminal 5 is provided. - 特許庁

メイン処理部6内のメインマイコンには、搭載対象の全車種についての共通プログラムと各車種のための固有プログラムとが制御プログラムとして記憶され、スイッチ制御部7内のスイッチマイコンには、操作信号の入出力処理用プログラムの他に、搭載対象の車両種類を示す車種コードが記憶される。例文帳に追加

A common program regarding all vehicle types to be mounted and intrinsic programs for each vehicle type are stored in a main microcomputer in the main processing part 6 as a control program and vehicle type codes to indicate the vehicle type to be mounted are stored other than the program for input/output processing of the operation signal in a switch microcomputer in the switch control part 7. - 特許庁

出力制御部101fは、情報通知必要性判定部101eによって取得された情報のうち、情報をユーザである運転者に通知する必要があると判定された「親密個人」及び該当情報を入出力部104から表示出力及び/又は音声出力する様に制御する。例文帳に追加

An output controller 101f exerts control to make a display output and/or a voice output concerning an intimate person who is determined that it is necessary to give information to a driver who is a user and the information out of information obtained by an information notification necessity determination part 101e from an input and output part 104. - 特許庁

遊技盤の入賞装置に設けられ制御装置との間で信号を入出力する回路基板28に、磁力を検出する磁気検出素子51を設け、制御装置には磁気検出素子51において磁力が検出されたときに警報信号を出力する警報信号出力手段を設けて不正防止装置50を構成する。例文帳に追加

This fraud prevention device 50 is so constituted that a circuit board 28 provided in a winning device of a game board and inputting/outputting signals with a control device has a magnetism detecting element 51 detecting magnetism, and the control device has an alarm signal output means outputting an alarm signal when the magnetism detecting element 51 detects the magnetism. - 特許庁

特に、制御信号生成部3からの光スイッチ制御信号が与えられると光散乱や回折が顕著になる媒質を有する光スイッチを用いることで光スイッチ1の入出力ポート間での光結合を著しく低下させ、波長可変送信装置から波長が不定の光信号を出力させないようにする。例文帳に追加

Particularly, optical coupling between input/output ports of the optical switch 2 is considerably decreased by using the optical switch with a medium wherein optical scattering and diffraction are conspicuous when receiving an optical switch control signal from the control signal generating section 3, so that an optical signal with unstable wavelength is not output from the wavelength variable transmission apparatus. - 特許庁

音声検出部101は、音声入出力装置6からの音声データの入力を検出し、パケット送出制御部103は、音声検出部101による音声データ入力の検出結果に基づいて、音声データ、および一般データの無線IPパケット網5への送出タイミングを制御する。例文帳に追加

A voice detecting part 101 detects the input of voice data from a voice input/output device 6, and a packet transmission control part 103 controls the transmission timing of the voice data and general data to a radio IP packet network 5 based on the detection result of the input of the voice data by the voice detecting part 101. - 特許庁

ディスク制御装置とディスク装置とをIDEやSCSI等のディスクインタフェース用バスを介して接続してなるディスク制御システムにおいて、一連の入出力要求に対してリトライ回数の総数を設定することで、バッファメモリの容量の低減化を図るとともに、リトライを充分な回数行なえるようにする。例文帳に追加

To reduce the capacity of a buffer memory and to execute a sufficient number of times of retry by setting the total number of times of retry with respect to a series of input/output requests in a disk control system where a disk controller and a disk device are connected through a bus for disk interface such as IDE and SCSI. - 特許庁

半導体試験装置2の入出力制御部6では、仮想端末装置4a〜4nから送られてきた実行命令は入力命令スプール部12に一時保管され、入力した順に入力命令制御部14に送られて実行命令がデーター化され、半導体試験装置2の実行部5に送られ、命令が実行される。例文帳に追加

An input/output controller 6 in a semiconductor tester 2 temporarily stores execute instructions sent from virtual terminals 4a-4n in an input instruction spool 12, and sends them to an input instruction controller 14 for forming the execute instructions into data which are then sent to an executing section 5 of the tester 2 to execute the instructions. - 特許庁

制御部201によりインターフェース回路200の接続状態を監視し、データ通信ユニット120の装着を検出すると、無線回路202のデジタル入出力ポートとPIAFS制御部222とが接続され、PIAFS方式による高速データ通信用の無線インタフェースに切り換えられる。例文帳に追加

A control section 201 monitors the connection state of an interface circuit 200 and when mounting of the data communication unit 120 is detected, a digital input/output port of a wireless circuit 202 and a PIAFS(PHS Internet Access Forum Standard) control section 222 are connected, and a wireless interface for high speed data communications adopting the PIAFS system is selected. - 特許庁

微小駆動状態制御手段134によって、コースト走行時に実行されるクラッチツウクラッチダウン変速に際しては実際の入出力回転速度差N_SLIPに基づいてエンジン回転速度N_E が増量制御されることにより、上記クラッチツウクラッチダウン変速中には車両が微小駆動状態に維持される。例文帳に追加

A slight driving state controlling means 134 controls or increases engine speed NE according to an actual input/output speed difference NSLIP in a clutch-to-clutch downshift performed during coasting travel, to thus maintain a slight driving state of the vehicle during the clutch-to-clutch downshift. - 特許庁

プリンタ2095,スキャナ2070との間で行われる画像データの入出力動作を制御するシステム制御部2150と、画像データに対して所定の画像処理を行う画像処理部2149,2151との間を画像リング2008を介してリング状に接続しデータ転送を行う構成を特徴とする。例文帳に追加

A system control unit 2150 for controlling the input/output operation of image data performed between a printer 2095 and a scanner 2070 is annularly connected to image processing units 2149, 2151 via an image ring 2008 for performing predetermined image processing for the image data, in a ring shape, and data are transferred. - 特許庁

バス110を利用して通信する複数の入出力デバイス140および制御装置102を有するプロセス制御システム内において、第1冗長デバイス120および第2冗長デバイス122は前記バスに結合されており、そこでは、第2冗長デバイスは第1冗長デバイス障害を検出するようにプログラムされている。例文帳に追加

In a process control system having a controller 103 and a plurality of input/output devices 140 in communication using a bus 110, a primary redundant device 120 and a secondary redundant device 122 are coupled to the bus, wherein the secondary redundant device is programmed to detect a primary redundant device fault. - 特許庁

メモリ装置は,ロウアドレスにより選択される複数のページ領域を含むメモリセルアレイをそれぞれ有し,バンクアドレスにより選択される複数のバンクと,第1の動作コードに応答して,前記バンク内のページ領域の活性化を制御するロウ制御部と,データ入出力端子群とを有する。例文帳に追加

This memory device 86 is provided with a plurality of banks to be selected by a bank address, which are respectively equipped with a memory cell array including a plurality of page areas to be selected from a low address; a low control part for controlling the activation of page areas in the banks in response to a first operation code; and a data input/output terminal group. - 特許庁

複数のIO制御装置30、40に接続されるバスアービタ装置20を備えた情報処理装置における同期バスのクロック補整回路において、バスアービタ装置20が、クロックを補整するためのディレイ値を算出するディレイ算出回路110と、算出したディレイ値に基づいて各入出力制御装置に分配するクロックにディレイを付加するディレイ付加回路150、160とを備える。例文帳に追加

In this clock compensation circuit for the synchronous bus in an information processor having a bus arbiter device 20 connected to the plurality of IO controllers 30, 40, the bus arbiter device 20 has a delay calculation circuit 110 calculating a delay value for compensating a clock, and delay addition circuits 150, 160 adding a delay to the clock distributed to each the input/output controller on the basis of the calculated delay value. - 特許庁

信号入出力装置1は、伝送ユニット36からの信号のプロトコルを変換するネットワークインターフェイス12を有し、CPU10は、伝送ユニット36から送信された制御信号に基づいて各インターフェイス11a〜11dに接続された電気機器の動作状態を制御すると共に、その動作状態を示す監視信号を伝送ユニット36に送信する。例文帳に追加

Each of the signal input/output devices 1 includes a network interface 12 for converting a protocol of a signal from the transmission unit 36, and a CPU 10 controls an operational status of electrical equipment connected to respective interfaces 11a-11d based on a control signal transmitted from the transmission unit 36, and transmits a monitoring signal indicative of that operational status to the transmission unit 36. - 特許庁

データ入出力部4を介して受信された監視制御対象装置群10からの状態情報は、システム状態情報解析部3により解析され、監視制御対象装置群10に状態変化が発生したとき、状態変化を示す情報がシステム状態情報表示部2に供給される。例文帳に追加

State information from a monitor-control object device group 10 received through a data input-output part 4 is analyzed by a system state information analyzing part 3, and when a change in the state occurs in the monitor-control object device group 10, the information showing the change in the state is supplied to a system state information indicating part 2. - 特許庁

デイスク制御装置(1)は、データの一部を格納するキャッシュメモリ(14)と、記憶デイスクデバイス(2)のトラックが所定のトラックフォーマットに初期化済みか否かを示す管理テーブル(20)と、ホスト(3)からの入出力要求に対し、管理テーブル(20)を参照して、前記トラックフォーマットパターンの作成を行う制御ユニット(10、12)とを有する。例文帳に追加

This disk controller 1 has a cache memory 14 for storing one part of data, a control table 20 for indicating whether a track of the storage disk device 2 is initialized to a prescribed track format or not, and control units 10, 12 for preparing a track format pattern with respect to an input/output request from a host 3, while referring to the control table 20. - 特許庁

リミットサイクルを発生させる際に、リレー要素の前にローパスフィルタを挿入することにより外乱の影響を抑止するとともに、特性の異なる複数のローパスフィルタに対してそれぞれリミットサイクルテストを行い、それらの際における制御対象の入出力信号の基本波成分を用いて制御対象の動特性を推定することにより、精度の良い推定を可能にする。例文帳に追加

When generating the limit cycle, a low-pass filter is inserted before the relay element to deter influence of disturbance, a limit cycle test is performed to a plurality of low-pass filters having different characteristics, and the dynamic characteristics of the control target are estimated by use of a fundamental wave component of the input/output signal of the controlled object at that time to allow the high-accuracy estimation. - 特許庁

上位装置からの指令により複数のディスクドライブ8に対するデータの記録再生動作を制御すると共に所定のキャッシュメモリに対する再生データの入出力制御する複数のディスクアレイコントローラ2を備え、この各ディスクアレイコントローラ2に、当該各ディスクアレイコントローラ2が共用可能な一つのキャッシュメモリ4を併設することとした。例文帳に追加

This device is provided with plural disk array controllers 2 for controlling the recording and reproducing operation of data to a plurality of disk drives 8 corresponding to a command from a host device and controlling the input/output of reproduced data to the prescribed cache memory and each of these disk array controllers 2 is provided with one cache memory 4, which can be shared by each of relevant disk array controllers 2. - 特許庁

配列情報処理装置100は、配列情報処理装置100の全体を統括的に制御するCPU等の制御部102、通信回線等に接続されるルータ等の通信装置に接続される通信制御インターフェース部104、入力装置112および出力装置114に接続される入出力制御インターフェース部108、および、各種のデータベースやテーブルを格納する記憶部106を備えて構成されている。例文帳に追加

The array information processor 100 comprises a control part 102 such as a CPU for integrally controlling the whole array information processor 100, a communication control interface part 104 connected to a communication device such as a router connected to a telecommunication line, an input- output control interface part 108 connected to an input device 112 and an output device 114, and a storage part 106 for storing various databases and tables. - 特許庁

マイクロコンピュータの出力論理設定専用の入力ポートを用いることなく、マイクロコンピュータの入出力ポートをその入出力ポートに接続される外部回路に適合した出力論理に的確に自動設定することができ、これによりポートの利用効率の向上、コストの低減、作業能率の向上、および信頼性の向上などが図れるマイクロコンピュータを用いた制御回路およびマイクロコンピュータの出力論理設定方法を提供する。例文帳に追加

To provide a control circuit using a microcomputer and an output logic setting method for a microcomputer that can improve port use efficiency, reduce costs, improve work efficiency and improve reliability, by automatically accurately setting an input/output port of a microcomputer to output logic conforming to an external circuit connected to the input/output port, without using an input port dedicated to microcomputer output logic setting. - 特許庁

マイクロコントローラコアロジック102は、電源108がマイクロコントローラコアロジック102に接続された場合に、入出力ポートロジック106の出力ロジックレベルを制御し、そして電源108がマイクロコントローラコアロジック102から切断された場合に、入出力ポートロジック106の出力ロジックレベルは、電源108がマイクロコントローラコアロジック102から切断される直前と同じ状態を維持する。例文帳に追加

When a power source 108 is connected to the microcontroller core logic 102, the microcontroller core logic 102 controls the output logic level of the input/output port logic 106 and when the power source 108 is disconnected from the microcontroller core logic 102, the output logic level of the input/output port logic 106 maintains the same state as just before the disconnection of the power source 108 from the microcontroller core logic 102. - 特許庁

定義体データ管理部がデータベースのデータベーステーブルを作成するためのデータベース作成情報、入出力用画面を作成するための画面作成情報及び入出力用画面間の遷移制御を少なくとも行う業務プログラムを作成するための業務プログラム作成情報を含んだ定義体情報を受け付け、チェック処理部がかかる定義体情報の整合性を検査したうえで定義体データとして記憶部に記憶させるよう構成する。例文帳に追加

A definition data management part receives definition body information including database creation information for creating the database table of a database, image creation information for creating an image for input/output and job program creation information for creating a job program for at least performing transition control between the images for the input/output, and a check processing part checks the consistency of the definition information and then stores it in a storage part as definition data. - 特許庁

上記問題を解決するために、本発明のレンズ装置をバーチャル映像と撮影映像の映像合成処理を目的とした入出力信号を備え、 前記映像合成処理を目的とした入出力信号は、前記光学可動部材に連動した前記位置検出手段からの位置情報をアナログ電圧信号による方式及びデジタルパルス列の方式及び前記制御手段からのデータ通信による方式の3つの方式で情報伝達可能である構成とする。例文帳に追加

The lens apparatus includes an input/output signal which aims the video synthesizing processing of a virtual image with photographed images; and by which position information from a position detection unit linked with a movable optical member is transmitted as information by the three systems based on the analog voltage signal, the digital pulse train, and the data communication from a control unit. - 特許庁

画像信号を画像処理する超音波診断装置装置1において、入力された画像信号に対して階調や輝度調整の入出力特性の調整を複数の調整パターンから視覚的に選択可能とし、調整パターンから所望の調整パターンを選択された調整パターンに対応する入出力特性で画像信号の階調や輝度調整を行う制御部4を備えた超音波診断装置。例文帳に追加

The ultrasonic diagnostic instrument 1 for processing an image signal includes a control means 4, with which the adjustments of an input/output characteristic concerning gradation and luminance adjustments in the inputted image signal are visually selected from a plurality of adjustment patterns, and the gradation or the luminance of the image signal is adjusted by the input/output characteristic corresponding to a desired adjustment pattern selected from the plurality of adjustment patterns. - 特許庁

CPU15から入力又は出力ユニット確認信号が出力されると、入力ユニットT1,T4,T5は、各自のアドレスに対応するブロックパルスに同期して自己のチャンネル数を返信され、伝送制御部13から中央制御装置12に送られ、CPU15は、通信制御部16において変換された並列データに基づいて、各アドレスに関連付けて入出力力情報と、チャンネル数とを記憶部22に書き込む。例文帳に追加

When input or output unit confirmation signals are outputted from a CPU 15, input units T1, T4, and T5 receive the number of own channels which are in synchronization with a block pulse corresponding to each own address, and the number of own channels is transmitted from a transmission control section 13 to a central control apparatus 12. - 特許庁

処理内容が記述されている行単位のレコードからなる処理設定テーブル104を制御用コンピュータ100内のメモリーあるいは記憶媒体に記憶させ、そのレコードに付加されている管理番号に従って処理の制御を行う処理エンジン101を同コンピュータ上で稼動させることによって、入出力装置108とデータベース107のデータ処理をプログラム処理化して一元的に制御できるようにする。例文帳に追加

The data processings of the input/output device 108 and the data base 107 are program processed and unitary controlled by storing a processing setting table 104 consisting of records by unit of line in which the processing contents are described in a memory or a storage medium in a computer 100 for control and activating a processing engine 101 to control the processing according to management numbers added to the records on the computer. - 特許庁

他の発明は、一定間隔をおいて複数配置され、複数のサブバンクからなるスタックバンク構造体と、スタックバンク構造体を構成するサブバンクのコラム関連信号を全部制御するコントロールブロックと、スタックバンク構造体間に配置される複数のグローバル入出力ラインとを含む。例文帳に追加

The other invention includes stack bank structure consisting of a plurality of sub-banks arranged at fixed intervals, a control block controlling all column-related signals of the sub-banks constituting the stack bank structure, and a plurality of global input/output lines arranged between stack bank structures. - 特許庁

その後、USBコネクタ15に接続された外部デバイス2が太陽電池ユニット2であった場合、コンピュータ1は、入出力制御回路16内の電源ラインのスイッチングを行って、太陽電池ユニット2から入力される電力を使った、充電回路19によるバッテリ18の充電を開始する。例文帳に追加

Afterwards, when the external device 2 connected to the USB connector 15 is a solar battery unit 2, the computer 1 performs the switching of a power source line in the input/output control circuit 16, and starts the charging of the battery 18 by a charging circuit 19 using a power to be input from the solar battery unit 2. - 特許庁

例文

電源ユニットとそのDC電源の供給を受けて動作する負荷装置を配線で接続する電源入出力システムにおいて、負荷装置に対して必要最小限の出力電圧を電源ユニットより供給して無駄な電力消費を極力抑えることを可能にする電源制御システムを提供する。例文帳に追加

To provide a power source control system for supplying minimum output voltage to a load device from a power source unit and suppressing wasteful power consumption as much as possible in a power source input/output system for connecting the power source unit and the load device operated by receiving supply of a DC power source by wiring. - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS